具有不同的讀和寫掩碼的多元素指令的制作方法
【專利摘要】描述了一種方法，該方法包括從第一寄存器讀取第一讀掩碼。該方法還包括從第二寄存器或存儲器位置讀取第一向量操作數(shù)。該方法還包括在第一向量操作數(shù)上應(yīng)用讀掩碼以產(chǎn)生元素集合以供操作。該方法還包括對該元素集合執(zhí)行操作。該方法還包括通過產(chǎn)生該操作的結(jié)果的多個實例來產(chǎn)生輸出向量。該方法還包括從第三寄存器讀取第一寫掩碼，該第一寫掩碼與該第一讀掩碼不同。該方法還包括在輸出向量上應(yīng)用該寫掩碼以產(chǎn)生結(jié)果向量。該方法還包括將結(jié)果向量寫入目的地寄存器。
【專利說明】具有不同的讀和寫掩碼的多元轟指令

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明的領(lǐng)域一般涉及計算系統(tǒng)，更具體地涉及具有不同的讀和寫掩碼的多元素 指令。

【背景技術(shù)】
[0002] 圖1示出了在半導(dǎo)體芯片上用邏輯電路實現(xiàn)的處理核100的高級圖。該處理核包 括流水線101。該流水線由各自被設(shè)計成在完全執(zhí)行程序代碼指令所需的多步驟過程中執(zhí) 行特定步驟的多個級組成。該些級通常至少包括：1)指令取出和解碼；2)數(shù)據(jù)取出；3)執(zhí) 行；4)寫回。執(zhí)行級對由在先前級（例如在上述步驟1))中所取出和解碼的指令所標(biāo)識并 在另一先前級（例如在上述步驟2))中被取出的數(shù)據(jù)執(zhí)行由在先前級（例如在上述步驟 1))中取出和解碼的指令所標(biāo)識的特定操作。被操作的數(shù)據(jù)通常是從（通用）寄存器存儲 空間102中取出的。在該操作完成時所創(chuàng)建的新數(shù)據(jù)通常也被"寫回"寄存器存儲空間（例 如在上述級4))。
[0003] 與執(zhí)行級相關(guān)聯(lián)的邏輯電路通常由多個"執(zhí)行單元"或"功能單元"1〇3_1至103_ N構(gòu)成，該些單元各自被設(shè)計成執(zhí)行其自身的唯一操作子集（例如，第一功能單元執(zhí)行整數(shù) 數(shù)學(xué)操作，第二功能單元執(zhí)行浮點指令，第H功能單元執(zhí)行從高速緩存/存儲器的加載操 作和/或到高速緩存/存儲器的存儲操作等等）。由所有該些功能單元執(zhí)行的所有操作的 集合與處理核100所支持的"指令集"相對應(yīng)。
[0004] 計算機科學(xué)領(lǐng)域中廣泛認可兩種類型的處理器架構(gòu)；"標(biāo)量"和"向量"。標(biāo)量處理 器被設(shè)計成執(zhí)行對單個數(shù)據(jù)集進行操作的指令，而向量處理器被設(shè)計成執(zhí)行對多個數(shù)據(jù)集 進行操作的指令。圖2A和2B呈現(xiàn)了展示標(biāo)量處理器與向量處理器之間的基本差異的比較 示例。
[0005] 圖2A示出標(biāo)量AND (與）指令的示例，其中單個操作數(shù)集A和B -起進行"與"運 算W產(chǎn)生單個（或"標(biāo)量"）結(jié)果C(即，AB = Od相反，圖2B示出向量AND指令的示例，其 中兩個操作數(shù)集A/B和D/E并行地分別一起進行"與"運算W同時產(chǎn)生向量結(jié)果C和F(即， A. AND. B = C W及D. AND. E =巧。根據(jù)術(shù)語學(xué)，"向量"是具有多個"元素"的數(shù)據(jù)元素。例 女口，向量V = Q，R，S，T，U具有五個不同的元素；Q、R、S、T和U。示例性向量V的"尺寸"是 5 (因為它具有5個元素）。
[0006] 圖1還示出向量寄存器空間107的存在，該向量寄存器空間107不同于通用寄存 器空間102。具體而言，通用寄存器空間102標(biāo)準(zhǔn)地用于存儲標(biāo)量值。該樣，當(dāng)各執(zhí)行單元中 的任一個執(zhí)行標(biāo)量操作時，它們標(biāo)準(zhǔn)地使用從通用寄存器存儲空間102調(diào)用的操作數(shù)（并 將結(jié)果寫回通用寄存器存儲空間102)。相反，當(dāng)各執(zhí)行單元中的任一個執(zhí)行向量操作時，它 們標(biāo)準(zhǔn)地使用從向量寄存器空間107調(diào)用的操作數(shù)（并將結(jié)果寫回向量寄存器空間107)。 可類似地分配存儲器的不同區(qū)域W存儲標(biāo)量值和向量值。
[0007] 還應(yīng)注意，存在位于功能單元103_1到103_N的相應(yīng)輸入處的掩蔽邏輯104_1到 104_N，W及位于功能單元1〇3_1到103_N的輸出處的掩蔽邏輯105_1到105_N。在各種實 現(xiàn)中，對于向量操作，實際上僅實現(xiàn)該些層中的一個層一不過該并非嚴(yán)格要求（雖然未在 圖1中描繪，但可理解，僅執(zhí)行標(biāo)量操作而不執(zhí)行向量操作的執(zhí)行單元不需要具有任何掩 蔽層）。對于采用掩蔽的任何向量指令，輸入掩蔽邏輯1〇4_1到104_N和/或輸出掩蔽邏輯 105_1到105_N可用于控制哪些元素被該向量指令有效地操作。在此，從掩碼寄存器空間 106讀取掩碼向量（例如與從向量寄存器存儲空間107讀取的輸入操作數(shù)向量一起），并將 該掩碼向量呈現(xiàn)給掩蔽邏輯104U05層中的至少一層。
[0008] 在執(zhí)行向量程序代碼的過程中，每一向量指令無需要求全數(shù)據(jù)字。例如，一些指令 的輸入向量可能僅僅是8個元素，其他指令的輸入向量可能是16個元素，其他指令的輸入 向量可能是32個元素，等等。因此，掩蔽層104/105用于標(biāo)識完整向量數(shù)據(jù)字中的應(yīng)用于 特定指令的一組元素，W在多個指令之間實現(xiàn)不同的向量尺寸。通常，對于每一向量指令， 掩碼寄存器空間106中所保持的特定掩碼模式被該指令調(diào)出，從掩碼寄存器空間中被取出 并且被提供給掩碼層104/105中的任一者或兩者，啟用"針對該特定向量操作的正確元 素集合。

【專利附圖】

【附圖說明】
[0009] 本發(fā)明是通過示例說明的，而不僅局限于各個附圖的圖示，在附圖中，類似的參考 標(biāo)號表示類似的元件，其中：
[0010] 圖1示出處理器流水線；
[0011] 圖2a和化比較標(biāo)量和向量操作；
[0012] 圖3a和3b示出能執(zhí)行具有不同的讀和寫掩碼的多元素操作的功能單元的示例性 電路設(shè)計；
[0013] 圖4a和4b示出由圖3a和3b的電路執(zhí)行的相應(yīng)方法；
[0014] 圖5a和化示出能執(zhí)行具有不同的讀和寫掩碼的多元素操作的功能單元的相應(yīng)電 路設(shè)計和操作方法；
[0015] 圖6A例示了示例性AVX指令格式；
[0016] 圖6B示出來自圖6A的哪些字段構(gòu)成完整操作碼字段和基礎(chǔ)操作字段；
[0017] 圖6C示出來自圖6A的哪些字段構(gòu)成寄存器索引字段；
[0018] 圖7A-7B是示出根據(jù)本發(fā)明的實施例的通用向量友好指令格式及其指令模板的 框圖；
[0019] 圖8是示出根據(jù)本發(fā)明的實施例的示例性專用向量友好指令格式的框圖；
[0020] 圖9是根據(jù)本發(fā)明的一個實施例的寄存器架構(gòu)的框圖；
[0021] 圖IOA是示出根據(jù)本發(fā)明的實施例的示例性有序流水線W及示例性寄存器重命 名的無序發(fā)布/執(zhí)行流水線兩者的框圖；
[0022] 圖IOB是示出根據(jù)本發(fā)明的各實施例的要包括在處理器中的有序架構(gòu)核的示例 性實施例和示例性的寄存器重命名的無序發(fā)布/執(zhí)行架構(gòu)核的框圖；
[0023] 圖IlA-B示出了更具體的示例性有序核架構(gòu)的框圖，該核將是芯片中的若干邏輯 塊之一（包括相同類型和/或不同類型的其他核）；
[0024] 圖12是根據(jù)本發(fā)明的實施例的可具有超過一個的核、可具有集成的存儲器控制 器、并且可具有集成圖形的處理器的框圖；
[0025] 圖13是根據(jù)本發(fā)明的實施例的示例性系統(tǒng)的框圖；
[0026] 圖14是根據(jù)本發(fā)明的實施例的第一更具體的示例性系統(tǒng)的框圖；
[0027] 圖15是根據(jù)本發(fā)明的實施例的第二更具體的示例性系統(tǒng)的框圖；
[0028] 圖16是根據(jù)本發(fā)明的實施例的SoC的框圖；
[0029] 圖17是根據(jù)本發(fā)明的實施例的對比使用軟件指令變換器將源指令集中的二進制 指令變換成目標(biāo)指令集中的二進制指令的框圖。

【具體實施方式】
[0030] 概覽
[0031] 圖3a描繪能執(zhí)行一種新類型的指令的功能單元的示例性電路設(shè)計，該新類型的 指令在下文中稱為"橫向"指令，與傳統(tǒng)的向量指令類似，該"橫向指令"接受輸入向量源操 作數(shù)、產(chǎn)生輸出向量結(jié)果并使用掩蔽操作。然而，與傳統(tǒng)向量指令不同，橫向指令有效地支 持具有第一尺寸的輸入向量操作數(shù)和具有不同的第二尺寸的輸出結(jié)果向量。目P，源操作數(shù) 中的"有效"元素的數(shù)量可W與結(jié)果中的"有效"元素的數(shù)量不同。
[0032] 如在圖3a中觀察到，讀掩碼電路303將讀掩碼寄存器301的內(nèi)容應(yīng)用于源操作數(shù) 寄存器302的內(nèi)容。該讀掩碼的應(yīng)用本質(zhì)上限定了源操作數(shù)300中的將被該橫向指令操作 的元素集合304。在圖3a的特定實施例中，通過指令執(zhí)行邏輯電路305將常見操作應(yīng)用于 所選的元素集合，并產(chǎn)生標(biāo)量結(jié)果R306。例如，如果該常見操作是ADD(加法）操作，則執(zhí)行 邏輯電路305將所選集合304的元素相加W形成標(biāo)量和306。
[0033] 根據(jù)圖3a的特定設(shè)計方法，使該操作的標(biāo)量結(jié)果306在完整向量數(shù)據(jù)寬度上扇出 (fanned out) W形成輸出向量307。例如，如果處理器支持N個元素的最大向量尺寸，則輸 出向量307對應(yīng)于具有N個元素的數(shù)據(jù)結(jié)構(gòu)，該N個元素中的每一個元素容納結(jié)果R306。 可將輸出向量307保持在寄存器中，或僅在信號線上傳播輸出向量307。
[0034] 然后，寫掩碼電路308將寫掩碼寄存器309的內(nèi)容應(yīng)用于輸出向量307 W產(chǎn)生結(jié) 果向量310。在此，如在圖3a中觀察到，結(jié)果向量310包括在寫掩碼中指定的每個元素處的 結(jié)果R。在實施例中，對未在寫掩碼中指定的那些元素給予0值。例如，如果N = 8并且寫 掩碼是[0, 0, 1，0, 0, 1，0, 1]，則結(jié)果向量將是[0, 0, R，0, 0, R，0,時。然后將結(jié)果向量310寫 入由該指令所指定的目的地寄存器。
[0035] 如圖3b中觀察到的圖3a的電路設(shè)計方法的替代方案是包括操作邏輯電路的N個 并行的級315_1至315_N，在橫向指令的情況下，每個級對輸入元素的所選集合執(zhí)行相同操 作W獲得完整寬度輸出向量結(jié)果的每個元素。例如，如果用于實現(xiàn)橫向指令的邏輯電路也 用于支持傳統(tǒng)向量指令，則可使用圖3b的設(shè)計方法。例如，在ADD操作的情況下，電路315_1 至315_N對應(yīng)于N個ADD電路。
[0036] 在傳統(tǒng)向量ADD指令的情況下，在實施例中，未使用讀掩碼電路314,并且將來自 兩個輸入向量操作數(shù)的各對元素呈遞給它們相應(yīng)的ADD電路（例如將第一向量輸入操作數(shù) 的第一元素和第二向量輸入操作數(shù)的第二元素應(yīng)用于第一 ADD電路315_1)。出于繪圖簡單 的目的，未在圖3中描繪該設(shè)計的該特征。然后，寫掩蔽電路318將寫掩碼的內(nèi)容應(yīng)用于由 邏輯電路315產(chǎn)生的輸出向量，W形成結(jié)果向量。
[0037] 在橫向指令的情況下，利用讀掩碼電路314將讀掩碼向量應(yīng)用于輸入操作數(shù)向 量，W獲得針對完整向量尺寸的所有N個元素的用于該橫向指令的元素集合。目P，邏輯電路 315_1至315_N中的每一個從讀掩碼電路314中接收元素的該集合W進行操作。將完整N 寬度輸出向量呈遞給寫掩碼電路318,該完整N寬度輸出向量對于N個元素中的每一個元素 具有相同的標(biāo)量結(jié)果。寫掩碼電路應(yīng)用來自寫掩碼寄存器319的寫掩碼W產(chǎn)生結(jié)果輸出向 量 320。
[003引注意，圖3a的讀掩碼電路304與圖3b的讀掩碼電路314不同。具體而言，圖3a 的讀掩碼電路304產(chǎn)生元素的單個集合W供操作，而圖3b的讀掩碼電路314產(chǎn)生元素的N 個集合W供操作。
[0039] 圖4a和4b示出W上給出的兩種電路設(shè)計的相應(yīng)方法。根據(jù)可由圖3a的電路設(shè) 計執(zhí)行的圖4a的方法，在401將讀掩碼應(yīng)用于輸入操作數(shù)W產(chǎn)生要被操作的元素集合。然 后在402對操作數(shù)的該集合進行操作W產(chǎn)生標(biāo)量結(jié)果。然后在403使該標(biāo)量結(jié)果扇出W產(chǎn) 生具有多個元素的向量，其中每個元素包括該標(biāo)量結(jié)果。然后在404將寫掩碼應(yīng)用于該向 量W產(chǎn)生結(jié)果向量，結(jié)果向量被寫入目的地寄存器。
[0040] 根據(jù)圖4b的方法，在411根據(jù)讀掩碼和輸入操作數(shù)產(chǎn)生元素集合的多個實例W供 操作。然后在412,并行地對所產(chǎn)生的每個元素集合分別執(zhí)行多個相同操作，W產(chǎn)生輸出向 量。然后在413將寫掩碼應(yīng)用于該輸出向量W產(chǎn)生結(jié)果向量，結(jié)果向量被寫入目的地寄存 器。
[0041] 顯然，圖4a和4b的方法均可利用一讀掩碼，該讀掩碼不僅標(biāo)識與寫掩碼不同的元 素組合，而且標(biāo)識與寫掩碼不同的元素數(shù)量。
[0042] 上述討論涉及對要進行操作的元素集合中的所有元素進行同一操作。例如，如果 要被操作的元素集合對應(yīng)于輸入向量操作數(shù)的元素（E1、E4、E7、E15)，并且該操作是加法操 作（ADD)，則該操作將被執(zhí)行為巧1+E4+E7+E15)。類似地，如果該操作是乘法操作（MUL)，貝。 該操作將被執(zhí)行為巧1相4巧7相15)。除數(shù)學(xué)操作之外，相同格式也可應(yīng)用于邏輯操作。
[0043] 例如，如果該操作是邏輯OR操作（或操作），則該操作可被執(zhí)行為巧IOR E40R E70R E15)。類似地，如果該操作是邏輯AND(與）操作，則該操作將被執(zhí)行為巧IAND E4AND E7AND E15)。本領(lǐng)域普通技術(shù)人員將理解，實際上可容許任何邏輯操作（例如X0R、NAND、 NOR等等）。本質(zhì)上，可按照上述格式實現(xiàn)能夠接受多個輸入并且對于多個輸入的數(shù)量無差 別的任何數(shù)學(xué)或邏輯操作。
[0044] 圖5a和化涉及支持更高級的橫向指令的功能單元邏輯電路，該橫向指令可接受 除了讀掩碼向量之外的兩個源操作數(shù)。利用該附加的向量輸入操作數(shù)，圖5a的功能單元設(shè) 計可支持橫向指令的多層數(shù)學(xué)和邏輯操作。根據(jù)圖5a的方法，將寄存器501中的讀掩碼應(yīng) 用于分別存儲在寄存器502和503中的一對輸入向量操作數(shù)，W產(chǎn)生將被操作的分別的兩 組元素 504_1、504_2。
[0045] 作為示例，如果讀掩碼標(biāo)識第一、第四、第走和第十五元素，則從寄存器502中 存儲的第一輸入向量操作數(shù)中提取要被操作的第一元素集合巧1_1，El_4, El_7, El_15)， 并從寄存器503中存儲的第二輸入向量操作數(shù)中提取要被操作的第二元素集合 巧2_1，E2_4, E2_7, E2_15)。然后可通過操作邏輯電路505執(zhí)行各種多層數(shù)學(xué)和邏輯操作。 基本形式是：（（對第一操作數(shù)的元素執(zhí)行opl) 〇p2 (對第二操作數(shù)的元素執(zhí)行opl))。
[0046] 例如，W下示例中的每一個對應(yīng)于該基本形式：
[0047] (El_l 巧 1_4巧1_7巧1_15) * 巧 2_1巧2_4巧2_7巧2_15)
[0048] (巧 1_1) * 巧 1_4) * 巧 1_7) * 巧 1_15)) + (巧2_1) * 巧2_4) * 巧2_7) * 巧2_15))
[0049] (E1-1 巧 1_4巧1_7巧1_15) / 巧2_1巧2_4巧2_7巧2_15)
[0050] (巧 1_1) * (El_4) * 巧 1_7) * 巧 1_15)) / (巧2_1) * (E2_4) * 巧2_7) * (E2-15))。
[0051] 本領(lǐng)域普通技術(shù)人員還將理解，本質(zhì)上可將W上表示的數(shù)學(xué)運算符中的任一個替 換為任何邏輯操作（例如OR、NOR、X0R、AND、NAND等等）。
[0052] 通過W上相對于圖3和4討論的任一技術(shù)（標(biāo)量結(jié)果的扇出或?qū)⒁貌⑿胁僮?進行操作的元素集合的復(fù)制），可通過邏輯電路505產(chǎn)生輸出向量。然后，寫掩碼電路506 應(yīng)用寄存器507中存儲的寫掩碼，W制作出結(jié)果向量，該結(jié)果向量被存儲在目的地寄存器 中。
[0053] 如在圖化中觀察到的，在511通過圖5a的電路執(zhí)行的過程將讀掩碼應(yīng)用于一對 輸入向量操作數(shù)，W產(chǎn)生相應(yīng)的元素集合W供操作。然后在512對該些元素集合進行操作 (例如通過剛剛在上文描述的多級操作），并產(chǎn)生輸出向量。在513將寫掩碼應(yīng)用于該輸出 向量W產(chǎn)生結(jié)果向量，結(jié)果向量被寫入目的地寄存器。
[0054] 在另外的實施例中，包括第H輸入向量操作數(shù)，W產(chǎn)生將被操作的H個元素集合。 該實現(xiàn)了H級執(zhí)行（例如巧1_1巧1_4巧1_7巧1_15)*巧2_1巧2_4巧2_7巧2_15)*化3_1巧3_ 4巧3_7巧3_15))。
[00巧]在又一實施例中，可在該指令格式中包括超過一個讀掩碼向量，使得可從一對輸 入向量操作數(shù)中選擇不同的元素位置。例如，參考圖5a的電路，不對兩個輸入向量應(yīng)用同 一讀掩碼，而是將第一讀掩碼應(yīng)用于寄存器502中存儲的第一輸入向量，并將第二讀掩碼 (未示出）應(yīng)用于寄存器503中存儲的第二輸入向量。在此，第一和第二讀掩碼可W是不同 的，W標(biāo)識不同的元素集合。
[0056] 因此，接下來的多級數(shù)學(xué)或邏輯操作可具有按照它們各自的第一級項（first level term)中所表示的不同的元素位置。例如，如果第一掩碼向量標(biāo)識第一、第四、第走和 第十五元素位置，而第二掩碼向量標(biāo)識第二、第五、第八和第十六元素位置，則可能的操作 包括（除了根據(jù)W上討論可立即辨別的其它變型之外）：
[0057] (E1-1 巧 1_4巧1_7巧1_15) * 巧 2_2巧2_5巧2_8巧2_16)
[0058] (巧 1_1) * (El_4) * 巧 1_7) * 巧 1_15)) + (巧2_2) * 巧2_5) * (E2_8) * 巧2_16))
[0059] 同樣，該方法的寫掩碼不僅可標(biāo)識不同的元素集合，而且可標(biāo)識與讀掩碼中表示 的元素不同數(shù)量的元素。
[0060] 相對新的向量指令格式技術(shù)（在下文中更詳細提供了其實施例）可容許除了寫掩 碼之外的多達四個向量源操作數(shù)。因此，第一對源操作數(shù)可分別對應(yīng)于兩個讀掩碼，而第二 對源操作數(shù)可分別對應(yīng)于第一和第二輸入向量。因此，指令格式可采取INSTRUCTION kl; k2 ;V1 ;V2的形式，其中kl和k2是一對讀掩碼，而Vl和V2是一對輸入向量操作數(shù)。顯然， 可從存儲器而不是從寄存器空間取出輸入向量之一，并且目的地寄存器可W是與作為輸入 操作數(shù)之一（例如Vl或V2)的源的寄存器相同的寄存器。在先前提及的將單個讀掩碼應(yīng) 用于H輸入向量的擴展，指令格式可采取INSTRUCTION kl ;V1 ;V2 ;V3的形式。同樣，目的 地寄存器可W是與源操作數(shù)寄存器之一相同的寄存器。
[0061] 示例性指令格式
[0062] 本文中所描述的指令的實施例可W不同的格式體現(xiàn)。例如，本文描述的指令可體 現(xiàn)為VEX、通用向量友好或其它格式。W下討論VEX和通用向量友好格式的細節(jié)。另外，在 下文中詳述示例性系統(tǒng)、架構(gòu)、W及流水線。指令的實施例可在該些系統(tǒng)、架構(gòu)、W及流水線 上執(zhí)行，但是不限于詳述的系統(tǒng)、架構(gòu)、W及流水線。
[0063] VEX指令格式
[0064] VEX編碼允許指令具有兩個W上操作數(shù)，并且允許SIMD向量寄存器比128位長。 VEX前綴的使用提供了H個操作數(shù)（或者更多）句法。例如，先前的兩個操作數(shù)指令執(zhí)行 改寫源操作數(shù)的操作（諸如A = A+B)。VEX前綴的使用使操作數(shù)執(zhí)行非破壞性操作，諸如 A = B+C。
[006引 圖6A示出示例性AVX指令格式，包括VEX前綴602、實操作碼字段630、MoD R/M字 節(jié)640、SIB字節(jié)650、位移字段662 W及IMM8672。圖她示出來自圖6A的哪些字段構(gòu)成完 整操作碼字段674和基礎(chǔ)操作字段642。圖6C示出來自圖6A的哪些字段構(gòu)成寄存器索引 字段644。
[0066] VEX前綴（字節(jié)0-2)602 WH字節(jié)形式進行編碼。第一字節(jié)是格式字段640 (VEX 字節(jié)0,位[7:0])，該格式字段640包含明確的C4字節(jié)值（用于區(qū)分C4指令格式的唯一 值）。第二-第H字節(jié)（VEX字節(jié)1-2)包括提供專用能力的多個位字段。具體地，REX字段 605 (VEX字節(jié)1，位[7-5])由VEX. R位字段（VEX字節(jié)1，位[7]-時、VEX. X位字段（VEX字 節(jié)1，位[6]-幻W及VEX. B位字段（VEX字節(jié)1，位[引-B)組成。該些指令的其他字段對 如在本領(lǐng)域中已知的寄存器索引的較低H個位（rrr、XXX W及化b)進行編碼，由此可通過 增加VEX. R、VEX. X W及VEX. B來形成化rr、Xxxx W及化化。操作碼映射字段615 (VEX字節(jié) 1，位[4:0] -mmmmm)包括對隱含的領(lǐng)先操作碼字節(jié)進行編碼的內(nèi)容。W字段664(VEX字節(jié) 2,位[7] -W)由記號VEX. W表示，并且提供取決于該指令而不同的功能。VEX. VVVV620 (VEX 字節(jié)2,位[6:3]-vvvv)的作用可包括如下；1)VEX. VVVV對W反轉(zhuǎn)（I (多個）補碼）的形 式指定第一源寄存器操作數(shù)進行編碼，且對具有兩個或兩個W上源操作數(shù)的指令有效；2) VEX. VVVV針對特定向量位移對W 1 (多個）補碼的形式指定的目的地寄存器操作數(shù)進行編 碼；或者3) VEX. VVVV不對任何操作數(shù)進行編碼，保留該字段，并且應(yīng)當(dāng)包含111化。如果 VEX. L668尺寸的字段（VEX字節(jié)2,位巧]-L) = 0,則它指示128位向量；如果VEX. L = 1， 則它指示256位向量。前綴編碼字段625 (VEX字節(jié)2,位[l:0]-pp)提供了用于基礎(chǔ)操作字 段的附加位。
[0067] 實操作碼字段630 (字節(jié)3)還被稱為操作碼字節(jié)。操作碼的一部分在該字段中指 定。
[0068] MOD R/M 字段 640 (字節(jié) 4)包括 MOD 字段 642 (位[7-6] )、Reg 字段 644 (位[5-3])、 W及R/M字段646 (位巧-0])。Reg字段644的作用可包括如下；對目的地寄存器操作數(shù)或 源寄存器操作數(shù)巧rrr中的rrr)進行編碼；或者被視為操作碼擴展且不用于對任何指令操 作數(shù)進行編碼。R/M字段646的作用可包括如下；對參考存儲器地址的指令操作數(shù)進行編 碼；或者對目的地寄存器操作數(shù)或源寄存器操作數(shù)進行編碼。
[006引 比例、索引、基址（SIB)-比例字段650(字節(jié)W的內(nèi)容包括用于存儲器地址生成 的SS652 (位[7-6])。先前已經(jīng)針對寄存器索引Xxxx和化化參考了 SIB. XXX654 (位[5-3]) 和SIB.b化656(位巧-0])的內(nèi)容。
[0070] 位移字段662和立即數(shù)字段（IMM8) 672包含地址數(shù)據(jù)。
[0071] 通用向量友好指令格式
[0072] 向量友好指令格式是適于向量指令（例如，存在專用于向量操作的特定字段）的 指令格式。盡管描述了其中通過向量友好指令格式支持向量和標(biāo)量運算兩者的實施例，但 是替換實施例僅使用通過向量友好指令格式的向量運算。
[0073] 圖7A-7B是示出根據(jù)本發(fā)明的實施例的通用向量友好指令格式及其指令模板的 框圖。圖7A是示出根據(jù)本發(fā)明的實施例的通用向量友好指令格式及其A類指令模板的框 圖；而圖7B是示出根據(jù)本發(fā)明的實施例的通用向量友好指令格式及其B類指令模板的框 圖。具體地，針對通用向量友好指令格式700定義A類和B類指令模板，兩者包括無存儲器 訪問705的指令模板和存儲器訪問720的指令模板。在向量友好指令格式的上下文中的術(shù) 語"通用"指不束縛于任何專用指令集的指令格式。
[0074] 盡管將描述其中向量友好指令格式支持64字節(jié)向量操作數(shù)長度（或尺寸）與32 比特（4字節(jié)）或64比特巧字節(jié)）數(shù)據(jù)元素寬度（或尺寸）（并且由此，64字節(jié)向量由16 雙字尺寸的元素或者替換地8四字尺寸的元素組成）、64字節(jié)向量操作數(shù)長度（或尺寸） 與16比特（2字節(jié)）或8比特（1字節(jié)）數(shù)據(jù)元素寬度（或尺寸）、32字節(jié)向量操作數(shù)長度 (或尺寸）與32比特（4字節(jié)）、64比特巧字節(jié)）、16比特（2字節(jié)）、或8比特（1字節(jié)） 數(shù)據(jù)元素寬度（或尺寸）、W及16字節(jié)向量操作數(shù)長度（或尺寸）與32比特（4字節(jié)）、64 比特巧字節(jié)）、16比特（2字節(jié)）、或8比特（1字節(jié)）數(shù)據(jù)元素寬度（或尺寸）的本發(fā)明的 實施例，但是替換實施例可支持更大、更小、和/或不同的向量操作數(shù)尺寸（例如，256字節(jié) 向量操作數(shù)）與更大、更小或不同的數(shù)據(jù)元素寬度（例如，128比特（16字節(jié)）數(shù)據(jù)元素寬 度）。
[0075] 圖7A中的A類指令模板包括；1)在無存儲器訪問705的指令模板內(nèi)，示出無存儲 器訪問的完全舍入（round)控制型操作710的指令模板、W及無存儲器訪問的數(shù)據(jù)變換型 操作715的指令模板；W及2)在存儲器訪問720的指令模板內(nèi)，示出存儲器訪問的時效性 725的指令模板和存儲器訪問的非時效性730的指令模板。圖7B中的B類指令模板包括： 1)在無存儲器訪問705的指令模板內(nèi)，示出無存儲器訪問的寫掩碼控制的部分舍入控制型 操作712的指令模板W及無存儲器訪問的寫掩碼控制的VSize型操作717的指令模板；W 及2)在存儲器訪問720的指令模板內(nèi)，示出存儲器訪問的寫掩碼控制727的指令模板。
[0076] 通用向量友好指令格式700包括W下列出的按照在圖7A-7B中示出的順序的如下 字段。結(jié)合W上的討論，在實施例中，參考下文在圖7A-B和8中提供的格式細節(jié)，可利用非 存儲器訪問指令類型705或存儲器訪問指令類型720?？稍赪下描述的寄存器地址字段744 中標(biāo)識讀取掩碼、輸入向量操作數(shù)和目的地的地址。在另一個實施例中，在寫掩碼字段770 中指定寫掩碼。在另一實施例中，讀掩碼被編碼在EVEX. VVVV字段1020中，而寫掩碼被編 碼在EVEX. k化字段770中。
[0077] 格式字段740 -該字段中的特定值（指令格式標(biāo)識符值）唯一地標(biāo)識向量友好指 令格式，并且由此標(biāo)識指令在指令流中W向量友好指令格式出現(xiàn)。由此，該字段在無需僅有 通用向量友好指令格式的指令集的意義上是任選的。
[007引基礎(chǔ)操作字段742 -其內(nèi)容區(qū)分不同的基礎(chǔ)操作。
[0079] 寄存器索引字段744-其內(nèi)容直接或者通過地址生成來指定源或目的地操作數(shù)在 寄存器中或者在存儲器中的位置。該些字段包括足夠數(shù)量的位W從PxQ(例如，32x512、 16xl28、32xl024、64xl024)個寄存器組選擇N個寄存器。盡管在一個實施例中N可高達H個 源和一個目的地寄存器，但是替換實施例可支持更多或更少的源和目的地寄存器（例如， 可支持高達兩個源，其中該些源中的一個源還用作目的地，可支持高達H個源，其中該些源 中的一個源還用作目的地，可支持高達兩個源和一個目的地）。
[0080] 修飾符（modifier)字段746 -其內(nèi)容將W指定存儲器訪問的通用向量指令格式出 現(xiàn)的指令與不指定存儲器訪問的通用向量指令格式出現(xiàn)的指令區(qū)分開；即在無存儲器訪問 705的指令模板與存儲器訪問720的指令模板之間。存儲器訪問操作讀取和/或?qū)懭氲酱?儲器層次（在一些情況下，使用寄存器中的值來指定源和/或目的地地址），而非存儲器訪 問操作不該樣（例如，源和/或目的地是寄存器）。盡管在一個實施例中，該字段還在H種 不同的方式之間選擇W執(zhí)行存儲器地址計算，但是替換實施例可支持更多、更少或不同的 方式來執(zhí)行存儲器地址計算。
[0081] 擴充操作字段750 -其內(nèi)容區(qū)分除基礎(chǔ)操作W外還要執(zhí)行各種不同操作中的哪 一個操作。該字段是上下文專用的。在本發(fā)明的一個實施例中，該字段被分成類字段768、 a字段752、W及目字段754。擴充操作字段750允許在單一指令而非2、3或4個指令中 執(zhí)行多組共同的操作。
[0082] 比例字段760 -其內(nèi)容允許用于存儲器地址生成（例如，用于使用索引+ 基址的地址生成）的索引字段的內(nèi)容的比例。
[0083] 位移字段762A -其內(nèi)容用作存儲器地址生成的一部分（例如，用于使用2 索 引+基址+位移的地址生成）。
[0084] 位移因數(shù)字段762B (注意，位移字段762A直接在位移因數(shù)字段762B上的并置指 示使用一個或另一個）一其內(nèi)容用作地址生成的一部分，它指定通過存儲器訪問的尺寸 (腳按比例縮放的位移因數(shù)，其中N是存儲器訪問中的字節(jié)數(shù)量（例如，用于使用索 弓I +基址+按比例縮放的位移的地址生成）。忽略兀余的低階位，并且因此將位移因數(shù)字段 的內(nèi)容乘W存儲器操作數(shù)總尺寸（腳W生成在計算有效地址中使用的最終位移。N的值由 處理器硬件在運行時基于完整操作碼字段774 (稍候在本文中描述）和數(shù)據(jù)操縱字段754C 確定。位移字段762A和位移因數(shù)字段762B在它們不用于無存儲器訪問705的指令模板和 /或不同的實施例可實現(xiàn)兩者中的僅一個或均未實現(xiàn)的意義上是任選的。
[0085] 數(shù)據(jù)元素寬度字段764 -其內(nèi)容區(qū)分使用多個數(shù)據(jù)元素寬度中的哪一個（在一些 實施例中用于所有指令，在其他實施例中只用于一些指令）。該字段在如果支持僅一個數(shù)據(jù) 元素寬度和/或使用操作碼的某一方面來支持數(shù)據(jù)元素寬度則不需要的意義上是任選的。
[0086] 寫掩碼字段770 -其內(nèi)容在每一數(shù)據(jù)元素位置的基礎(chǔ)上控制目的地向量操作數(shù) 中的數(shù)據(jù)元素位置是否反映基礎(chǔ)操作和擴充操作的結(jié)果。A類指令模板支持合并-寫掩碼， 而B類指令模板支持合并寫掩碼和歸零寫掩碼兩者。當(dāng)合并的向量掩碼允許在執(zhí)行任何操 作（由基礎(chǔ)操作和擴充操作指定）期間保護目的地中的任何元素集免于更新時，在另一實 施例中，保持其中對應(yīng)掩碼位具有0的目的地的每一元素的舊值。相反，當(dāng)歸零向量掩碼允 許在執(zhí)行任何操作（由基礎(chǔ)操作和擴充操作指定）期間使目的地中的任何元素集歸零時， 在一個實施例中，目的地的元素在對應(yīng)掩碼位具有0值時被設(shè)為0。該功能的子集是控制執(zhí) 行的操作的向量長度的能力（即，從第一個到最后一個要修改的元素的跨度），然而，被修 改的元素不一定要是連續(xù)的。由此，寫掩碼字段770允許部分向量操作，該包括加載、存儲、 算術(shù)、邏輯等。盡管描述了其中寫掩碼字段770的內(nèi)容選擇了多個寫掩碼寄存器中的包含 要使用的寫掩碼的一個寫掩碼寄存器（并且由此寫掩碼字段770的內(nèi)容間接地標(biāo)識了要執(zhí) 行的掩蔽操作）的本發(fā)明的實施例，但是替換實施例相反或另外允許掩碼寫字段770的內(nèi) 容直接地指定要執(zhí)行的掩蔽操作。
[0087] 立即數(shù)字段772 -其內(nèi)容允許對立即數(shù)的指定。該字段在實現(xiàn)不支持立即數(shù)的通 用向量友好格式中不存在且在不使用立即數(shù)的指令中不存在的意義上是任選的。
[008引類字段768 -其內(nèi)容在不同類的指令之間進行區(qū)分。參考圖7A-B，該字段的內(nèi)容 在A類和B類指令之間進行選擇。在圖7A-B中，圓角方形用于指示專用值存在于字段中 (例如，在圖7A-B中分別用于類字段768的A類768A和B類768B)。
[0089] A類指令模板
[0090] 在A類非存儲器訪問705的指令模板的情況下，a字段752被解釋為其內(nèi)容區(qū)分 要執(zhí)行不同擴充操作類型中的哪一種（例如，針對無存儲器訪問的舍入型操作710和無存 儲器訪問的數(shù)據(jù)變換型操作715的指令模板分別指定舍入752A. 1和數(shù)據(jù)變換752A. 2)的 RS字段752A，而目字段754區(qū)分要執(zhí)行指定類型的操作中的哪一種。在無存儲器訪問705 指令模板中，比例字段760、位移字段762A W及位移比例字段762B不存在。
[0091] 無存儲器訪問的指令模板一完全舍入控制型操作
[0092] 在無存儲器訪問的完全舍入控制型操作710的指令模板中，目字段754被解釋為 其內(nèi)容提供靜態(tài)舍入的舍入控制字段754A。盡管在本發(fā)明的所述實施例中舍入控制字段 754A包括抑制所有浮點異常（SA巧字段756和舍入操作控制字段758,但是替換實施例可 支持、可將該些概念兩者都編碼成相同的字段或者只有該些概念/字段中的一個或另一個 (例如，可只有舍入操作控制字段758)。
[0093] SAE字段756 -其內(nèi)容區(qū)分是否停用異常事件報告；當(dāng)SAE字段756的內(nèi)容指示 啟用抑制時，給定指令不報告任何種類的浮點異常標(biāo)志且不喚起任何浮點異常處理程序。
[0094] 舍入操作控制字段758 -其內(nèi)容區(qū)分執(zhí)行一組舍入操作中的哪一個（例如，向上 舍入、向下舍入、向零舍入、W及就近舍入）。由此，舍入操作控巧悴段758允許在每一指令 的基礎(chǔ)上改變舍入模式。在其中處理器包括用于指定舍入模式的控制寄存器的本發(fā)明的一 個實施例中，舍入操作控制字段750的內(nèi)容覆蓋該寄存器值。
[0095] 無存儲器訪問的指令模板一數(shù)據(jù)變換型操作
[0096] 在無存儲器訪問的數(shù)據(jù)變換型操作715的指令模板中，目字段754被解釋為數(shù)據(jù) 變換字段754B，其內(nèi)容區(qū)分要執(zhí)行多個數(shù)據(jù)變換中的哪一個（例如，無數(shù)據(jù)變換、混合、廣 播）。
[0097] 在A類存儲器訪問720的指令模板的情況下，a字段752被解釋為驅(qū)逐提示字段 752B，其內(nèi)容區(qū)分要使用驅(qū)逐提示中的哪一個（在圖7A中，對于存儲器訪問時效性725的 指令模板和存儲器訪問非時效性730的指令模板分別指定時效性的752B. 1和非時效性的 752B. 2)，而目字段754被解釋為數(shù)據(jù)操縱字段754C，其內(nèi)容區(qū)分要執(zhí)行多個數(shù)據(jù)操縱操作 (也稱為基元（primitive))中的哪一個（例如，無操縱、廣播、源的向上轉(zhuǎn)換、W及目的地的 向下轉(zhuǎn)換）。存儲器訪問720的指令模板包括比例字段760、W及任選的位移字段762A或 位移比例字段762B。
[0098] 向量存儲器指令使用轉(zhuǎn)換支持來執(zhí)行來自存儲器的向量加載并將向量存儲到存 儲器。如同尋常的向量指令，向量存儲器指令W數(shù)據(jù)元素式的方式與存儲器來回傳輸數(shù)據(jù)， 其中實際傳輸?shù)脑赜蛇x為寫掩碼的向量掩碼的內(nèi)容規(guī)定。
[0099] 存儲器訪問的指令模板一時效性的
[0100] 時效性的數(shù)據(jù)是可能很快地重新使用足W從高速緩存受益的數(shù)據(jù)。然而，該是提 示且不同的處理器可W不同的方式實現(xiàn)它，包括完全忽略該提示。
[0101] 存儲器訪問的指令模板一非時效性的
[0102] 非時效性的數(shù)據(jù)是不可能很快地重新使用足W從第一級高速緩存中的高速緩存 受益且應(yīng)當(dāng)給予驅(qū)逐優(yōu)先級的數(shù)據(jù)。然而，該是提示且不同的處理器可W不同的方式實現(xiàn) 它，包括完全忽略該提示。
[0103] B類指令模板
[0104] 在B類指令模板的情況下，a字段752被解釋為寫掩碼控制似字段752C，其內(nèi) 容區(qū)分由寫掩碼字段770控制的寫掩蔽操作應(yīng)當(dāng)是合并還是歸零。
[0105] 在B類非存儲器訪問705的指令模板的情況下，目字段754的一部分被解釋為化 字段757A，其內(nèi)容區(qū)分要執(zhí)行不同擴充操作類型中的哪一種（例如，針對無存儲器訪問的 寫掩碼控制部分舍入控制類型操作712的指令模板和無存儲器訪問的寫掩碼控制VSIZE型 操作717的指令模板分別指定舍入757A. 1和向量長度（VSIZE) 757A. 2)，而目字段754的 其余部分區(qū)分要執(zhí)行指定類型的操作中的哪一種。在無存儲器訪問705指令模板中，比例 字段760、位移字段762A W及位移比例字段762B不存在。
[0106] 在無存儲器訪問的寫掩碼控制的部分舍入控制型操作710的指令模板中，目字段 754的其余部分被解釋為舍入操作字段759A，并且停用異常事件報告（給定指令不報告任 何種類的浮點異常標(biāo)志且不喚起任何浮點異常處理程序）。
[0107] 舍入操作控制字段759A -只作為舍入操作控制字段758,其內(nèi)容區(qū)分執(zhí)行一組舍 入操作中的哪一個（例如，向上舍入、向下舍入、向零舍入、W及就近舍入）。由此，舍入操作 控制字段759A允許在每一指令的基礎(chǔ)上改變舍入模式。在其中處理器包括用于指定舍入 模式的控制寄存器的本發(fā)明的一個實施例中，舍入操作控制字段750的內(nèi)容覆蓋該寄存器 值。
[010引在無存儲器訪問的寫掩碼控制VSIZE型操作717的指令模板中，目字段754的其 余部分被解釋為向量長度字段759B，其內(nèi)容區(qū)分要執(zhí)行多個數(shù)據(jù)向量長度中的哪一個（例 如，128字節(jié)、256字節(jié)、或512字節(jié)）。
[0109] 在B類存儲器訪問720的指令模板的情況下，目字段754的一部分被解釋為廣播 字段757B，其內(nèi)容區(qū)分是否要執(zhí)行廣播型數(shù)據(jù)操縱操作，而目字段754的其余部分被解釋 為向量長度字段759B。存儲器訪問720的指令模板包括比例字段760、W及任選的位移字 段762A或位移比例字段762B。
[0110] 針對通用向量友好指令格式700,示出完整操作碼字段774包括格式字段740、基 礎(chǔ)操作字段742 W及數(shù)據(jù)元素寬度字段764。盡管示出了其中完整操作碼字段774包括所 有該些字段的一個實施例，但是完整操作碼字段774包括在不支持所有該些字段的實施例 中的少于所有的該些字段。完整操作碼字段774提供操作碼（opcode)。
[0111] 擴充操作字段750、數(shù)據(jù)元素寬度字段764 W及寫掩碼字段770允許在每一指令的 基礎(chǔ)上W通用向量友好指令格式指定該些特征。
[0112] 寫掩碼字段和數(shù)據(jù)元素寬度字段的組合創(chuàng)建各種類型的指令，因為該些指令允許 基于不同的數(shù)據(jù)元素寬度應(yīng)用該掩碼。
[0113] 在A類和B類內(nèi)出現(xiàn)的各種指令模板在不同的情形下是有益的。在本發(fā)明的一些 實施例中，不同處理器或者處理器內(nèi)的不同核可支持僅A類、僅B類、或者可支持兩類。舉 例而言，期望用于通用計算的高性能通用無序核可僅支持B類，期望主要用于圖形和/或科 學(xué)（吞吐量）計算的核可僅支持A類，并且期望用于兩者的核可支持兩者（當(dāng)然，具有來自 兩類的模板和指令的一些混合、但是并非來自兩類的所有模板和指令的核在本發(fā)明的范圍 內(nèi)）。同樣，單一處理器可包括多個核，所有核支持相同的類或者其中不同的核支持不同的 類。舉例而言，在具有單獨的圖形和通用核的處理器中，圖形核中的期望主要用于圖形和/ 或科學(xué)計算的一個核可僅支持A類，而通用核中的一個或多個可W是具有期望用于通用計 算的僅支持B類的無序執(zhí)行和寄存器重命名的高性能通用核。沒有單獨的圖形核的另一處 理器可包括支持A類和B類兩者的一個或多個通用有序或無序核。當(dāng)然，在本發(fā)明的不同 實施例中，來自一類的特征也可在其他類中實現(xiàn)。W高級語言撰寫的程序可被輸入（例如， 及時編譯或者統(tǒng)計編譯）到各種不同的可執(zhí)行形式，包括；1)具有用于執(zhí)行的目標(biāo)處理器 支持的類的指令的形式；或者2)具有使用所有類的指令的不同組合而編寫的替換例程且 具有選擇該些例程W基于由當(dāng)前正在執(zhí)行代碼的處理器支持的指令而執(zhí)行的控制流代碼 的形式。
[0114] 示例性專用向量友好指令格式
[0115] 圖8是示出根據(jù)本發(fā)明的實施例的示例性專用向量友好指令格式的框圖。圖8示 出在其指定位置、尺寸、解釋和字段的次序、W及那些字段中的一些字段的值的意義上是專 用的專用向量友好指令格式800。專用向量友好指令格式800可用于擴展X86指令集，并 且由此一些字段類似于在現(xiàn)有X86指令集及其擴展（例如，AV幻中使用的那些字段或與之 相同。該格式保持與具有擴展的現(xiàn)有x86指令集的前綴編碼字段、實操作碼字節(jié)字段、MOD R/M字段、SIB字段、位移字段、W及立即數(shù)字段一致。示出來自圖7的字段，來自圖8的字 段映射到來自圖7的字段。
[0116] 應(yīng)當(dāng)理解，雖然出于說明的目的在通用向量友好指令格式700的上下文中參考專 用向量友好指令格式800描述了本發(fā)明的實施例，但是本發(fā)明不限于專用向量友好指令格 式800,除非另有聲明。例如，通用向量友好指令格式700構(gòu)想各種字段的各種可能的尺寸， 而專用向量友好指令格式800被示為具有特定尺寸的字段。作為具體示例，盡管在專用向 量友好指令格式800中數(shù)據(jù)元素寬度字段764被示為一位字段，但是本發(fā)明不限于此（即， 通用向量友好指令格式700構(gòu)想數(shù)據(jù)元素寬度字段764的其他尺寸）。
[0117] 通用向量友好指令格式700包括W下列出的按照圖8A中示出的順序的如下字段。
[0118] EVEX前綴（字節(jié)0-3)802 -W四字節(jié)形式進行編碼。
[0119] 格式字段740 (EVEX字節(jié)0,位[7:0])-第一字節(jié)巧VEX字節(jié)0)是格式字段740， 并且它包含0x62 (在本發(fā)明的一個實施例中用于區(qū)分向量友好指令格式的唯一值）。
[0120] 第二-第四字節(jié)巧VEX字節(jié)1-3)包括提供專用能力的多個位字段。
[0121] REX字段805 (EVEX字節(jié)1，位[7-5])_由EVEX. R位字段巧VEX字節(jié)1，位[7]-時、 EVEX. X位字段巧VEX字節(jié)1，位[6]-幻W及（757BEX字節(jié)1，位[引-B)組成。EVEX. R、 EVEX. X和EVEX. B位字段提供與對應(yīng)VEX位字段相同的功能，并且使用（多個）I補碼的形 式進行編碼，即ZMMO被編碼為1111B，ZMM15被編碼為0000B。該些指令的其他字段對如在 本領(lǐng)域中已知的寄存器索引的較低H個位（rrr、xxx、W及化b)進行編碼，由此可通過增加 EVEX. R、EVEX. X W及 EVEX. B 來形成化rr、Xxxx W及化化。
[0122] REX'字段710-該是REX'字段710的第一部分，并且是用于對擴展的32個寄存器 集合的較高16個或較低16個寄存器進行編碼的EVEX. R'位字段巧VEX字節(jié)1，位[4] - R')。 在本發(fā)明的一個實施例中，該位與W下指示的其他位一起W位反轉(zhuǎn)的格式存儲W (在公知 x86的32位模式下）與實操作碼字節(jié)是62的BOUND指令進行區(qū)分，但是在MOD R/M字段 (在下文中描述）中不接受MOD字段中的值11 ;本發(fā)明的替換實施例不W反轉(zhuǎn)的格式存儲 該指示的位W及其他指示的位。值1用于對較低16個寄存器進行編碼。換句話說，通過組 合EVEX. R'、EVEX. R、W及來自其他字段的其他RRR來形成R'化rr。
[0123] 操作碼映射字段815(EVEX字節(jié)1，位巧:0] -mmmm)-其內(nèi)容對隱含的領(lǐng)先操作碼 字節(jié)（0F、0F38、或0F3)進行編碼。
[0124] 數(shù)據(jù)元素寬度字段764 (EVEX字節(jié)2,位[7] -W)-由記號EVEX. W表示。EVEX. W 用于定義數(shù)據(jù)類型（32位數(shù)據(jù)元素或64位數(shù)據(jù)元素）的粒度（尺寸）。
[0125] EVEX. vvvv820(EVEX 字節(jié) 2,位[6:3]-vvvv) - EVEX. VVVV 的作用可包括如下；1) EVEX. VVVV對W反轉(zhuǎn)（（多個）1補碼）的形式指定的第一源寄存器操作數(shù)進行編碼且對具 有兩個或兩個W上源操作數(shù)的指令有效；2化VEX. VVVV針對特定向量位移對W (多個）1補 碼的形式指定的目的地寄存器操作數(shù)進行編碼；或者3化VEX. VVVV不對任何操作數(shù)進行編 碼，保留該字段，并且應(yīng)當(dāng)包含111化。由此，EVEX. VVVV字段820對W反轉(zhuǎn)（（多個）1補 碼）的形式存儲的第一源寄存器指定符的4個低階位進行編碼。取決于該指令，額外不同 的EVEX位字段用于將指定符尺寸擴展到32個寄存器。
[0126] EVEX. U768類字段巧VEX字節(jié)2,位巧]-U)-如果EVEX. U = 0,則它指示A類或 EVEX. U0,如果 EVEX. U = 1，則它指示 B 類或 EVEX. Ul。
[0127] 前綴編碼字段825(EVEX字節(jié)2,位[l:0]-pp)-提供了用于基礎(chǔ)操作字段的附加 位。除了對W EVEX前綴格式的傳統(tǒng)SSE指令提供支持W外，該也具有壓縮SIMD前綴的益 處巧VEX前綴只需要2位，而不是需要字節(jié)來表達SIMD前綴）。在一個實施例中，為了支 持使用W傳統(tǒng)格式和W EVEX前綴格式的SIMD前綴化細、F2H、F3H)的傳統(tǒng)SSE指令，該些 傳統(tǒng)SIMD前綴被編碼成SIMD前綴編碼字段；并且在運行時在提供給解碼器的PLA之前被 擴展成傳統(tǒng)SIMD前綴（因此PLA可執(zhí)行傳統(tǒng)和EVEX格式的該些傳統(tǒng)指令，而無需修改）。 雖然較新的指令可將EVEX前綴編碼字段的內(nèi)容直接作為操作碼擴展，但是為了一致性，特 定實施例W類似的方式擴展，但允許由該些傳統(tǒng)SIMD前綴指定不同的含義。替換實施例可 重新設(shè)計PLA W支持2位SIMD前綴編碼，并且由此不需要擴展。
[012引 a 字段 752 (EVEX 字節(jié) 3,比特[7] - EH，也稱為 EVEX.邸、EVEX. rs、EVEX.化、EVEX. 寫掩碼控制、W及EVEX.N，還被示為具有a)-如先前所述，該字段是上下文專用的。
[0129] 目字段 754(EVEX 字節(jié) 3,比特[6:4]-SSS，也稱為 EVEX. s2-0、EVEX. r2-0、EVEX. rrl、EVEX.化0、EVEX. LLB，還被示為具有目目目）一如先前所述，該字段是內(nèi)容專用的。
[0130] REX'字段710-該是REX'字段1210的其余部分，并且是可用于對擴展的32個 寄存器集合的較高16個或較低16寄存器進行編碼的EVEX. R'位字段巧VEX字節(jié)3,位
[3] -r)。該位W位反轉(zhuǎn)的格式存儲。值I用于對較低16個寄存器進行編碼。換句話說， 通過組合 EVEX. V'、EVEX. VVVV 來形成 V' VVVV。
[0131] 寫掩碼字段770(EVEX字節(jié)3,位巧:0]-化k)-其內(nèi)容指定寫掩碼寄存器中的寄存 器索引，如先前所述。在本發(fā)明的一個實施例中，特定值EVEX.化k = 000具有暗示沒有寫 掩碼用于特定指令（該可W各種方式實現(xiàn)，包括使用硬連線到所有的寫掩碼或者旁路掩碼 硬件的硬件來實現(xiàn)）的特別行為。
[0132] 實操作碼字段830 (字節(jié)4)還被稱為操作碼字節(jié)。操作碼的一部分在該字段中被 指定。
[0133] MOD R/M 字段 840 (字節(jié) 5)包括 MOD 字段 842、Reg 字段 844、W及 R/M 字段 846。 如先前所述的，MOD字段842的內(nèi)容將存儲器訪問和非存儲器訪問操作區(qū)分開。Reg字段 844的作用可被歸結(jié)為兩種情形：對目的地寄存器操作數(shù)或源寄存器操作數(shù)進行編碼；或 者被視為操作碼擴展且不用于對任何指令操作數(shù)進行編碼。R/M字段846的作用可包括如 下：對引用存儲器地址的指令操作數(shù)進行編碼；或者對目的地寄存器操作數(shù)或源寄存器操 作數(shù)進行編碼。
[0134] 比例、索引、基址（SIB)字節(jié)（字節(jié)6)-如先前所述的，比例字段750的內(nèi)容用于 存儲器地址生成。SIB. XXX854和SIB.化b856 -先前已經(jīng)針對寄存器索引Xxxx和化化提 及了該些字段的內(nèi)容。
[01巧]位移字段762A (字節(jié)7-10)-當(dāng)MOD字段842包含10時，字節(jié)7-10是位移字段 762A，并且它與傳統(tǒng)32位位移（disp32) -樣地工作，并且W字節(jié)粒度工作。
[0136] 位移因數(shù)字段762B (字節(jié)7)-當(dāng)MOD字段842包含01時，字節(jié)7是位移因數(shù)字 段762B。該字段的位置與傳統(tǒng)x86指令集8位位移（disp8)的位置相同，它W字節(jié)粒度工 作。由于disp8是符號擴展的，因此它可只在-128和127字節(jié)偏移量之間尋址；在64字節(jié) 高速緩存線的方面，disp8使用可被設(shè)為僅四個真正有用的值-128、-64、0和64的8位；由 于常常需要更大的范圍，所W使用disp32 ;然而，disp32需要4個字節(jié)。與disp8和disp32 對比，位移因數(shù)字段762B是disp8的重新解釋；當(dāng)使用位移因數(shù)字段762B時，通過位移因 數(shù)字段的內(nèi)容乘W存儲器操作數(shù)訪問的尺寸（腳來確定實際位移。該類型的位移被稱為 disp8*N。該減小了平均指令長度（用于位移但具有大得多的范圍的單一字節(jié)）。該種壓縮 位移基于有效位移是存儲器訪問的粒度的倍數(shù)的假設(shè)，并且由此地址偏移量的兀余低階位 不需要被編碼。換句話說，位移因數(shù)字段762B替代傳統(tǒng)x86指令集8位位移。由此，位移 因數(shù)字段762B W與x86指令集8比特位移相同的方式（因此在ModRM/SIB編碼規(guī)則中沒 有變化）進行編碼，唯一的不同在于，disp8超載至disp8*N。換句話說，在編碼規(guī)則或編碼 長度中沒有變化，而僅在通過硬件對位移值的解釋中有變化（該需要按存儲器操作數(shù)的尺 寸按比例縮放位移量W獲得字節(jié)式地址偏移量）。
[0137] 立即數(shù)字段772如先前所述地操作。
[013引完整操作碼字段
[0139] 圖8B是示出根據(jù)本發(fā)明的實施例的構(gòu)成完整操作碼字段774的具有專用向量友 好指令格式800的字段的框圖。具體地，完整操作碼字段774包括格式字段740、基礎(chǔ)操作 字段742、W及數(shù)據(jù)元素寬度（W)字段764?；A(chǔ)操作字段742包括前綴編碼字段825、操作 碼映射字段815 W及實操作碼字段830。
[0140] 寄存器索引字段
[0141] 圖8C是示出根據(jù)本發(fā)明的一個實施例的構(gòu)成寄存器索引字段744的具有專用向 量友好指令格式800的字段的框圖。具體地，寄存器索引字段744包括REX字段805、REX' 字段 810、M0DR/M. reg 字段 844、M0DR/M. r/m 字段 846、VVVV 字段 820、XXX 字段 854 W及 柿b字段856。
[0142] 擴充操作字段
[0143] 圖8D是示出根據(jù)本發(fā)明的一個實施例的構(gòu)成擴充操作字段750的具有專用向量 友好指令格式800的字段的框圖。當(dāng)類扣）字段768包含0時，它表明EVEX. UO (A類768A); 當(dāng)它包含1時，它表明EVEX. Ul炬類768B)。當(dāng)U = 0且MOD字段842包含11 (表明無存儲 器訪問操作）時，a字段752 (EVEX字節(jié)3,位[7] - EH)被解釋為rs字段752A。當(dāng)rs字 段752A包含1 (舍入752A. 1)時，目字段754 (EVEX字節(jié)3,位[6:4] - SS巧被解釋為舍入 控制字段754A。舍入控制字段754A包括一位SAE字段756和兩位舍入操作字段758。當(dāng) rS字段752A包含0 (數(shù)據(jù)變換752A. 2)時，目字段754 (EVEX字節(jié)3，位[6:4] - SS巧被解 釋為H位數(shù)據(jù)變換字段754B。當(dāng)U = 0且M孤字段842包含00、01或10 (表明存儲器訪問 操作）時，a字段752巧VEX字節(jié)3,位[7] - EH)被解釋為驅(qū)逐提示巧H)字段752B且目 字段754 (EVEX字節(jié)3,位[6:4] -SS巧被解釋為H位數(shù)據(jù)操縱字段754C。
[0144] 當(dāng)U = 1時，a字段752巧VEX字節(jié)3,位[7] - EH)被解釋為寫掩碼控制狂）字段 752C。當(dāng)U = 1且MOD字段842包含11 (表明無存儲器訪問操作）時，目字段754的一部 分巧VEX字節(jié)3,位[4] - S。）被解釋為化字段757A ;當(dāng)它包含1 (舍入757A. 1)時，目字 段754的其余部分巧VEX字節(jié)3,位[6-引-S2_i)被解釋為舍入操作字段759A，而當(dāng)化字段 757A包含0(VSIZE757.A2)時，目字段754的其余部分巧VEX字節(jié)3,位[6-5]-S2_i)被解釋 為向量長度字段759B巧VEX字節(jié)3,位[6-引-Li_。）。當(dāng)U= 1且MOD字段842包含00、0! 或10(表明存儲器訪問操作）時，目字段754(EVEX字節(jié)3,位[6:4] -SS巧被解釋為向量 長度字段759B巧VEX字節(jié)3,位[6-引-Li_。）和廣播字段757B巧VEX字節(jié)3,位[4] - B)。
[0145] 示例性寄存器架構(gòu)
[0146] 圖9是根據(jù)本發(fā)明的一個實施例的寄存器架構(gòu)900的框圖。在所示出的實施例中， 有32個512位寬的向量寄存器910 ;該些寄存器被引用為zmmO到zmm31。較低的16zmm寄 存器的較低階256個位覆蓋在寄存器ymmO-16上。較低的16zmm寄存器的較低階128個位 (ymm寄存器的較低階128個位）覆蓋在寄存器xmmO-15上。專用向量友好指令格式800對 該些覆蓋的寄存器組操作，如在W下表格中所示的。
[0147]

【權(quán)利要求】
1. 一種處理核，包括： 功能單元邏輯電路，具有以下部件以執(zhí)行單個指令： a) 第一寄存器，用于存儲讀掩碼； b) 第二寄存器，用于存儲第一輸入向量操作數(shù)； c) 讀掩蔽電路，用于在所述第一向量操作數(shù)上應(yīng)用所述讀掩碼，以提取所述第一向量 操作數(shù)中的元素集合以供操作； d) 邏輯電路，用于創(chuàng)建輸出向量，所述輸出向量具有對所述元素集合執(zhí)行的操作的結(jié) 果的多個實例； e) 第三寄存器，用于存儲與所述讀掩碼不同的寫掩碼； f) 寫掩碼電路，用于將所述寫掩碼應(yīng)用于所述輸出向量以產(chǎn)生結(jié)果向量。
2. 如權(quán)利要求1所述的處理核，其特征在于，所述操作將所述集合的元素相加。
3. 如權(quán)利要求1所述的處理核，其特征在于，所述操作將所述集合的元素相乘。
4. 如權(quán)利要求1所述的處理核，其特征在于，所述操作對所述集合的元素進行與AND運 算。
5. 如權(quán)利要求1所述的處理核，其特征在于，所述操作對所述集合的元素進行或OR運 算。
6. 如權(quán)利要求1所述的處理核，其特征在于，所述操作對所述集合的元素進行以下的 任一項： 異或X0R運算； 與非NAND運算； 或非NOR運算。
7. -種方法，包括： 從第一寄存器讀取第一讀掩碼； 從第二寄存器或存儲器位置讀取第一向量操作數(shù)； 在所述第一向量操作數(shù)上應(yīng)用所述讀掩碼以產(chǎn)生元素集合以供操作； 對所述元素集合執(zhí)行操作； 通過產(chǎn)生所述操作的結(jié)果的多個實例來產(chǎn)生輸出向量； 從第三寄存器讀取第一寫掩碼，所述第一寫掩碼與所述第一讀掩碼不同； 在所述輸出向量上應(yīng)用所述寫掩碼以創(chuàng)建結(jié)果向量； 將所述結(jié)果向量寫入目的地寄存器。
8. 如權(quán)利要求7所述的方法，其特征在于，進一步包括： 從第四寄存器讀取第二向量操作數(shù)。
9. 如權(quán)利要求8所述的方法，其特征在于，進一步包括： 在所述第二向量操作數(shù)上應(yīng)用所述讀掩碼以標(biāo)識第二元素集合以供操作，所述操作的 執(zhí)行包括對所述第二元素集合以及所述第一元素集合執(zhí)行所述操作。
10. 如權(quán)利要求8所述的方法，其特征在于，進一步包括： 從第五寄存器讀取第二讀掩碼，所述第二讀掩碼與所述第一讀掩碼不同； 在所述第二向量操作數(shù)上應(yīng)用所述第二讀掩碼以產(chǎn)生第二元素集合以供操作，所述操 作的執(zhí)行包括對所述第二元素集合以及所述第一元素集合執(zhí)行所述操作。
11. 如權(quán)利要求10所述的方法，其特征在于，所述目的地寄存器是所述第二寄存器或 第四寄存器中的一個。
12. 如權(quán)利要求7所述的方法，其特征在于，所述操作執(zhí)行以下的至少一個： 將所述集合的元素相加； 將所述集合的元素相乘。
13. 如權(quán)利要求7所述的方法，其特征在于，所述操作執(zhí)行以下的至少一個： 對所述集合的元素進行與AND運算； 對所述集合的元素進行或OR運算； 對所述集合的元素進行異或X0R運算； 對所述集合的元素進行與非NAND運算； 對所述集合的元素進行或非NOR運算。
14. 一種處理核，包括： 功能單元邏輯電路，具有以下部件以執(zhí)行單個指令： a) 第一寄存器，用于存儲第一輸入向量操作數(shù)； b) 第二寄存器，用于存儲第二輸入向量操作數(shù)； c) 讀掩蔽電路，用于在所述第一和第二向量操作數(shù)上應(yīng)用至少一個讀掩碼，以提取第 一和第二元素集合以供操作； d) 邏輯電路，用于創(chuàng)建輸出向量，所述輸出向量具有對所述第一和第二元素集合執(zhí)行 的操作的結(jié)果的多個實例； e) 第三寄存器，用于存儲與所述讀掩碼不同的寫掩碼； f) 寫掩碼電路，用于將所述寫掩碼應(yīng)用于所述輸出向量以創(chuàng)建結(jié)果向量。
15. 如權(quán)利要求14所述的處理核，其特征在于，所述操作將所述第一集合的元素相加， 并將所述第二集合的元素相加。
16. 如權(quán)利要求14所述的處理核，其特征在于，所述操作將所述第一集合的元素相乘， 并將所述第二集合的元素相乘。
17. 如權(quán)利要求14所述的處理核，其特征在于，所述操作對所述第一集合的元素進行 與AND運算，并對所述第二集合的元素進行與AND運算。
18. 如權(quán)利要求14所述的處理核，其特征在于，所述操作對所述第一集合的元素進行 或OR運算，并對所述第二集合的元素進行或OR運算。
19. 如權(quán)利要求14所述的處理核，其特征在于，所述操作對所述第一集合的元素和所 述第二集合的元素進行以下操作之一： 異或X0R運算； 與非NAND運算； 或非NOR運算。
【文檔編號】G06F9/305GK104350461SQ201180075871
【公開日】2015年2月11日 申請日期:2011年12月23日 優(yōu)先權(quán)日:2011年12月23日
【發(fā)明者】M·普羅特尼科夫, A·納賴卡恩, E·烏爾德-阿邁德-瓦爾, R·凡倫天, B·L·托爾, J·考博爾圣阿德里安 申請人:英特爾公司