專利名稱：一種基于fpga的低成本1553b總線接口電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于總線接ロ電路，具體涉及ー種基于FPGA的低成本1553B總線接ロ電路。
背景技術(shù)：
市場(chǎng)上的主流MIL-STD-1553B總線接ロ芯片供應(yīng)商有DDC公司、CONDOR公司、SBS公司。其中DDC公司的BU-61570、BU-6158、BU-61840系列等接ロ芯片應(yīng)用較為廣泛，主要區(qū)別在于對(duì)外接ロ形式，而其處理核心功能變化不大；由于國(guó)外供應(yīng)商的壟斷導(dǎo)致該類接ロ芯片價(jià)格高昂，難以降低系統(tǒng)研制成本。
發(fā)明內(nèi)容本實(shí)用新型的目的是為了降低1553B總線接ロ電路成本，提供一種基于FPGA的低成本1553B總線接ロ電路。本實(shí)用新型所采用的技術(shù)方案是一種基于FPGA的低成本1553B總線接ロ電路，其中包括FPGA芯片，與FPGA芯片相連的1553B集成收發(fā)芯片、時(shí)鐘源、電源復(fù)位芯片、FPGA程序加載芯片；1553B集成收發(fā)芯片通過(guò)兩個(gè)變壓器與外部交換總線數(shù)據(jù)信號(hào)；所述FPGA芯片包括總線接ロ模塊、共享存儲(chǔ)器、控制狀態(tài)寄存器管理模塊、1553B協(xié)議處理模塊、與1553B協(xié)議處理模塊相連的1553B消息處理模塊、與時(shí)鐘源相連的系統(tǒng)時(shí)鐘模塊。如上所述的ー種基于FPGA的低成本1553B總線接ロ電路，其中所述1553B協(xié)議處理模塊包括系統(tǒng)控制模塊、中斷管理模塊、BC功能模塊、RT功能模塊、MT功能模塊和RTMT功能模塊。如上所述的ー種基于FPGA的低成本1553B總線接ロ電路，其中所述BC功能模塊包括BC控制狀態(tài)機(jī)、BC發(fā)送狀態(tài)機(jī)、BC接收狀態(tài)機(jī)、BC消息隊(duì)列管理狀態(tài)機(jī)、BC消息類型狀態(tài)機(jī)、BC中斷管理狀態(tài)機(jī)、BC錯(cuò)誤管理狀態(tài)機(jī)。如上所述的ー種基于FPGA的低成本1553B總線接ロ電路，其中所述時(shí)鐘源為12M/24M時(shí)鐘源。本實(shí)用新型的有益效果是I.本實(shí)用新型硬件簡(jiǎn)單，有高集成度，通用型高，可應(yīng)用于多種控制系統(tǒng)的總線連接；極大降低了成本，相對(duì)于DDC公司BU-61580系列接ロ芯片，本實(shí)用新型的成本僅相當(dāng)于該類接ロ芯片的1/4。2.本實(shí)用新型功能兼容DDC公司BU-61580系列1553B接ロ芯片，可實(shí)現(xiàn)對(duì)該類產(chǎn)品的無(wú)縫替換；且提高了可移植性；3.本實(shí)用新型具有體積小，操作靈活的特點(diǎn)，降低了報(bào)廢率及經(jīng)濟(jì)損失，極大地節(jié)省了生產(chǎn)成本。
圖I為本實(shí)用新型提供的一種基于FPGA的低成本1553B總線接ロ電路結(jié)構(gòu)示意圖；圖2為FPGA內(nèi)邏輯功能模塊示意圖。
具體實(shí)施方式
以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型提供的一種基于FPGA的低成本1553B總線接ロ電路進(jìn)行介紹 如圖I所示，一種基于FPGA的低成本1553B總線接ロ電路，包括FPGA芯片，與FPGA芯片相連的1553B集成收發(fā)芯片、時(shí)鐘源、電源復(fù)位芯片、FPGA程序加載芯片。1553B集成收發(fā)芯片通過(guò)兩個(gè)變壓器與外部交換總線數(shù)據(jù)信號(hào)。本實(shí)施例中1553B總線接ロ電路采用16位數(shù)據(jù)異步總線實(shí)現(xiàn)與外部處理器的通信。時(shí)鐘源為FPGA芯片提供時(shí)鐘信號(hào)，電源復(fù)位芯片為FPGA芯片提供系統(tǒng)復(fù)位信號(hào)，F(xiàn)PGA芯片與1553B集成收發(fā)芯片可實(shí)現(xiàn)1553B邏輯信號(hào)的交互，系統(tǒng)對(duì)外部處理器的總線信號(hào)和控制信號(hào)由FPGA芯片提供。其中FPGA是本電路的核心器件，其邏輯功能模塊示意圖如圖2所示，包括總線接ロ模塊、共享存儲(chǔ)器、控制狀態(tài)寄存器管理模塊、1553B協(xié)議處理模塊、與1553B協(xié)議處理模塊相連的1553B消息處理模塊、與時(shí)鐘源相連的系統(tǒng)時(shí)鐘模塊?？刂茽顟B(tài)寄存器管理模塊接收處理器與存儲(chǔ)器控制信號(hào)，總線接ロ模塊在控制狀態(tài)寄存器管理模塊的控制下實(shí)現(xiàn)外部總線對(duì)寄存器和共享儲(chǔ)存器的訪問(wèn)；總線接ロ模塊設(shè)置了 nWAIT信號(hào)，以滿足外部處理器與FPGA內(nèi)部共享儲(chǔ)存器讀寫(xiě)速度不匹配的問(wèn)題。1553B協(xié)議處理模塊主要包括系統(tǒng)控制模塊、中斷管理模塊、BC功能模塊、RT功能模塊、MT功能模塊和RTMT功能模塊。其中系統(tǒng)控制模塊根據(jù)控制狀態(tài)寄存器管理模塊設(shè)置初始化1553B協(xié)議處理模塊的所有狀態(tài)機(jī)，配置系統(tǒng)工作模式，井根據(jù)各模式下工作狀態(tài)信息控制中斷管理模塊產(chǎn)生中斷信號(hào)。BC功能模塊實(shí)現(xiàn)總線控制器功能，負(fù)責(zé)向RT遠(yuǎn)程終端發(fā)起響應(yīng)；BC功能模塊包括BC控制狀態(tài)機(jī)、BC發(fā)送狀態(tài)機(jī)、BC接收狀態(tài)機(jī)、BC消息隊(duì)列管理狀態(tài)機(jī)、BC消息類型狀態(tài)機(jī)、BC中斷管理狀態(tài)機(jī)、BC錯(cuò)誤管理狀態(tài)機(jī)。RT功能模塊作為遠(yuǎn)程終端根據(jù)自身RT地址對(duì)總線發(fā)起的事務(wù)作出響應(yīng)；MT功能模塊負(fù)責(zé)實(shí)現(xiàn)對(duì)總線上的任何消息進(jìn)行監(jiān)控；RTMT功能模塊根據(jù)自身RT地址響應(yīng)總線事務(wù)的同時(shí)，還能監(jiān)視總線上的消息。綜上所述，F(xiàn)PGA內(nèi)部邏輯功能兼容BU-81580系列芯片功能；在滿足通用對(duì)1553B總線功能需求的基礎(chǔ)上，極大降低了生產(chǎn)成本。通過(guò)采用現(xiàn)場(chǎng)可編程邏輯陣列器件，結(jié)合1553B集成收發(fā)芯片、電源復(fù)位芯片、變壓器、時(shí)鐘源等電路，實(shí)現(xiàn)1553B總線BC/RT/RTMT/MT功能。時(shí)鐘源可為12M/24M時(shí)鐘源，可通過(guò)FPGA芯片內(nèi)部寄存器進(jìn)行選擇。
權(quán)利要求1.一種基于FPGA的低成本1553B總線接ロ電路，其特征在于包括FPGA芯片，與FPGA芯片相連的1553B集成收發(fā)芯片、時(shí)鐘源、電源復(fù)位芯片、FPGA程序加載芯片；1553B集成收發(fā)芯片通過(guò)兩個(gè)變壓器與外部交換總線數(shù)據(jù)信號(hào)；所述FPGA芯片包括總線接ロ模塊、共享存儲(chǔ)器、控制狀態(tài)寄存器管理模塊、1553B協(xié)議處理模塊、與1553B協(xié)議處理模塊相連的1553B消息處理模塊、與時(shí)鐘源相連的系統(tǒng)時(shí)鐘模塊。
2.根據(jù)權(quán)利要求I所述的ー種基于FPGA的低成本1553B總線接ロ電路，其特征在于所述1553B協(xié)議處理模塊包括系統(tǒng)控制模塊、中斷管理模塊、BC功能模塊、RT功能模塊、MT功能模塊和RTMT功能模塊。
3.根據(jù)權(quán)利要求2所述的ー種基于FPGA的低成本1553B總線接ロ電路，其特征在于所述BC功能模塊包括BC控制狀態(tài)機(jī)、BC發(fā)送狀態(tài)機(jī)、BC接收狀態(tài)機(jī)、BC消息隊(duì)列管理狀態(tài)機(jī)、BC消息類型狀態(tài)機(jī)、BC中斷管理狀態(tài)機(jī)、BC錯(cuò)誤管理狀態(tài)機(jī)。
4.根據(jù)權(quán)利要求I所述的ー種基于FPGA的低成本1553B總線接ロ電路，其特征在于所述時(shí)鐘源為12M/24M時(shí)鐘源?！?br> 專利摘要本實(shí)用新型屬于總線接口電路，具體涉及一種基于FPGA的低成本1553B總線接口電路。目的是為了降低1553B總線接口電路成本，提高其通用型。該總線接口電路，包括FPGA芯片，與FPGA芯片相連的1553B集成收發(fā)芯片、時(shí)鐘源、電源復(fù)位芯片、FPGA程序加載芯片；1553B集成收發(fā)芯片通過(guò)兩個(gè)變壓器與外部交換總線數(shù)據(jù)信號(hào)；所述FPGA芯片包括總線接口模塊、共享存儲(chǔ)器、控制狀態(tài)寄存器管理模塊、1553B協(xié)議處理模塊、與1553B協(xié)議處理模塊相連的1553B消息處理模塊、與時(shí)鐘源相連的系統(tǒng)時(shí)鐘模塊。本實(shí)用新型硬件簡(jiǎn)單，有高集成度，通用型高，可應(yīng)用于多種控制系統(tǒng)的總線連接；且具有體積小，操作靈活的特點(diǎn)，降低了報(bào)廢率及經(jīng)濟(jì)損失，極大地節(jié)省了生產(chǎn)成本。
文檔編號(hào)G06F13/40GK202453880SQ20112041752
公開(kāi)日2012年9月26日 申請(qǐng)日期2011年10月28日 優(yōu)先權(quán)日2011年10月28日
發(fā)明者袁盾, 鞠浩 申請(qǐng)人:中國(guó)航天科工集團(tuán)第三研究院第八三五七研究所