專利名稱：web漏洞掃描裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種基于滲透技術(shù)的web漏洞掃描裝置，屬于計算機網(wǎng)絡(luò)技術(shù)領(lǐng)域。
背景技術(shù)：
隨著互聯(lián)網(wǎng)的發(fā)展，web服務(wù)器運行的程序所面臨的安全問題越來越突出。保證 web服務(wù)器安全穩(wěn)定地運行，是眾多公司和機關(guān)里IT部門的一項重要任務(wù)。在現(xiàn)有的技術(shù)中，web安全掃描工作都是在PC機上安裝相關(guān)軟件并且使用的。但是由于這些都是基于PC 機上完成的，導(dǎo)致其發(fā)展有相應(yīng)的局限性，如果需要提高速度和性能，必須花費更多的時間優(yōu)化代碼算法和依賴PC機的性能來提高，而這個又導(dǎo)致它們的實現(xiàn)處于不可預(yù)期的等待中，而往往PC機的提升速度總是滿足不了要求。
發(fā)明內(nèi)容本實用新型的目的在于彌補現(xiàn)有實現(xiàn)方法的局限性，提供一種基于滲透技術(shù)的 web漏洞掃描裝置，適用于對各種類型的網(wǎng)站進(jìn)行掃描。按照本實用新型提供的技術(shù)方案，所述Web漏洞掃描裝置，包括依次連接的輸入設(shè)備、掃描主機和輸出設(shè)備，所述掃描主機包括與CPU連接的存儲器、運算器和FPGA加速卡，所述FPGA加速卡通過PCI接口與CPU相連。輸入設(shè)備一般采用外接鍵盤。輸出設(shè)備一般為顯示器。所述FPGA加速卡包括PCI總線接口模塊、FPGA核心運算模塊、應(yīng)用程序存儲模塊、臨時變量存儲模塊、接口邏輯模塊，所述FPGA核心運算模塊分別與應(yīng)用程序存儲模塊、 臨時變量存儲模塊和接口邏輯模塊相連，所述接口邏輯模塊與PCI總線接口模塊相連。本實用新型的優(yōu)點在于1.使用開源免費的Linux操作系統(tǒng)，有著很強的兼容性和穩(wěn)定性，支持多任務(wù)、多用戶工作。2.使用FPGA高性能加速卡，利用PCI總線傳輸技術(shù)，解決了傳統(tǒng)的速度慢的問題， 大大提高了運算速度和執(zhí)行速度。3.可編程性強，硬件接口采用計算機外設(shè)通用的控制寄存器、狀態(tài)寄存器的方式定義，接口明確，可以根據(jù)不同的操作系統(tǒng)設(shè)計驅(qū)動程序，具有良好的移植性。4.代碼部分采用當(dāng)今最流行的多線程技術(shù)，打破了傳統(tǒng)單線程執(zhí)行時間長的缺
點ο5.性能優(yōu)越，硬件平臺采用DDR2，F(xiàn)LASH和現(xiàn)場可編程邏輯門陣列組成了一個擁有高處理能力的CPU控制系統(tǒng)。

圖1是web漏洞掃描裝置的結(jié)構(gòu)圖。[0013]圖2是FPGA加速卡結(jié)構(gòu)圖。
具體實施方式

以下結(jié)合附圖和實施例對本實用新型作進(jìn)一步說明。如圖1所示，本W(wǎng)eb漏洞掃描裝置包括依次連接的輸入設(shè)備、掃描主機和輸出設(shè)備，以及在Linux操作系統(tǒng)下的驅(qū)動和web掃描軟件部分。所述掃描主機包括與CPU連接的存儲器、運算器和FPGA加速卡，所述FPGA加速卡通過PCI接口與CPU相連。該web漏洞掃描裝置使用了如圖2所示的FPGA加速卡，其包括以PCI9056為核心的PCI總線接口模塊，以EP3C120F484 FPGA (現(xiàn)場可編程邏輯門陣列)為核心運算模塊，以 PC28F640P30B85 (FLASH存儲芯片)為應(yīng)用程序存儲模塊和以MT47H64M16HR-3 (DD2芯片) 為臨時變量存放模塊，EPM2210F256 (CPLD可編程邏輯芯片)接口邏輯模塊；FPGA核心運算模塊分別與應(yīng)用程序存儲模塊、臨時變量存儲模塊和接口邏輯模塊相連，所述接口邏輯模塊與PCI總線接口模塊相連。由PCI總線接口模塊、運算模塊、臨時變量存儲模塊、接口邏輯模塊和應(yīng)用程序存儲模塊構(gòu)成一塊整體硬件插在計算機的PCI插槽，在Linux操作系統(tǒng)下的驅(qū)動和應(yīng)用軟件的控制下，實現(xiàn)高速運算。這樣的優(yōu)點在于，傳輸速度快，功能和擴展性強，可編程性強，可以根據(jù)不同的應(yīng)用，設(shè)計相應(yīng)的應(yīng)用軟件實現(xiàn)不同的運算功能，方便應(yīng)用在其他領(lǐng)域。該漏洞掃描裝置使用的是B/S (瀏覽器/服務(wù)器)結(jié)構(gòu)，輸入設(shè)備一般為外接普通鍵盤，輸出設(shè)備一般為顯示器，F(xiàn)PGA加速卡就嵌入在掃描主機中。用戶利用Web瀏覽器對遠(yuǎn)程的掃描主機進(jìn)行遠(yuǎn)程控制，通過掃描主機上的控制平臺由用戶設(shè)置掃描深度和掃描方式，掃描過程包括掃描和分析兩個階段；在掃描階段，用戶端利用Web瀏覽器對遠(yuǎn)程的web 服務(wù)器進(jìn)行遠(yuǎn)程控制，通過掃描主機上的控制平臺由用戶設(shè)置掃描深度和掃描方式，對網(wǎng)頁的鏈接進(jìn)行掃描；在所述分析階段，利用掃描主機上的漏洞庫對網(wǎng)站及相關(guān)服務(wù)器進(jìn)行非破壞性質(zhì)的模擬入侵者攻擊，最后總結(jié)編寫成測試報告。該web漏洞掃描裝置是基于普通的IU機箱，但又不完全依賴于該機箱，使用的 FPGA高性能加速卡，使該掃描器擁有自己的硬件加速器(由于采用了 FPGA硬件模塊依靠其高效和并行執(zhí)行運算多任務(wù)管理的特性，擺脫PC機單線程的執(zhí)行速度慢的等問題，達(dá)到硬件加速)。在工作過程中FPGA，將會被設(shè)置在PS，F(xiàn)PS，F(xiàn)PP工作模式下，由PC端通過PCI 9056橋接模塊，把需要運算的數(shù)據(jù)送到該FPGA加速卡，在利用其內(nèi)部邏輯門電路，運用先進(jìn)的算法技術(shù)實現(xiàn)運算。所述web漏洞掃描裝置的工作過程包括掃描和分析兩個階段在掃描階段，用戶端利用Web瀏覽器對遠(yuǎn)程的web服務(wù)器進(jìn)行遠(yuǎn)程控制，通過掃描主機上的控制平臺由用戶設(shè)置掃描深度和掃描方式，對網(wǎng)頁的鏈接進(jìn)行掃描；在抓取網(wǎng)頁的時候包括兩種策略廣度優(yōu)先和深度優(yōu)先；所述廣度優(yōu)先是指先抓取起始網(wǎng)頁中鏈接的所有網(wǎng)頁，然后選擇其中的一個鏈接網(wǎng)頁，繼續(xù)抓取在此網(wǎng)頁中鏈接的所有網(wǎng)頁；所述深度優(yōu)先是指從起始網(wǎng)頁開始，按照每個鏈接跟蹤下去，處理完該條線路之后再轉(zhuǎn)入下一個起始鏈接頁；在所述分析階段，利用掃描主機上的漏洞庫對網(wǎng)站及相關(guān)服務(wù)器進(jìn)行非破壞性質(zhì)的模擬入侵者攻擊，最后總結(jié)編寫成測試報告。
4[0021] 本實用新型所述的web漏洞掃描裝置，工作在Linux操作系統(tǒng)環(huán)境下，該系統(tǒng)具有很強的兼容性和可靠地穩(wěn)定性，支持多用戶和多任務(wù)，并且加入了 FPGA高性能運算加速卡，使用的是PCI總線傳輸技術(shù)，解決了傳統(tǒng)的速度慢的問題。該漏洞掃描裝置采用的是IU 機箱，主板、CPU等設(shè)備都是采用主流配置，具有速度快、性能高、兼容性好、體積小、攜帶方便等普通PC所不具備的優(yōu)勢。
權(quán)利要求1.Web漏洞掃描裝置，包括依次連接的輸入設(shè)備、掃描主機和輸出設(shè)備，其特征是所述掃描主機包括與CPU連接的存儲器、運算器和FPGA加速卡，所述FPGA加速卡通過PCI接口與CPU相連。
2.如權(quán)利要求1所述Web漏洞掃描裝置，其特征是所述FPGA加速卡包括PCI總線接口模塊、FPGA核心運算模塊、應(yīng)用程序存儲模塊、臨時變量存儲模塊、接口邏輯模塊，所述 FPGA核心運算模塊分別與應(yīng)用程序存儲模塊、臨時變量存儲模塊和接口邏輯模塊相連，所述接口邏輯模塊與PCI總線接口模塊相連。
3.如權(quán)利要求1所述Web漏洞掃描裝置，其特征是所述輸入設(shè)備采用外接鍵盤。
4.如權(quán)利要求1所述Web漏洞掃描裝置，其特征是所述輸出設(shè)備采用顯示器。
專利摘要本實用新型提供一種web漏洞掃描裝置，包括依次連接的輸入設(shè)備、掃描主機和輸出設(shè)備，所述掃描主機包括與CPU連接的存儲器、運算器和FPGA加速卡，所述FPGA加速卡通過PCI接口與CPU相連。該web漏洞掃描裝置工作在Linux平臺下，加入FPGA高性能運算加速卡，使用PCI總線傳輸技術(shù)，解決了傳統(tǒng)的速度慢的問題。本裝置的優(yōu)點是具有速度快、性能高、兼容性好、體積小、攜帶方便等普通PC所不具備的優(yōu)勢。
文檔編號G06F21/00GK201936308SQ20112001188
公開日2011年8月17日 申請日期2011年1月14日 優(yōu)先權(quán)日2011年1月14日
發(fā)明者施林林, 王永忠, 袁寶弟, 陳相云 申請人:無錫市同威科技有限公司