專利名稱：一種裸眼3d顯示的數(shù)據(jù)采集與存儲方法、系統(tǒng)及其裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及3D顯示技術(shù)，尤其涉及一種裸眼3D顯示的數(shù)據(jù)采集與存儲方法、系統(tǒng)及其裝置。
背景技術(shù)：
裸眼3D顯示技術(shù)由于能夠擺脫長時間佩戴眼鏡帶來的頭疼和眼睛疲勞等困擾， 是顯示技術(shù)未來發(fā)展的主流。有一種裸眼3D顯示技術(shù)是應(yīng)用一種照射方向可控制的方向性背光技術(shù)?；诖嗽?，各廠商生產(chǎn)了 3D屏的樣片，但是還沒有方向性背光技術(shù)裸眼3D 顯示設(shè)備上市。同時為了實現(xiàn)數(shù)據(jù)的高速率、低噪聲、遠(yuǎn)距離、高準(zhǔn)確度的傳輸，目前廠商生產(chǎn)裸眼 3D 樣屏大部分采用 LVDS 接口(LVDS，Low-Voltage Differential Signaling 低壓差分信號傳輸，是一種滿足高性能數(shù)據(jù)傳輸應(yīng)用的新型技術(shù)。)，即裸眼3D樣屏輸入的均為 LVDS信號(數(shù)字信號)。而不能使用電腦VGA輸出的模擬信號。如圖1所示，通常我們想在 3D屏上播放3D片源，只能從廠商片源里通過LVDS線與裸眼3D顯示裝置進(jìn)行一對一的傳輸，很大程度地限制了 3D片源的輸入。
因此，現(xiàn)有技術(shù)有待于完善和發(fā)展。發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可將電腦VGA的模擬信號轉(zhuǎn)化為數(shù)字信號進(jìn)行裸眼 3D顯示的高速數(shù)據(jù)采集與存儲系統(tǒng)及其裝置。
本發(fā)明的技術(shù)方案如下一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，其中，包括一模/數(shù)轉(zhuǎn)換模塊，用于接收模擬信號，并將模擬信號轉(zhuǎn)換為數(shù)字信號； 一第一數(shù)據(jù)緩沖模塊，用于過渡接收模/數(shù)轉(zhuǎn)換模塊輸出的數(shù)據(jù)； 一數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊，用于轉(zhuǎn)換第一數(shù)據(jù)緩沖模塊的數(shù)據(jù)位數(shù)； 至少一個SDRAM，用于儲存數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊輸出數(shù)據(jù)； 一第二數(shù)據(jù)緩沖模塊，用于將SDRAM的數(shù)據(jù)轉(zhuǎn)換成3D影像所需的LVDS信號； 一 FPGA主控制模塊，用于控制數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊、第一數(shù)據(jù)緩沖模塊和第二數(shù)據(jù)緩沖模塊；一 LVDS發(fā)送器，用于發(fā)送LVDS信號。
所述一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，其中，所述SDRAM為二個，所述二個 SDRAM交替讀寫操作。
所述一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，其中，還包括了一用于控制所述 SDRAM的數(shù)據(jù)寫入與讀出的SDRAM控制器，所述SDRAM控制器與FPGA主控制模塊連接。
所述一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，其中，還包括了一第三數(shù)據(jù)緩沖模塊，用于過渡儲存寫入SDRAM的數(shù)據(jù)。
所述一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，其中，還包括一 I2C模塊，用于初始3化模/數(shù)轉(zhuǎn)換模塊，所述I2C模塊與FPGA主控制模塊連接。
所述一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，其中，還包括一時鐘同步模塊，用于同步模/數(shù)轉(zhuǎn)換模塊、第一數(shù)據(jù)緩沖模塊和第二數(shù)據(jù)緩沖模塊的時鐘，所述時鐘同步模塊與FPGA主控制模塊連接。
所述一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，其中，還包括一方向性背光控制模塊，用于控制背光方向性變化。
一種裸眼3D顯示的高速數(shù)據(jù)采集與存儲方法，包括以下步驟A、將模擬信號轉(zhuǎn)換為數(shù)字信號，過渡儲存在第一數(shù)據(jù)緩沖模塊；B、將數(shù)字信號數(shù)據(jù)的位數(shù)轉(zhuǎn)換成SDRAM的標(biāo)準(zhǔn)位數(shù)，過渡儲存在第三數(shù)據(jù)緩沖模塊， 然后存入SDRAM ；C、根據(jù)3D顯示屏的時鐘要求，將SDRAM中的數(shù)據(jù)轉(zhuǎn)換成3D影像所需LVDS信號；D、將LVDS信號發(fā)送到裸眼3D顯示屏。
一種裸眼3D顯示裝置，包括一 3D顯示裝置本體，所述3D顯示裝置本體包括一用于顯示3D影像的裸眼3D顯示屏，其中，所述3D顯示裝置本體設(shè)置了如權(quán)利要求1所述一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，所述裸眼3D顯示屏設(shè)置有一用于接收LVDS信號的 LVDS 接口。
所述一種裸眼3D顯示裝置，其中，所述裸眼3D顯示屏還設(shè)置有一用于接收背光信號的方向性背光模組。
本發(fā)明通過模/數(shù)轉(zhuǎn)換模塊將電腦輸出的模擬信號轉(zhuǎn)換為數(shù)字信號；再將轉(zhuǎn)換出來的數(shù)字信號數(shù)據(jù)過渡儲存在第一數(shù)據(jù)緩沖模塊，再用數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊轉(zhuǎn)換模/數(shù)轉(zhuǎn)換模塊輸出數(shù)據(jù)的位數(shù)以符合SDRAM的標(biāo)準(zhǔn)位數(shù)，轉(zhuǎn)換位數(shù)后存入SDRAM，再通過第二數(shù)據(jù)緩沖模塊將SDRAM的數(shù)據(jù)轉(zhuǎn)換成3D影像所需的LVDS信號，發(fā)送到LVDS發(fā)送器，各模塊的功能實現(xiàn)主要通過FPGA主控制模塊來實現(xiàn)。
本發(fā)明利用普通電腦的接口種類較多，通過VGA接口等更容易獲取3D片源這一特點(diǎn)，增加了 3D片源的種類和數(shù)量。因此，在電腦的VGA接口和裸眼3D顯示屏之間建立一個將VGA信號轉(zhuǎn)換為LVDS信號的數(shù)據(jù)高速采集存儲系統(tǒng)，就可以將電腦存儲的3D片源隨意的傳遞給裸眼3D顯示屏顯示，增加了 3D片源的種類和數(shù)量，提高了 3D屏的利用率。


圖1為現(xiàn)有裸眼3D顯示裝置的數(shù)據(jù)來源示意圖。
圖2為本發(fā)明一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)較佳實施方式的結(jié)構(gòu)框圖。
圖3為現(xiàn)有3D顯示時左右眼圖像背光亮度的PWM時序圖。
圖4為本發(fā)明一種裸眼3D顯示的數(shù)據(jù)采集與存儲方法的流程圖。
圖5為本發(fā)明一種裸眼3D顯示裝置較佳實施方式的結(jié)構(gòu)框圖。
具體實施方式
本發(fā)明提供了一種裸眼3D顯示的數(shù)據(jù)采集與存儲方法、系統(tǒng)及其裝置，為使本發(fā)明的目的、技術(shù)方案及效果更加清楚、明確，以下參照附圖并舉實例對本發(fā)明進(jìn)一步詳細(xì)說4明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
本發(fā)明公開了一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，如圖2所示，為本發(fā)明一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)的結(jié)構(gòu)框圖，包括模/數(shù)轉(zhuǎn)換模塊20、第一數(shù)據(jù)緩沖模塊31、數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊32、至少一個SDRAM (34)、第二數(shù)據(jù)緩沖模塊37、LVDS發(fā)送器 40和FPGA主控制模塊。本發(fā)明通過模/數(shù)轉(zhuǎn)換模塊20將電腦輸出的模擬信號轉(zhuǎn)換為數(shù)字信號；再將轉(zhuǎn)換出來的數(shù)字信號數(shù)據(jù)過渡儲存在第一數(shù)據(jù)緩沖模塊31，然后用數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊32轉(zhuǎn)換第一數(shù)據(jù)緩沖模塊31過渡儲存的數(shù)據(jù)的位數(shù)大小以符合SDRAM (34)的標(biāo)準(zhǔn)位數(shù)，轉(zhuǎn)換位數(shù)后存入SDRAM (34)，再通過第二數(shù)據(jù)緩沖模塊37將SDRAM (34)的數(shù)據(jù)轉(zhuǎn)換成3D影像所需的LVDS信號，發(fā)送到LVDS發(fā)送器40，各模塊的功能實現(xiàn)通過FPGA主控制模塊來實現(xiàn)。
所述模/數(shù)轉(zhuǎn)換模塊20，用于接收模擬信號，并將模擬信號轉(zhuǎn)換為數(shù)字信號，具體而言，所述模擬信號由電腦的VGA (Video Graphics Array，即視頻圖形陣列)10輸出，所述模/數(shù)轉(zhuǎn)換模塊20即為A/D模塊，VGA 10將模擬信號同步輸入到模/數(shù)轉(zhuǎn)換模塊20，從而采集電腦VGA輸出的3路R、G、B模擬信號和行、場同步信號。轉(zhuǎn)換后將得到的分辨率為 800X600，刷新率為120Hz的三路數(shù)字圖像數(shù)據(jù)，即數(shù)字信號數(shù)據(jù)。
所述第一數(shù)據(jù)緩沖模塊31，用于過渡接收模/數(shù)轉(zhuǎn)換模塊20輸出的數(shù)據(jù)，實現(xiàn)時鐘域的有效過渡，因為模/數(shù)轉(zhuǎn)換模塊20的時鐘和FPGA主控制模塊內(nèi)部時鐘不一樣，必須要經(jīng)過第一數(shù)據(jù)緩沖模塊31把數(shù)據(jù)先存進(jìn)去再讀出來，以達(dá)到時鐘的過渡。經(jīng)過第一數(shù)據(jù)緩沖模塊31加入一個行滿信號，當(dāng)一行寫滿時加入一個行滿提示信號，提示當(dāng)前播放的進(jìn)度。
所述數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊32，用于轉(zhuǎn)換第一數(shù)據(jù)緩沖模塊31儲存的數(shù)據(jù)的位數(shù)大??；普通的 SDRAM (Synchronous Dynamic Random Access Memory，同步動態(tài)隨機(jī)存儲器) 中每一行存儲的數(shù)據(jù)有限，因為SDRAM存儲的數(shù)據(jù)為16位數(shù)，而我們從模/數(shù)轉(zhuǎn)換模塊20 轉(zhuǎn)換過來的數(shù)據(jù)是M位數(shù)，所以要經(jīng)過一個M位數(shù)據(jù)轉(zhuǎn)化為16位數(shù)據(jù)，具體地，本發(fā)明中采取的策略是800 X 600個數(shù)據(jù)，每一行800個M位數(shù)據(jù)，而SDRAM每一行為512個16位數(shù)據(jù)，所有800個數(shù)據(jù)分3次傳送(例如分別為300、300、200)，同時每一行設(shè)置一個3位移位寄存器使其產(chǎn)生的地址能夠讀2次第一數(shù)據(jù)緩沖模塊31中過渡接收模/數(shù)轉(zhuǎn)換模塊20 輸出的數(shù)據(jù)，然后寫3次SDRAM (34)數(shù)據(jù)。在每一行設(shè)置一個滿信號fullflag，當(dāng)每一行存滿時發(fā)出一個滿信號提示，停止相應(yīng)行的存儲，轉(zhuǎn)到下一行繼續(xù)。
所述SDRAM (34)，至少為一個，用于儲存數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊31輸出數(shù)據(jù)；為了加快數(shù)據(jù)的寫入和讀出速度，優(yōu)選的方案是，所述SDRAM (34)優(yōu)選方案為二個，分別為SDRAMl (341)和 SDRAM2 (342)，所述 SDRAMl (341)和 SDRAM2 (342)交替進(jìn)行讀寫操作，在對 SDRAMl (341)進(jìn)行讀操作的同時對SDRAM2 (342)進(jìn)行寫操作，使用一個計數(shù)器產(chǎn)生一個讀、寫操作使能信號，以便控制數(shù)據(jù)的快速讀寫。因為SDRAM (34)控制結(jié)構(gòu)復(fù)雜，優(yōu)選方法為設(shè)置一 SDRAM控制器35，用于控制所述SDRAM (34)的數(shù)據(jù)寫入與讀出。所述SDRAM控制器35與 FPGA主控制模塊30連接。
優(yōu)選的方案，是在數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊32與SDRAM (34)之間還設(shè)置一第三數(shù)據(jù)緩沖模塊33，所述第三數(shù)據(jù)緩沖模塊33用于過渡儲存寫入SDRAM (34)的數(shù)據(jù)。第三數(shù)據(jù)緩沖模塊33接受了數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊32輸出的數(shù)據(jù)并將其存儲。當(dāng)寫滿一頁數(shù)據(jù)后，就等5待讀取寫入SDRAM (34)，更具體地，等待SDRAM控制器35讀取寫入SDRAM (34)。從而使 SDRAM控制器35可適應(yīng)于各種處理器或者圖像傳輸器的數(shù)據(jù)輸入。
所述第二數(shù)據(jù)緩沖模塊37，用于將SDRAM (34)的數(shù)據(jù)轉(zhuǎn)換成3D影像所需的LVDS 信號。主要通過FPGA主控制模塊30和SDRAM控制器35來實現(xiàn)，來進(jìn)行轉(zhuǎn)換成3D影像所需的LVDS信號。
所述LVDS發(fā)送器40，用于發(fā)送LVDS信號。當(dāng)?shù)诙?shù)據(jù)緩沖模塊37將數(shù)據(jù)轉(zhuǎn)換成3D影像所需的LVDS信號后，就將LVDS信號發(fā)送到LVDS發(fā)送器40，由LVDS發(fā)送器40將 LVDS信號到裸眼3D顯示屏。從而進(jìn)行3D影像的顯示。
所述FPGA 主控制模塊 30，F(xiàn)PGA (Field - Programmable Gate Array,即現(xiàn)場可編程門陣列)，用于控制數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊32、第一數(shù)據(jù)緩沖模塊31、SDRAM控制器35和第二數(shù)據(jù)緩沖模塊37 ；所述FPGA主控制模塊可采用XILINX公司生產(chǎn)的FPGA。
所述第一數(shù)據(jù)緩沖模塊31和第二數(shù)據(jù)緩沖模塊37，可使用一種先進(jìn)先出的數(shù)據(jù)緩存器FIFO (First In First Out)來實現(xiàn)，這是一種傳統(tǒng)的按序執(zhí)行方法，先進(jìn)入的指令先完成并引退，跟著才執(zhí)行第二條指令。
較優(yōu)選的方案，本發(fā)明還包括一 I2C模塊38，用于初始化模/數(shù)轉(zhuǎn)換模塊20，所述 I2C模塊38與FPGA主控制模塊30連接。因模/數(shù)轉(zhuǎn)換模塊20自身不能檢測圖像格式， 必須通過FPGA (Field - Programmable Gate Array，即現(xiàn)場可編程門陣列)控制下的一個 I2C模塊38 (Inter — Integrated Circuit)對其進(jìn)行初始化才能使其正常工作，具體原理為I2C模塊38依靠SCL和SDA兩引腳，其中SDA是雙向數(shù)據(jù)線，SCL是時鐘線。按照要求進(jìn)行寄存器設(shè)置，以此來控制模/數(shù)轉(zhuǎn)換模塊能夠正常工作。
較優(yōu)選的方案，本發(fā)明還包括時鐘同步模塊39，用于同步模/數(shù)轉(zhuǎn)換模塊20、第一數(shù)據(jù)緩沖模塊31和第二數(shù)據(jù)緩沖模塊37的時鐘，所述時鐘同步模塊39與FPGA主控制模塊連接。當(dāng)時鐘頻率不一致，必須要通過時鐘同步模塊39進(jìn)行時鐘同步，所述時鐘同步模塊39有換頁控制信號，可提示當(dāng)前播放的進(jìn)度。
當(dāng)然，為了實現(xiàn)3D影像的播放，還需要設(shè)置一方向性背光控制模塊36。在現(xiàn)有技術(shù)中，裸眼3D顯示屏上方向性背光式3D技術(shù)是利用了一種照射方向可控制的方向性背光技術(shù)，能將圖像的成像焦點(diǎn)左右快速移動，由此形成3D影像。當(dāng)然，為了讓眼睛看到舒服的畫面，每只眼睛的畫面切換速度必須至少達(dá)到60Hz。如圖3所示，就是控制左右眼圖像背光亮度的PWM時序圖，可以看出，只要保證左右眼的PWM交替進(jìn)行，則左右眼圖像也會交替被點(diǎn)亮，如果頻率很快，加上人眼視覺的暫留效應(yīng)，左右眼圖像就會在人眼中融合形成一副立體圖像。
而所述方向性背光控制模塊36就是用來控制背光的方向性變化的，經(jīng)過電腦VGA 接口輸出的數(shù)據(jù)和控制信號經(jīng)過一個數(shù)據(jù)采集和存儲系統(tǒng)將轉(zhuǎn)化后的數(shù)據(jù)和背光控制信號送到LVDS接口處，最終實現(xiàn)立體圖像的顯示。
本發(fā)明還公開了一種裸眼3D顯示的高速數(shù)據(jù)采集與存儲方法，具體實施說明請參見上述的一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)的闡述，如圖4所示的，為本發(fā)明的一種裸眼3D顯示的數(shù)據(jù)采集與存儲方法流程圖，包括以下步驟步驟Sl、將模擬信號轉(zhuǎn)換為數(shù)字信號，過渡儲存在第一數(shù)據(jù)緩沖模塊； 具體地，當(dāng)電腦的VGS接口傳輸模擬信號時，需要判斷有沒有開始初始化，更具體地，6是由上述的I2C模塊來實現(xiàn)，當(dāng)初始化之后，將數(shù)字信號數(shù)據(jù)過渡儲存在第一數(shù)據(jù)緩沖模塊，否則返回VGS接口，等待操作。當(dāng)數(shù)據(jù)在寫入到第一數(shù)據(jù)緩沖模塊時，為了更快，更高效率地存儲數(shù)據(jù)，判斷每一行是否寫滿，如果沒有寫滿，則返回繼續(xù)寫入，直到寫滿了一行，才進(jìn)行下一步的操作。
步驟S2、將數(shù)字信號數(shù)據(jù)的位數(shù)轉(zhuǎn)換成SDRAM的標(biāo)準(zhǔn)位數(shù)，過渡儲存在第三數(shù)據(jù)緩沖模塊，然后存入SDRAM ；具體地講，由上述的數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊來實現(xiàn)位數(shù)的轉(zhuǎn)換。轉(zhuǎn)換后，過渡儲存在第三數(shù)據(jù)緩沖模塊，儲存時也是一樣，需要判斷每一行是否寫滿，如果沒有寫滿，則返回繼續(xù)寫入，直到寫滿了一行，才進(jìn)行下一步的操作，所述SDRAM優(yōu)選為二個， 分別為SDRAMl和SDRAM2，并由上述的SDRAM控制器來實現(xiàn)數(shù)據(jù)的寫入與讀取，即寫使能和讀使能。
步驟S3、根據(jù)3D顯示屏的時鐘要求，將SDRAM中的數(shù)據(jù)轉(zhuǎn)換成3D影像所需LVDS 信號；數(shù)據(jù)儲存到SDRAM之后，需要讀取出來才能進(jìn)行3D影像顯示，具體地講，由上述的第二數(shù)據(jù)緩沖模塊來實現(xiàn)。
步驟S4、將LVDS信號發(fā)送到裸眼3D顯示屏。由上述的LVDS發(fā)送器來實現(xiàn)，具體地，還需要結(jié)合另一個方向性背光控制模塊發(fā)送方向性背光信號到裸眼3D顯示屏，才能完整實現(xiàn)3D影像的播放。
本發(fā)明還公開了一種裸眼3D顯示裝置，具體實施說明請參見上述的一種裸眼3D 顯示的數(shù)據(jù)采集與存儲系統(tǒng)的闡述，如圖5所示，包括一 3D顯示裝置本體50，所述3D顯示裝置本體50包括一用于顯示3D影像的裸眼3D顯示屏70，所述3D顯示裝置本體50設(shè)置了前述的一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)60，所述裸眼3D顯示屏70設(shè)置有一用于接收LVDS信號的LVDS接口 72。當(dāng)電腦的VGA輸入模擬信號時，由所述裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)60負(fù)責(zé)采集模擬信號，并轉(zhuǎn)換成數(shù)字信號，然后再轉(zhuǎn)換為3D影像所需的 LVDS信號，更優(yōu)先的為的方案為，所述裸眼3D顯示屏還設(shè)置有一用于接收背光信號的方向性背光模組71。即通過方向性背光控制模塊36，將背光控制PWM信號發(fā)送到裸眼3D屏的方向性背光模組71。從而實現(xiàn)將電腦的片源轉(zhuǎn)換成3D影片。
本發(fā)明公開的一種裸眼3D顯示的數(shù)據(jù)采集與存儲方法、系統(tǒng)及其裝置。使用及實現(xiàn)在普通裸眼3D顯示屏基礎(chǔ)上成本增加不大、結(jié)構(gòu)簡單，增加了 3D片源的渠道，為裸眼 3D顯示屏的推廣有積極的意義。同時整個系統(tǒng)用Verilog語言對行設(shè)計、仿真、驗證，這樣便于設(shè)計的修改和優(yōu)化，有利于縮短產(chǎn)品的研發(fā)周期。此外，針對本設(shè)計自身而言，采用全新的設(shè)計方案，讀寫FIFO都加上控制信號；巧妙的將數(shù)據(jù)位數(shù)進(jìn)行了轉(zhuǎn)換；簡化了通用的 SDRAM控制器，數(shù)據(jù)在進(jìn)入SDRAM之前進(jìn)行數(shù)據(jù)的緩沖，以便更高效的進(jìn)行數(shù)據(jù)傳輸。經(jīng)測試，能夠?qū)崿F(xiàn)很好的裸眼3D顯示，而且亮度不會減半，能夠符合預(yù)期的要求。
應(yīng)當(dāng)理解的是，對本領(lǐng)域普通技術(shù)人員來說，可以根據(jù)上述說明加以改進(jìn)或變換， 而所有這些改進(jìn)和變換都應(yīng)屬于本發(fā)明所附權(quán)利要求的保護(hù)范圍。權(quán)利要求
1.一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，其特征在于，包括一模/數(shù)轉(zhuǎn)換模塊，用于接收模擬信號，并將模擬信號轉(zhuǎn)換為數(shù)字信號；一第一數(shù)據(jù)緩沖模塊，用于過渡接收模/數(shù)轉(zhuǎn)換模塊輸出的數(shù)據(jù)；一數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊，用于轉(zhuǎn)換第一數(shù)據(jù)緩沖模塊的數(shù)據(jù)位數(shù)；至少一個SDRAM，用于儲存數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊輸出的數(shù)據(jù)；一第二數(shù)據(jù)緩沖模塊，用于將SDRAM的數(shù)據(jù)轉(zhuǎn)換成3D影像所需的LVDS信號；一 FPGA主控制模塊，用于控制數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊、第一數(shù)據(jù)緩沖模塊和第二數(shù)據(jù)緩沖模塊；一 LVDS發(fā)送器，用于發(fā)送LVDS信號。
2.如權(quán)利要求1所述一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，其特征在于，所述 SDRAM為二個，所述二個SDRAM交替讀寫操作。
3.如權(quán)利要求1所述一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，其特征在于，還包括了一用于控制所述SDRAM的數(shù)據(jù)寫入與讀出的SDRAM控制器，所述SDRAM控制器與FPGA主控制模塊連接。
4.如權(quán)利要求1 3任一所述一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，其特征在于， 還包括了第三數(shù)據(jù)緩沖模塊，用于過渡儲存寫入SDRAM的數(shù)據(jù)。
5.如權(quán)利要求1所述一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，其特征在于，還包括一 I2C模塊，用于初始化模/數(shù)轉(zhuǎn)換模塊，所述I2C模塊與FPGA主控制模塊連接。
6.如權(quán)利要求1所述一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，其特征在于，還包括一時鐘同步模塊，用于同步模/數(shù)轉(zhuǎn)換模塊、第一數(shù)據(jù)緩沖模塊和第二數(shù)據(jù)緩沖模塊的時鐘， 所述時鐘同步模塊與FPGA主控制模塊連接。
7.如權(quán)利要求1所述一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，其特征在于，還包括一方向性背光控制模塊，用于控制背光方向性變化。
8.—種裸眼3D顯示的高速數(shù)據(jù)采集與存儲方法，包括以下步驟A、將模擬信號轉(zhuǎn)換為數(shù)字信號，過渡儲存在第一數(shù)據(jù)緩沖模塊；B、將數(shù)字信號數(shù)據(jù)的位數(shù)轉(zhuǎn)換成SDRAM的標(biāo)準(zhǔn)位數(shù)，過渡儲存在第三數(shù)據(jù)緩沖模塊， 然后存入SDRAM ；C、根據(jù)3D顯示屏的時鐘要求，將SDRAM中的數(shù)據(jù)轉(zhuǎn)換成3D影像所需LVDS信號；D、將LVDS信號發(fā)送到裸眼3D顯示屏。
9.一種裸眼3D顯示裝置，包括一 3D顯示裝置本體，所述3D顯示裝置本體包括一用于顯示3D影像的裸眼3D顯示屏，其特征在于，所述3D顯示裝置本體設(shè)置了如權(quán)利要求1所述一種裸眼3D顯示的數(shù)據(jù)采集與存儲系統(tǒng)，所述裸眼3D顯示屏設(shè)置有一用于接收LVDS信號的LVDS接口。
10.如權(quán)利要求9所述一種裸眼3D顯示裝置，其特征在于，所述裸眼3D顯示屏還設(shè)置有一用于接收背光信號的方向性背光模組。
全文摘要
本發(fā)明公開了一種裸眼3D顯示的數(shù)據(jù)采集與存儲方法、系統(tǒng)及其裝置，本發(fā)明通過模/數(shù)轉(zhuǎn)換模塊將電腦輸出的模擬信號轉(zhuǎn)換為數(shù)字信號；再將數(shù)據(jù)過渡儲存在第一數(shù)據(jù)緩沖模塊，再用數(shù)據(jù)位數(shù)轉(zhuǎn)換模塊轉(zhuǎn)換模/數(shù)轉(zhuǎn)換模塊輸出數(shù)據(jù)的位數(shù)以符合SDRAM的標(biāo)準(zhǔn)位數(shù)，轉(zhuǎn)換位數(shù)后存入SDRAM，再通過第二數(shù)據(jù)緩沖模塊將SDRAM的數(shù)據(jù)轉(zhuǎn)換成3D影像所需的LVDS信號，發(fā)送到LVDS發(fā)送器，各模塊的功能實現(xiàn)主要通過FPGA主控制模塊來實現(xiàn)。從而可以將電腦的VGA接口輸出的VGA信號轉(zhuǎn)換為3D影像所需的LVDS信號，這樣就可以將電腦存儲的3D片源隨意的傳遞給裸眼3D顯示屏顯示，增加了3D片源的種類和數(shù)量，提高了3D屏的利用率。
文檔編號G06F3/14GK102520901SQ20111043269
公開日2012年6月27日 申請日期2011年12月21日 優(yōu)先權(quán)日2011年12月21日
發(fā)明者施建華, 董小龍, 邵詩強(qiáng) 申請人:Tcl集團(tuán)股份有限公司