亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

多條目數(shù)據(jù)幀的統(tǒng)計(jì)方法及裝置的制作方法

文檔序號:6434254閱讀:136來源:國知局
專利名稱:多條目數(shù)據(jù)幀的統(tǒng)計(jì)方法及裝置的制作方法
技術(shù)領(lǐng)域
本發(fā)明涉及通信領(lǐng)域中的統(tǒng)計(jì)方法及裝置,特別是涉及一種多條目數(shù)據(jù)幀的統(tǒng)計(jì)方法及裝置。
背景技術(shù)
以太網(wǎng)技術(shù)以其良好的經(jīng)濟(jì)性、互通性和易用性等優(yōu)勢,得到了廣泛應(yīng)用。以太網(wǎng) OAM(Operation Administration and Maintenance,操作、管理、維護(hù))需要提供業(yè)務(wù)管理、 故障檢測和性能監(jiān)視功能,其中少不了對大量以太網(wǎng)幀和數(shù)據(jù)包的計(jì)數(shù)。隨著以太網(wǎng)OAM 幀的條目數(shù)越來越多,涉及到成百上千條的數(shù)據(jù)幀的同時(shí)計(jì)數(shù)。目前采用寄存器設(shè)計(jì)的計(jì)數(shù)器,需要同時(shí)計(jì)數(shù)多少條目的數(shù)據(jù)幀,就相應(yīng)需要多少個(gè)加法器及多少套相關(guān)的控制邏輯,耗費(fèi)大量FPGA (Field Programmable Gate Array,現(xiàn)場可編程門陣列)邏輯資源,導(dǎo)致 FPGA邏輯資源異常緊張。

發(fā)明內(nèi)容
本發(fā)明的目的是為了克服上述背景技術(shù)的不足,提供一種多條目數(shù)據(jù)幀的統(tǒng)計(jì)方法及裝置,采用雙端口存儲器來存儲不同條目幀的中間計(jì)數(shù)值,僅復(fù)用一個(gè)加法器和一套控制邏輯,就能夠?qū)崿F(xiàn)對多條數(shù)據(jù)幀同時(shí)計(jì)數(shù),節(jié)省了 FPGA邏輯資源。本發(fā)明提供的多條目數(shù)據(jù)幀的統(tǒng)計(jì)方法,包括以下步驟A、調(diào)用雙端口存儲器,數(shù)據(jù)幀條目數(shù)與雙端口存儲器的地址空間一一對應(yīng),將數(shù)據(jù)幀的計(jì)數(shù)值存入雙端口存儲器中與該數(shù)據(jù)幀條目數(shù)對應(yīng)的地址空間;B、每當(dāng)有數(shù)據(jù)幀到來時(shí),現(xiàn)場可編程門陣列FPGA內(nèi)部邏輯產(chǎn)生一個(gè)計(jì)數(shù)脈沖,當(dāng)監(jiān)測到有計(jì)數(shù)脈沖到來,且判定微機(jī)接口對雙端口存儲器無寫操作時(shí),獲取該計(jì)數(shù)脈沖所對應(yīng)數(shù)據(jù)幀的條目數(shù),雙端口存儲器的一個(gè)端口讀取與該條目數(shù)對應(yīng)的地址空間的原有計(jì)數(shù)值,并將其加1,得到新的計(jì)數(shù)值,再使能該端口的寫使能端, 將新的計(jì)數(shù)值存入雙端口存儲器中與該條目數(shù)對應(yīng)的地址空間。在上述技術(shù)方案中,步驟B中當(dāng)監(jiān)測到有計(jì)數(shù)脈沖到來,且判定微機(jī)接口對雙端口存儲器有寫操作時(shí),微機(jī)接口對雙端口存儲器進(jìn)行寫操作。在上述技術(shù)方案中,所述雙端口存儲器的另一個(gè)端口用于微機(jī)接口對計(jì)數(shù)值進(jìn)行讀取和清零操作。在上述技術(shù)方案中,當(dāng)微機(jī)接口要讀取數(shù)據(jù)幀的計(jì)數(shù)值時(shí),給出該數(shù)據(jù)幀的條目數(shù),從所述雙端口存儲器的另一個(gè)端口讀取雙端口存儲器中所述條目數(shù)對應(yīng)的地址空間的計(jì)數(shù)值。在上述技術(shù)方案中,當(dāng)微機(jī)接口要對數(shù)據(jù)幀的計(jì)數(shù)器清零時(shí),給出該數(shù)據(jù)幀的條目數(shù),從所述雙端口存儲器的另一個(gè)端口對雙端口存儲器中所述條目數(shù)對應(yīng)的地址空間寫零。本發(fā)明提供的多條目數(shù)據(jù)幀的統(tǒng)計(jì)裝置,包括雙端口存儲器,用于存儲多組計(jì)數(shù)值,包括端口 a和端口 b ;
計(jì)數(shù)脈沖監(jiān)測單元,用于監(jiān)測計(jì)數(shù)脈沖的上升沿;加法器,用于對計(jì)數(shù)脈沖計(jì)數(shù);與門,用于條件檢測,當(dāng)微機(jī)接口的片選和微機(jī)寫操作同時(shí)有效時(shí),輸出1,否則輸出0 ;帶反相器的與門,用于條件檢測,當(dāng)監(jiān)測到計(jì)數(shù)脈沖的上升沿且微機(jī)接口對雙端口存儲器沒有寫操作時(shí),輸出1,否則輸出0 ;多路選擇器,用于選擇對雙端口存儲器的端口 a進(jìn)行清零還是加1操作,該多路選擇器的選通端連接所述帶反相器的與門的輸出端,當(dāng)監(jiān)測到計(jì)數(shù)脈沖的上升沿且微機(jī)接口對雙端口存儲器沒有寫操作時(shí),選通加法器的輸出端,計(jì)數(shù)值加1,否則選通清零操作。在上述技術(shù)方案中,所述計(jì)數(shù)脈沖監(jiān)測單元由第一觸發(fā)器和第二帶反相器的與門構(gòu)成,所述第一觸發(fā)器用于對計(jì)數(shù)脈沖pulse延時(shí)一個(gè)時(shí)鐘周期,得到計(jì)數(shù)脈沖pulsej ; 所述第二帶反相器的與門用于對計(jì)數(shù)脈沖pulse_l取反,并與計(jì)數(shù)脈沖pulse相與。在上述技術(shù)方案中,還包括第二觸發(fā)器,用于保持所述第二帶反相器的與門的輸出結(jié)果ο在上述技術(shù)方案中,還包括第三觸發(fā)器,用于保持所述帶反相器的與門的輸出結(jié)果,該觸發(fā)器的輸出連接雙端口存儲器端口 b的寫使能端。在上述技術(shù)方案中,還包括第四觸發(fā)器,用于保持多路選擇器的輸出結(jié)果,該觸發(fā)器的輸出端連接雙端口存儲器端口 a的數(shù)據(jù)輸入端,將新的計(jì)數(shù)值存入雙端口存儲器。與現(xiàn)有技術(shù)相比,本發(fā)明的優(yōu)點(diǎn)如下(1)本發(fā)明不受需要計(jì)數(shù)數(shù)據(jù)幀的條目數(shù)限制,雙端口存儲器的地址空間有多大, 就可以支持多少條目的同時(shí)計(jì)數(shù)。(2)本發(fā)明采用雙端口存儲器來存儲不同條目幀的中間計(jì)數(shù)值,只復(fù)用一個(gè)加法器和一套控制邏輯,在滿足對多條數(shù)據(jù)幀同時(shí)計(jì)數(shù)功能的同時(shí),節(jié)省了邏輯資源。(3)本發(fā)明不僅適用于對以太網(wǎng)幀的性能統(tǒng)計(jì),對于其他需要統(tǒng)計(jì)計(jì)數(shù)的領(lǐng)域同樣適用。


圖1為本發(fā)明實(shí)施例中雙端口存儲器的功能原理圖;圖2為本發(fā)明實(shí)施例裝置的信號端子示意圖;圖3為本發(fā)明實(shí)施例裝置的實(shí)現(xiàn)原理圖;圖4為本發(fā)明實(shí)施例裝置的功能時(shí)序圖。
具體實(shí)施例方式下面結(jié)合附圖及實(shí)施例對本發(fā)明作進(jìn)一步的詳細(xì)描述。本發(fā)明實(shí)施例提供的多條目數(shù)據(jù)幀的統(tǒng)計(jì)方法,包括以下步驟A、調(diào)用雙端口存儲器,數(shù)據(jù)幀條目數(shù)與雙端口存儲器的地址空間一一對應(yīng),將數(shù)據(jù)幀的計(jì)數(shù)值存入雙端口存儲器中與該數(shù)據(jù)幀條目數(shù)對應(yīng)的地址空間;B、每當(dāng)有數(shù)據(jù)幀到來時(shí),F(xiàn)PGA內(nèi)部邏輯產(chǎn)生一個(gè)計(jì)數(shù)脈沖,當(dāng)監(jiān)測到有計(jì)數(shù)脈沖到來,且判定微機(jī)接口對雙端口存儲器有寫操作時(shí),微機(jī)接口對雙端口存儲器進(jìn)行寫操作;當(dāng)監(jiān)測到有計(jì)數(shù)脈沖到來,且判定微機(jī)接口對雙端口存儲器無寫操作時(shí),獲取該計(jì)數(shù)脈沖所對應(yīng)數(shù)據(jù)幀的條目數(shù),雙端口存儲器包括端口 a和端口 b,參見圖1所示,端口 a 讀取與該條目數(shù)對應(yīng)的地址空間的原有計(jì)數(shù)值,并將其加1,得到新的計(jì)數(shù)值,再使能端口 a的寫使能端,將新的計(jì)數(shù)值存入雙端口存儲器中與該條目數(shù)對應(yīng)的地址空間。雙端口存儲器的端口 b用于微機(jī)接口對計(jì)數(shù)值進(jìn)行讀取和清零操作。當(dāng)微機(jī)接口要讀取數(shù)據(jù)幀的計(jì)數(shù)值時(shí),給出該數(shù)據(jù)幀的條目數(shù),從雙端口存儲器的端口 b讀取雙端口存儲器中所述條目數(shù)對應(yīng)的地址空間的計(jì)數(shù)值。當(dāng)微機(jī)接口要對數(shù)據(jù)幀的計(jì)數(shù)器清零時(shí), 給出該數(shù)據(jù)幀的條目數(shù),從雙端口存儲器的端口 b對雙端口存儲器中所述條目數(shù)對應(yīng)的地址空間寫零。參見圖2所示,本發(fā)明實(shí)施例提供的多條目數(shù)據(jù)幀的統(tǒng)計(jì)裝置的實(shí)現(xiàn)包括1個(gè)雙端口存儲器,1個(gè)加法器,1個(gè)多路選擇器,4個(gè)D觸發(fā)器,1個(gè)與門和2個(gè)帶反相器的與門, 其中雙端口存儲器包括端口 a和端口 b,用于存儲多組計(jì)數(shù)值。加法器用于對計(jì)數(shù)脈沖pulse計(jì)數(shù)。與門ANDl用于條件檢測,當(dāng)微機(jī)接口的片選和微機(jī)寫操作同時(shí)有效時(shí),輸出1,否則輸出0。D觸發(fā)器DFFE1用于對計(jì)數(shù)脈沖pul se延時(shí)一個(gè)時(shí)鐘周期,得到計(jì)數(shù)脈沖 pulse_l ;帶反相器的與門AND2用于對計(jì)數(shù)脈沖pulse_l取反,并與計(jì)數(shù)脈沖pulse相與, D觸發(fā)器DFFEl和帶反相器的與門AND2 —起構(gòu)成計(jì)數(shù)脈沖監(jiān)測單元,用于監(jiān)測計(jì)數(shù)脈沖的
上升沿。D觸發(fā)器DFFE2用于保持帶反相器的與門AND2的輸出結(jié)果。帶反相器的與門AND3用于條件檢測,當(dāng)監(jiān)測到計(jì)數(shù)脈沖的上升沿,并且微機(jī)接口對雙端口存儲器沒有寫操作時(shí),輸出1,否則輸出0。D觸發(fā)器DFFE3用于保持帶反相器的與門AND3的輸出結(jié)果,該觸發(fā)器的輸出連接雙端口存儲器端口 b的寫使能端子Wren_b,參見圖1所示。多路選擇器MUX用于選擇對雙端口存儲器端口 a進(jìn)行清零還是加1操作。該多路選擇器的選通端SEL連接帶反相器的與門AND3的輸出,S卩當(dāng)監(jiān)測到計(jì)數(shù)脈沖的上升沿, 并且微機(jī)接口對雙端口存儲器沒有寫操作時(shí),選通加法器的輸出端,即計(jì)數(shù)值加1,否則選通清零操作。D觸發(fā)器DFFE4用于保持多路選擇器MUX的輸出結(jié)果,該觸發(fā)器的輸出端連接雙端口存儲器端口 a的數(shù)據(jù)輸入端data_a,參見圖1所示,將新的計(jì)數(shù)值存入雙端口存儲器。本發(fā)明實(shí)施例裝置的信號端子參見圖2所示,具體說明參見表1。表1、本發(fā)明實(shí)施例裝置的信號端子說明
權(quán)利要求
1.一種多條目數(shù)據(jù)幀的統(tǒng)計(jì)方法,其特征在于包括以下步驟A、調(diào)用雙端口存儲器,數(shù)據(jù)幀條目數(shù)與雙端口存儲器的地址空間一一對應(yīng),將數(shù)據(jù)幀的計(jì)數(shù)值存入雙端口存儲器中與該數(shù)據(jù)幀條目數(shù)對應(yīng)的地址空間;B、每當(dāng)有數(shù)據(jù)幀到來時(shí),現(xiàn)場可編程門陣列FPGA內(nèi)部邏輯產(chǎn)生一個(gè)計(jì)數(shù)脈沖,當(dāng)監(jiān)測到有計(jì)數(shù)脈沖到來,且判定微機(jī)接口對雙端口存儲器無寫操作時(shí),獲取該計(jì)數(shù)脈沖所對應(yīng)數(shù)據(jù)幀的條目數(shù),雙端口存儲器的一個(gè)端口讀取與該條目數(shù)對應(yīng)的地址空間的原有計(jì)數(shù)值,并將其加1,得到新的計(jì)數(shù)值,再使能該端口的寫使能端,將新的計(jì)數(shù)值存入雙端口存儲器中與該條目數(shù)對應(yīng)的地址空間。
2.如權(quán)利要求1所述的多條目數(shù)據(jù)幀的統(tǒng)計(jì)方法,其特征在于步驟B中當(dāng)監(jiān)測到有計(jì)數(shù)脈沖到來,且判定微機(jī)接口對雙端口存儲器有寫操作時(shí),微機(jī)接口對雙端口存儲器進(jìn)行寫操作。
3.如權(quán)利要求1或2所述的多條目數(shù)據(jù)幀的統(tǒng)計(jì)方法,其特征在于所述雙端口存儲器的另一個(gè)端口用于微機(jī)接口對計(jì)數(shù)值進(jìn)行讀取和清零操作。
4.如權(quán)利要求3所述的多條目數(shù)據(jù)幀的統(tǒng)計(jì)方法,其特征在于當(dāng)微機(jī)接口要讀取數(shù)據(jù)幀的計(jì)數(shù)值時(shí),給出該數(shù)據(jù)幀的條目數(shù),從所述雙端口存儲器的另一個(gè)端口讀取雙端口存儲器中所述條目數(shù)對應(yīng)的地址空間的計(jì)數(shù)值。
5.如權(quán)利要求3所述的多條目數(shù)據(jù)幀的統(tǒng)計(jì)方法,其特征在于當(dāng)微機(jī)接口要對數(shù)據(jù)幀的計(jì)數(shù)器清零時(shí),給出該數(shù)據(jù)幀的條目數(shù),從所述雙端口存儲器的另一個(gè)端口對雙端口存儲器中所述條目數(shù)對應(yīng)的地址空間寫零。
6.一種多條目數(shù)據(jù)幀的統(tǒng)計(jì)裝置,其特征在于包括雙端口存儲器,用于存儲多組計(jì)數(shù)值,包括端口 a和端口 b ;計(jì)數(shù)脈沖監(jiān)測單元,用于監(jiān)測計(jì)數(shù)脈沖的上升沿;加法器,用于對計(jì)數(shù)脈沖計(jì)數(shù);與門,用于條件檢測,當(dāng)微機(jī)接口的片選和微機(jī)寫操作同時(shí)有效時(shí),輸出1,否則輸出0 ;帶反相器的與門,用于條件檢測,當(dāng)監(jiān)測到計(jì)數(shù)脈沖的上升沿且微機(jī)接口對雙端口存儲器沒有寫操作時(shí),輸出1,否則輸出0 ;多路選擇器,用于選擇對雙端口存儲器的端口 a進(jìn)行清零還是加1操作,該多路選擇器的選通端連接所述帶反相器的與門的輸出端,當(dāng)監(jiān)測到計(jì)數(shù)脈沖的上升沿且微機(jī)接口對雙端口存儲器沒有寫操作時(shí),選通加法器的輸出端,計(jì)數(shù)值加1,否則選通清零操作。
7.如權(quán)利要求6所述的多條目數(shù)據(jù)幀的統(tǒng)計(jì)裝置,其特征在于所述計(jì)數(shù)脈沖監(jiān)測單元由第一觸發(fā)器和第二帶反相器的與門構(gòu)成,所述第一觸發(fā)器用于對計(jì)數(shù)脈沖pulse延時(shí)一個(gè)時(shí)鐘周期,得到計(jì)數(shù)脈沖pulse_l ;所述第二帶反相器的與門用于對計(jì)數(shù)脈沖pulsej 取反,并與計(jì)數(shù)脈沖pulse相與。
8.如權(quán)利要求7所述的多條目數(shù)據(jù)幀的統(tǒng)計(jì)裝置,其特征在于還包括第二觸發(fā)器,用于保持所述第二帶反相器的與門的輸出結(jié)果。
9.如權(quán)利要求6所述的多條目數(shù)據(jù)幀的統(tǒng)計(jì)裝置,其特征在于還包括第三觸發(fā)器,用于保持所述帶反相器的與門的輸出結(jié)果,該觸發(fā)器的輸出連接雙端口存儲器端口 b的寫使能端°
10.如權(quán)利要求6至9任一項(xiàng)所述的多條目數(shù)據(jù)幀的統(tǒng)計(jì)裝置,其特征在于還包括第四觸發(fā)器,用于保持多路選擇器的輸出結(jié)果,該觸發(fā)器的輸出端連接雙端口存儲器端口 a 的數(shù)據(jù)輸入端,將新的計(jì)數(shù)值存入雙端口存儲器。
全文摘要
本發(fā)明公開了一種多條目數(shù)據(jù)幀的統(tǒng)計(jì)方法及裝置,方法包括步驟調(diào)用雙端口存儲器,數(shù)據(jù)幀條目數(shù)與雙端口存儲器地址空間一一對應(yīng),將計(jì)數(shù)值存入與數(shù)據(jù)幀條目數(shù)對應(yīng)的地址空間;當(dāng)有數(shù)據(jù)幀到來時(shí)FPGA產(chǎn)生計(jì)數(shù)脈沖,當(dāng)監(jiān)測到有計(jì)數(shù)脈沖到來,且判定微機(jī)接口對雙端口存儲器無寫操作時(shí),獲取計(jì)數(shù)脈沖對應(yīng)數(shù)據(jù)幀的條目數(shù),雙端口存儲器讀取與條目數(shù)對應(yīng)地址空間的計(jì)數(shù)值,將其加1,得到新計(jì)數(shù)值,再將新計(jì)數(shù)值存入雙端口存儲器中與條目數(shù)對應(yīng)的地址空間。本發(fā)明采用雙端口存儲器來存儲不同條目幀的中間計(jì)數(shù)值,僅復(fù)用一個(gè)加法器和一套控制邏輯,就能實(shí)現(xiàn)對多條數(shù)據(jù)幀同時(shí)計(jì)數(shù),節(jié)省了FPGA邏輯資源。
文檔編號G06F12/02GK102495805SQ20111028987
公開日2012年6月13日 申請日期2011年9月28日 優(yōu)先權(quán)日2011年9月28日
發(fā)明者林雪 申請人:烽火通信科技股份有限公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
1