專利名稱：一種基于節(jié)點異步上電的硬件分區(qū)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高性能計算機領(lǐng)域，具體涉及一種基于節(jié)點異步上電的硬件分區(qū)方法和基于這種方法實現(xiàn)的高性能計算機部署上的靈活性、可用性及面向不同領(lǐng)域的應(yīng)用。
背景技術(shù)：
高性能計算機是關(guān)鍵應(yīng)用領(lǐng)域中的一類重要的信息化基礎(chǔ)設(shè)施，尤其是可以滿足金融、電信等等領(lǐng)域的需求，服務(wù)器分區(qū)技術(shù)可將服務(wù)器的CPU、內(nèi)存、I/O等資源合理地進行分區(qū)和調(diào)配，不同分區(qū)內(nèi)可以執(zhí)行不同的操作系統(tǒng)或同一操作系統(tǒng)的不同版本，最大限度地挖掘了服務(wù)器的性能，一臺服務(wù)器甚至可以當(dāng)作幾十臺使用，提高了硬件利用率。并且，在任何某個分區(qū)發(fā)生故障時，都不會影響其他分區(qū)的運行，不同分區(qū)的應(yīng)用之間保持獨立性。系統(tǒng)分區(qū)技術(shù)在高性能服務(wù)器中應(yīng)用非常普遍，同時也是非常重要的技術(shù)之一，因此，一種簡單可靠的系統(tǒng)分區(qū)方法就顯得很有必要了，節(jié)點異步上電的硬件分區(qū)方法提供了根據(jù)當(dāng)前需要，隨時改變系統(tǒng)性能配置的能力，它優(yōu)越的靈活性使用戶能夠不斷滿足未來的需要，也是本發(fā)明的一種應(yīng)用實例。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種基于節(jié)點異步上電的硬件分區(qū)方法。本發(fā)明的目的是按以下方式實現(xiàn)的，本發(fā)明的結(jié)構(gòu)是以上電時序控制芯片CPLD 為核心，此芯片通過獲取外部的分區(qū)要求，控制不同的硬件節(jié)點按一定的時間延遲依次上電，從而達到斷開不同節(jié)點間物理連接從而實現(xiàn)系統(tǒng)分區(qū)的目的，
該系統(tǒng)體系結(jié)構(gòu)包括上電時序控制系統(tǒng)，外部系統(tǒng)管理系統(tǒng)，具有獨立硬件功能的硬件節(jié)點，其中
上電時序控制系統(tǒng)CPLD是該體系結(jié)構(gòu)的核心，負責(zé)獲取外部管理系統(tǒng)制定的分區(qū)信息及控制節(jié)點上電時序，此芯片還需要具備給每個節(jié)點單獨上電或為多個節(jié)點同時上電的能力。外部系統(tǒng)管理系統(tǒng)BMC主要面向用戶，負責(zé)接收用戶選擇的不同的分區(qū)信息并將其轉(zhuǎn)化為CPLD可識別的信息格式。具有獨立硬件功能的硬件節(jié)點是指每個節(jié)點必須具備所有必須的硬件模塊(如處理器、內(nèi)存、輸入/輸出端口，供電模塊等)，必須具備可獨立開機的能力。硬件分區(qū)步驟如下
在Mandby電源上電后，外部管理系統(tǒng)開始初始化運行，但系統(tǒng)并不馬上上電，在外部管理系統(tǒng)初始化完成后，用戶根據(jù)實際需求來配置系統(tǒng)的分區(qū)情況，用戶配置好分區(qū)信息并確認無誤后選擇開機，即通過BMC通知上電時序控制芯片CPLD給系統(tǒng)上電，同時BMC會將用戶的分區(qū)信息告知芯片CPLD，芯片CPLD會取得系統(tǒng)分區(qū)信息后，根據(jù)此信息來確定系統(tǒng)各節(jié)點的上電時序；
若用戶選擇的是雙分區(qū)方案，則芯片CPLD會首先給節(jié)點A上電，此時節(jié)點A的BIOS 開始運行，當(dāng)節(jié)點A的BIOS運行到QPI初始化完成后會給芯片CPLD —個Flag信號，芯片 CPLD收到此信號后開始給B節(jié)點上電，因為節(jié)點間都是通過QPI高速鏈路來進行通信的，由于節(jié)點A在做QPI初始化時，節(jié)點B還處于沒有上電的狀態(tài)，因此節(jié)點A在初始化的過程中只會完成A節(jié)點內(nèi)的QPI初始化并計算出自己節(jié)點內(nèi)的QPI拓撲，同理，當(dāng)節(jié)點B上電后進行QPI初始化時，由于節(jié)點A已經(jīng)提前完成了 QPI初始化的過程，此時節(jié)點A，B間的QPI鏈路是無法train通的，因此節(jié)點B也只會完成自己節(jié)點內(nèi)的QPI初始化和拓撲，從而就達到了將此兩個節(jié)點分開的目的，而且QPI的初始化過程非常迅速，用戶幾乎感覺不到兩個節(jié)點間有延遲上電存在，多分區(qū)方案以此類推。本發(fā)明的主要優(yōu)點在于通過節(jié)點間的異步上電來實現(xiàn)分區(qū)功能，實現(xiàn)上簡單可靠，易于擴展?；谀K化部件靈活擴展的特性，用戶只需通過在帶外設(shè)置分區(qū)策略即可靈活地控制不同節(jié)點間的上電時序從而實現(xiàn)復(fù)雜的分區(qū)功能，這種靈活性表現(xiàn)在當(dāng)系統(tǒng)的節(jié)點規(guī)模增加或減少時基本不需要對節(jié)點硬件和BIOS做復(fù)雜的配置工作，從而降低了系統(tǒng)的復(fù)雜程度，降低開發(fā)成本。


圖1是異步上電分區(qū)系統(tǒng)邏輯框圖。
具體實施例方式
參照說明書附圖對本發(fā)明的方法作以下詳細地說明。本發(fā)明主要體系結(jié)構(gòu)包括上電時序控制芯片，外部管理系統(tǒng)，具有獨立硬件功能的硬件節(jié)點，因此下面以一個2節(jié)點系統(tǒng)來說明上述方法的實現(xiàn)
在Mandby電源上電后，外部管理系統(tǒng)開始初始化運行，但系統(tǒng)并不馬上上電，在外部管理系統(tǒng)初始化完成后，用戶可以根據(jù)實際需求來配置系統(tǒng)的分區(qū)情況，用戶配置好分區(qū)信息并確認無誤后選擇開機，即通過BMC通知上電時序控制芯片CPLD給系統(tǒng)上電，同時BMC 會將用戶的分區(qū)信息告知CPLD，CPLD會取得系統(tǒng)分區(qū)信息后，根據(jù)此信息來確定系統(tǒng)各節(jié)點的上電時序。若用戶選擇的是雙分區(qū)方案，則CPLD會首先給節(jié)點A上電，此時節(jié)點A的 BIOS開始運行，當(dāng)節(jié)點A的BIOS運行到QPI初始化完成后會給CPLD —個Flag信號，CPLD 收到此信號后開始給B節(jié)點上電，因為節(jié)點間都是通過QPI高速鏈路來進行通信的，由于節(jié)點A在做QPI初始化時，節(jié)點B還處于沒有上電的狀態(tài)，因此節(jié)點A在初始化的過程中只會完成A節(jié)點內(nèi)的QPI初始化并計算出自己節(jié)點內(nèi)的QPI拓撲，同理，當(dāng)節(jié)點B上電后進行 QPI初始化時，由于節(jié)點A已經(jīng)提前完成了 QPI初始化的過程，此時節(jié)點A，B間的QPI鏈路是無法train通的，因此節(jié)點B也只會完成自己節(jié)點內(nèi)的QPI初始化和拓撲，從而就達到了將此兩個節(jié)點分開的目的，而且QPI的初始化過程非常迅速，用戶幾乎感覺不到兩個節(jié)點間有延遲上電存在。除說明書所述的技術(shù)特征外，均為本專業(yè)技術(shù)人員的已知技術(shù)。
權(quán)利要求
1. 一種基于節(jié)點異步上電的硬件分區(qū)方法，其特征在于以上電時序控制芯片CPLD為核心，此芯片CPLD通過獲取外部的分區(qū)要求，控制不同的硬件節(jié)點按一定的時間延遲依次上電，從而達到斷開不同節(jié)點間物理連接從而實現(xiàn)系統(tǒng)分區(qū)的目的，系統(tǒng)結(jié)構(gòu)包括上電時序控制系統(tǒng)，外部系統(tǒng)管理系統(tǒng)，具有獨立硬件功能的硬件節(jié)點，其中上電時序控制芯片CPLD是該體系結(jié)構(gòu)的核心，負責(zé)獲取外部管理系統(tǒng)制定的分區(qū)信息及控制節(jié)點上電時序，芯片CPLD還需要具備給每個節(jié)點單獨上電或為多個節(jié)點同時上電的能力；外部系統(tǒng)管理系統(tǒng)BMC主要面向用戶，負責(zé)接收用戶選擇的不同的分區(qū)信息并將其轉(zhuǎn)化為芯片CPLD可識別的信息格式；具有獨立硬件功能的硬件節(jié)點，是指每個節(jié)點必須具備所有必須的硬件模塊，包括處理器、內(nèi)存、輸入/輸出端口和供電模塊，必須具備可獨立開機的能力， 硬件分區(qū)步驟如下在Mandby電源上電后，外部管理系統(tǒng)開始初始化運行，但系統(tǒng)并不馬上上電，在外部管理系統(tǒng)初始化完成后，用戶根據(jù)實際需求來配置系統(tǒng)的分區(qū)情況，用戶配置好分區(qū)信息并確認無誤后選擇開機，即通過BMC通知上電時序控制芯片CPLD給系統(tǒng)上電，同時BMC會將用戶的分區(qū)信息告知芯片CPLD，芯片CPLD會取得系統(tǒng)分區(qū)信息后，根據(jù)此信息來確定系統(tǒng)各節(jié)點的上電時序；若用戶選擇的是雙分區(qū)方案，則芯片CPLD會首先給節(jié)點A上電，此時節(jié)點A的BIOS 開始運行，當(dāng)節(jié)點A的BIOS運行到QPI初始化完成后會給芯片CPLD —個Flag信號，芯片 CPLD收到此信號后開始給B節(jié)點上電，因為節(jié)點間都是通過QPI高速鏈路來進行通信的，由于節(jié)點A在做QPI初始化時，節(jié)點B還處于沒有上電的狀態(tài)，因此節(jié)點A在初始化的過程中只會完成A節(jié)點內(nèi)的QPI初始化并計算出自己節(jié)點內(nèi)的QPI拓撲，同理，當(dāng)節(jié)點B上電后進行QPI初始化時，由于節(jié)點A已經(jīng)提前完成了 QPI初始化的過程，此時節(jié)點A，B間的QPI鏈路是無法train通的，因此節(jié)點B也只會完成自己節(jié)點內(nèi)的QPI初始化和拓撲，從而就達到了將此兩個節(jié)點分開的目的，而且QPI的初始化過程非常迅速，用戶幾乎感覺不到兩個節(jié)點間有延遲上電存在，多分區(qū)方案以此類推。
全文摘要
本發(fā)明提供一種基于節(jié)點異步上電的硬件分區(qū)方法以上電時序控制芯片CPLD為核心，此芯片CPLD通過獲取外部的分區(qū)要求，控制不同的硬件節(jié)點按一定的時間延遲依次上電，從而達到斷開不同節(jié)點間物理連接從而實現(xiàn)系統(tǒng)分區(qū)的目的，系統(tǒng)結(jié)構(gòu)包括上電時序控制系統(tǒng)，外部系統(tǒng)管理系統(tǒng)，具有獨立硬件功能的硬件節(jié)點，其中上電時序控制芯片CPLD是該體系結(jié)構(gòu)的核心，負責(zé)獲取外部管理系統(tǒng)制定的分區(qū)信息及控制節(jié)點上電時序，芯片CPLD還需要具備給每個節(jié)點單獨上電或為多個節(jié)點同時上電的能力;外部系統(tǒng)管理系統(tǒng)BMC主要面向用戶，負責(zé)接收用戶選擇的不同的分區(qū)信息并將其轉(zhuǎn)化為芯片CPLD可識別的信息格式;具有獨立硬件功能的硬件節(jié)點，是指每個節(jié)點必須具備所有必須的硬件模塊，包括處理器、內(nèi)存、輸入/輸出端口和供電模塊，必須具備可獨立開機的能力。
文檔編號G06F9/50GK102393824SQ201110277310
公開日2012年3月28日 申請日期2011年9月19日 優(yōu)先權(quán)日2011年9月19日
發(fā)明者喬英良, 張飛, 王棚輝, 謝隆隆, 黃家明 申請人:浪潮電子信息產(chǎn)業(yè)股份有限公司