專利名稱：一種irig-b(dc)碼的串口智能解碼實現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及時間統(tǒng)一技術(shù)領(lǐng)域，用于IRIG-B(DC)碼解調(diào)或檢測設(shè)備中，是一種IRIG-B (DC)碼RS232串口智能解碼方法，具體地說，是涉及一種IRIG-B (DC)碼的正反極性的RS232串口智能解碼的實現(xiàn)方法。
背景技術(shù)：
IRIG-B(DC)碼是傳遞時間的一種編碼方式。IRIG-B(DC)碼具有在有線傳遞時間信息上抗干擾能力強、傳播距離遠，精度高等特點，因此，它被廣泛運用于時間統(tǒng)一技術(shù)上?，F(xiàn)在對時間的要求越來越高，除了準(zhǔn)確性，可靠性是同樣重要的一個指標(biāo)。用最小的，最簡單的電路，實現(xiàn)所需的功能，是解決可靠性的一個重要途徑。本發(fā)明與傳統(tǒng)解碼方法相比，具有電路結(jié)構(gòu)簡單，可靠性高，成本低，且可實現(xiàn)IRIG-B (DC)碼的正、反極性 解碼等特點。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種簡單的解調(diào)IRIG-B(DC)碼的方法，除了硬件電路結(jié)構(gòu)簡單以外，軟件設(shè)計也相對簡單，可以解正負(fù)極性的IRIG-B(DC)碼，提高了系統(tǒng)的可靠性，智能性。為了實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案如下
一種IRIG-B (DC)碼的串口智能解碼實現(xiàn)方法，其特征在于，包括實現(xiàn)解碼功能的具有雙RS232串行接口的Atmegal28芯片，一個串口負(fù)責(zé)解碼，另外一個串口負(fù)責(zé)通信。外加一個能夠放出準(zhǔn)秒信號和反相，整形等功能的邏輯可編程芯片XC9536。在電路上，將IRIG-B (DC)碼接入具有雙RS232串行接口的芯片，同時接入XC9536
-H-* I I
心/T OIRIG-B(DC)碼是由一系列2ms、5ms、8ms的脈沖信號組成，速率是每秒100個這樣的脈沖。由于速率慢，它具有良好的抗干擾能力。同時，在解碼上，如果把IRIG-B(DC)碼倒相，則脈沖的有效信息在每個脈沖周期后面，每個脈沖周期最前面都有一個下降沿，形成低電平，后面有了上升沿，形成高電平，這正好符合RS232串行信息的格式，以Ibit低電平為起始位，以Ibit高電平為停止位，為RS232串行解調(diào)IRIG-B(DC)碼提供了可能。在RS232串行解調(diào)IRIG-B(DC)碼電路中，由上述分析可知，軟件在串行接收程序上，將速率設(shè)置成為lkbit，在正常情況下將會在串行數(shù)據(jù)中收到OxFE，OxFO,0x80，對應(yīng)著IRIG-B(DC)碼的編碼脈沖2ms、5ms、8ms。因此可進行實現(xiàn)解碼，并由此放出準(zhǔn)秒控制脈沖到可編程邏輯芯片XC9536，放出準(zhǔn)秒信息。如果解調(diào)出的信息連續(xù)的不是OxFE，OxFO, 0x80中的一個，但同時又有信息，則傳送一個倒相信息給XC9536，可實現(xiàn)IRIG-B(DC)碼的正負(fù)極性解碼功能。本發(fā)明可用于IRIG-B(DC)碼解調(diào)或檢測設(shè)備上，解碼精度在O. Ius左右，屬于時間統(tǒng)一技術(shù)。


圖I為本發(fā)明的原理框圖。圖2為本發(fā)明的物理結(jié)構(gòu)示意圖。圖3為本發(fā)明實現(xiàn)方法的程序流程圖。
具體實施方式
下面結(jié)合附圖對本發(fā)明作進一步說明。如圖1，IRIG-B (DC)碼RS232串口智能解碼方法，其硬件部分包括雙RS232串口的單片機Atmegal28，可編程邏輯器件XC9536。輸入的IRIG-B (DC)碼送入XC9536，經(jīng)過XC9536 反相的 IRIG-B (DC)碼再送入 ATmegal28 的 RS232 串口。單片機Atmegal28的工作包括接收來自己XC9536倒相的IRIG-B (DC)碼，即可以收到OxFE，OxFO,0x80，即2ms，5ms, 8ms脈沖信號，然后再根據(jù)IRIG-B (DC)碼的編碼規(guī)則進行解碼。首先是要收到兩個0x80，即可知道，已經(jīng)收到秒頭，然后數(shù)碼元個數(shù)，進行相應(yīng)時間的解碼。如果收到的數(shù)不是0xFE，0xF0，0x80，則發(fā)一個倒相信號給XC9536，XC9536將不到相的信號送給單片機RS232串口，進行解碼。同時，在解碼過程中，如果上位機進行訪問，則用另外一個串行接口送出解碼信息，完成和上位機的通信功能。XC9536的功能是把IRIG-B (DC)碼反相，如果極性本來就是反相的，則在單片機的控制信號下，直接把IRIG-B (DC)碼送入單片機串口進行解碼。同時，XC9536還可以將信號整形成需要的脈沖寬度，然后輸出，作為準(zhǔn)秒信號。
權(quán)利要求
1.一種IRIG-B (DC)碼的串口智能解碼實現(xiàn)方法，其特征在于，包括具有雙RS232串口的解碼芯片，以及可編程邏輯芯片CPLD，所述控制芯片與可編程邏輯芯片相連接，信號輸入CPLD，輸出信號通過RS232串口輸出，并通過CPLD放出準(zhǔn)秒信號。
2.根據(jù)權(quán)利要求I所述的IRIG-B(DC)碼的串口智能解碼實現(xiàn)方法，其特征在于，所述控制芯片為ATmegal28。
3.根據(jù)權(quán)利要求I所述的IRIG-B(DC)碼的串口智能解碼實現(xiàn)方法，其特征在于，所述控制芯片為雙RS232串口的單片機。
4.根據(jù)權(quán)利要求I所述的IRIG-B(DC)碼的串口智能解碼實現(xiàn)方法，其特征在于，所述可編程邏輯芯片為XC9536。
5.根據(jù)權(quán)利要求I所述的IRIG-B(DC)碼的串口智能解碼實現(xiàn)方法，其特征在于，所述電路與上位機的通信接口為RS232串行接口。
6.根據(jù)權(quán)利要求I所述的IRIG-B(DC)碼的串口智能解碼實現(xiàn)方法，實現(xiàn)過程的特征包括單片機的RS232串行接口接收來自己經(jīng)過CPLD的倒相的IRIG-B (DC)碼，倒相受單片機的控制；倒相后的IRIG-B (DC)碼，在串口波特率為1000的接收速率下，可以接收到OxFE，OxFO, 0x80,分別代表編碼脈沖2ms，5ms, 8ms，然后可以找到2個8ms脈沖的起始位置，進行解碼；倒相控制腳是單片機接入CPLD的IO接口，程序能過串口數(shù)據(jù)判斷輸入的信號是正極性還是反極性信號，判斷的過程是如果收到的信號連續(xù)的不是0XFE，0XF0，0X80，則進行倒相控制，讓CPLD把極性倒相，再送到單片機的串口上來解碼。
全文摘要
本發(fā)明提出的一種IRIG-B(DC)碼的RS232串口智能解碼方法，具體地說，是涉及一種IRIG-B(DC)碼的正反極性的RS232串口智能解碼的實現(xiàn)方法，解決了現(xiàn)有的IRIG-B(DC)碼的解碼硬件電路復(fù)雜，輸入信號極性不能接錯的缺點。該解碼方法中硬件部分包括帶有雙RS232串口的單片機，可編程邏輯器件。本發(fā)明電路結(jié)構(gòu)簡單，可實現(xiàn)IRIG-B(DC)碼的正、反極性解碼。
文檔編號G06F13/38GK102915288SQ20111021614
公開日2013年2月6日 申請日期2011年7月31日 優(yōu)先權(quán)日2011年7月31日
發(fā)明者李猛, 沈卓 申請人:成都天奧電子股份有限公司