專利名稱：一種龍芯主板單路cpu和雙路smp架構(gòu)的實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及主板CPU單雙路的開啟，具體來說，涉及一種龍芯主板單路CPU和雙路 SMP架構(gòu)的實(shí)現(xiàn)方法。
背景技術(shù)：
目前，還沒有出現(xiàn)使用龍芯3A處理器來實(shí)現(xiàn)刀片的單路和SMP架構(gòu)的一種兼容性方案，而龍芯CPU已經(jīng)退出，迫切需要一種方法來實(shí)現(xiàn)刀片的單雙路切換，而一些常規(guī)成熟的SMP切換的方法目前都針對X86CPU，針對龍芯CPU的方法幾乎沒有。

發(fā)明內(nèi)容
為了實(shí)現(xiàn)龍芯CPU的SMP功能的切換，本發(fā)明提供了一種龍芯主板單路CPU和雙路SMP架構(gòu)的實(shí)現(xiàn)方法。一種龍芯主板單路CPU和雙路SMP架構(gòu)的實(shí)現(xiàn)方法，通過跳線帽調(diào)整龍芯CPU管腳來實(shí)現(xiàn)單路與雙路切換。優(yōu)選的，所述龍芯CPU的管腳為3個，每個管腳有3根跳線。優(yōu)選的，所述跳線分別為高電平跳線，低電平跳線和信號線。優(yōu)選的，所述單路CPU的切換方法為把JPl和JP6的信號線和低電平跳線用跳線帽短接上，高電平跳線懸空。優(yōu)選的，所述雙路SMP架構(gòu)的切換方法為第一步JPl和JP6的信號線和高電平跳線用跳線帽連接上，低電平跳線懸空；第二步JP2和JP3的信號線和低電平跳線用跳線帽連接上，高電平跳線懸空；第三步JP4的信號線和低電平跳線用跳線帽連接，高電平跳線懸空；JP5的高電平跳線和信號線用跳線帽連接，低電平跳線懸空。本發(fā)明通過跳線帽的設(shè)定提供了一種簡單的解決SMP和單路兼容性的硬件設(shè)計問題的方法，有效解決了龍芯CPU單雙路切換的問題。


圖1是本發(fā)明系統(tǒng)結(jié)構(gòu)圖
具體實(shí)施例方式本發(fā)明采用2個龍芯3A作為處理器，搭載AMD RS780E和AMDSB710作為系統(tǒng)的南北橋芯片，來形成龍芯刀片的設(shè)計方法。對于2個龍芯3A處理器之間的互聯(lián)則采用了一種簡單的電路方法以保證實(shí)現(xiàn)單路和SMP架構(gòu)的兼容性。圖1中表示的是用兩個龍芯3A處理器，其中一個作為主處理器，另一個作為從處理器，這兩個處理器之間通過HT總線互聯(lián)，而對于龍芯來說，在設(shè)計芯片的時候，對其的 SMP功能做了一定的處理，因此就有了上述圖1中，所多出來的3個管腳N0DE_ID0、N0DE_IDl和ICCC_EN。而對于這三個管腳，龍芯給出詳細(xì)的定義

權(quán)利要求
1.一種龍芯主板單路CPU和雙路SMP架構(gòu)的實(shí)現(xiàn)方法，其特征在于通過跳線帽調(diào)整龍芯CPU管腳來實(shí)現(xiàn)單路與雙路切換。
2.如權(quán)利要求1所述的方法，其特征在于所述龍芯CPU的管腳為3個，每個管腳有3 根跳線。
3.如權(quán)利要求2所述的方法，其特征在于所述跳線分別為高電平跳線，低電平跳線和信號線。
4.如權(quán)利要求1所述的方法，其特征在于所述單路CPU的切換方法為把JPl和JP6的信號線和低電平跳線用跳線帽短接上，高電平跳線懸空。
5.如權(quán)利要求1所述的方法，其特征在于所述雙路SMP架構(gòu)的切換方法為 第一步JPl和JP6的信號線和高電平跳線用跳線帽連接上，低電平跳線懸空； 第二步JP2和JP3的信號線和低電平跳線用跳線帽連接上，高電平跳線懸空； 第三步JP4的信號線和低電平跳線用跳線帽連接，高電平跳線懸空J(rèn)P5的高電平跳線和信號線用跳線帽連接，低電平跳線懸空。
全文摘要
本發(fā)明提供了一種龍芯主板單路CPU和雙路SMP架構(gòu)的實(shí)現(xiàn)方法，通過跳線帽調(diào)整龍芯CPU管腳來實(shí)現(xiàn)單路與雙路切換。本發(fā)明通過跳線帽的設(shè)定提供了一種簡單的解決SMP和單路兼容性的硬件設(shè)計問題的方法，有效解決了龍芯CPU單雙路切換的問題。
文檔編號G06F15/177GK102262609SQ20111020499
公開日2011年11月30日 申請日期2011年7月21日 優(yōu)先權(quán)日2011年7月21日
發(fā)明者劉新春, 姚文浩, 楊曉君, 柳勝杰, 梁發(fā)清, 王暉, 王英, 邵宗有, 鄭臣明, 郝志彬 申請人:曙光信息產(chǎn)業(yè)(北京)有限公司