專利名稱：一種多通道數(shù)據(jù)采集單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于測(cè)試測(cè)量中的數(shù)據(jù)采集技術(shù)領(lǐng)域，特別涉及可以實(shí)現(xiàn)高動(dòng)態(tài)范圍、低輸入噪音、低諧波失真、低串?dāng)_和高共模抑制比，又能滿足功耗少及成本低的要求的數(shù)據(jù)采集單元及數(shù)據(jù)采集方法。
背景技術(shù)：
數(shù)據(jù)采集單元是基于計(jì)算機(jī)技術(shù)的測(cè)試系統(tǒng)中必備部件，其性能指標(biāo)直接影響測(cè)試系統(tǒng)的性能。在測(cè)試測(cè)量中，有一大類信號(hào)對(duì)數(shù)據(jù)采集單元的性能指標(biāo)要求較高，主要包括高動(dòng)態(tài)范圍、低輸入噪音、低諧波失真、高共模抑制比和多通道之間低串?dāng)_等。同時(shí)，若是在現(xiàn)場(chǎng)使用的測(cè)試測(cè)量系統(tǒng)中，還要求低功耗，保證隨機(jī)帶的電源有足夠長(zhǎng)的工作時(shí)間。例如，石油勘探、礦物開采、地質(zhì)勘查和生物醫(yī)學(xué)信號(hào)檢測(cè)應(yīng)用中的數(shù)據(jù)采集，往往要求較長(zhǎng)時(shí)間連續(xù)工作。其中，利用地震法進(jìn)行石油勘探時(shí)，數(shù)據(jù)采集單元輸入信號(hào)的動(dòng)態(tài)范圍從伏級(jí)到微伏級(jí)，且微伏級(jí)信號(hào)的檢測(cè)能夠獲取更深地層的信息，更有意義。同時(shí)，由于地層分析的需要，期望采集單元對(duì)輸入信號(hào)的諧波失真越小越好。不僅如此，由于地線環(huán)路造成了共模電壓，還要求采集單元具有很強(qiáng)的抑制能力；對(duì)于多通道采集，更要求采集單元中各通道間的串?dāng)_也不能太大。通常，現(xiàn)代石油勘探數(shù)據(jù)采集單元要求動(dòng)態(tài)范圍大于120dB，等效輸入噪聲小于5uV，諧波失真小于-106dB，通道間串?dāng)_小于100dB。實(shí)際上，在醫(yī)學(xué)中要求更高，如在腦電波檢測(cè)系統(tǒng)中，數(shù)據(jù)采集單元的輸入信號(hào)小到微伏甚至亞微伏級(jí)，并要求諧波失真小和共模抑制比高，只有這樣才能保證微弱異常信號(hào)的檢測(cè)。目前，商用的基于△ Σ調(diào)制模擬/數(shù)字信號(hào)轉(zhuǎn)換原理的數(shù)據(jù)采集單元技術(shù)能實(shí)現(xiàn)高動(dòng)態(tài)范圍和低輸入噪音。然而，這些數(shù)據(jù)采集單元在實(shí)現(xiàn)低諧波失真和通道低串?dāng)_性能方面普遍存在困難。在石油勘探領(lǐng)域有一種數(shù)據(jù)采集方案，采用美國(guó)CirrusLogic公司的地震數(shù)據(jù)采集套片來實(shí)現(xiàn)上述數(shù)據(jù)采集指標(biāo)，其原理如圖1所示。該方案通常以一套地震數(shù)據(jù)采集套片為核心實(shí)現(xiàn)4個(gè)通道的數(shù)據(jù)采集，一套套片由4個(gè)前置放大器CS3301A、2個(gè) Δ Σ調(diào)制器CS5372A、1個(gè)數(shù)字濾波器CS5376A和1個(gè)Δ Σ數(shù)模轉(zhuǎn)換器CS4373A組成。每個(gè)數(shù)據(jù)采集通道由1個(gè)調(diào)理電路、1個(gè)電子開關(guān)、1個(gè)前置放大器、1/2個(gè)Δ Σ調(diào)制器和1/4數(shù)字濾波器組成，即2個(gè)采集通道共用一個(gè)Δ Σ調(diào)制器，4個(gè)采集通道共用1個(gè)數(shù)字濾波器。 該方案通過數(shù)字濾波器CS5376A產(chǎn)生測(cè)試數(shù)字位流TBS(TBSJest Bit Mream)，送入Δ Σ 數(shù)模轉(zhuǎn)換器CS4373A產(chǎn)生高精度的測(cè)試信號(hào)，可以對(duì)數(shù)據(jù)采集通道和傳感器進(jìn)行自檢。該方案的采集單元控制模塊通過對(duì)數(shù)字濾波器CS5376A的控制來實(shí)現(xiàn)數(shù)據(jù)采集和自檢，可以采用通用的微處理單元如MCU、DSP或FPGA等硬件實(shí)現(xiàn)。由于地震數(shù)據(jù)采集套片專門為石油勘探類似的高動(dòng)態(tài)范圍、低輸入噪音、低諧波失真、低串?dāng)_和高共模抑制比的數(shù)據(jù)采集應(yīng)用需求而研制，因此，它一方面從芯片指標(biāo)上保證了上述這些性能指標(biāo)的實(shí)現(xiàn)，另一方面在數(shù)字濾波器CS5376A中集成了地震套片數(shù)據(jù)采集和自檢等常用的控制功能，基于該套片的數(shù)據(jù)采集單元控制模塊的硬件設(shè)計(jì)和軟件編程要求比較簡(jiǎn)單。但是，也正由于這是一個(gè)專門的芯片組，它由美國(guó)CirrusLogic公司專門生產(chǎn)，壟斷銷售，因此價(jià)格昂貴，而且該套片功耗較大，并不適合野外長(zhǎng)期使用。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對(duì)上述已有技術(shù)的不足和缺點(diǎn)，提供一種多通道數(shù)據(jù)采集單元，既可以實(shí)現(xiàn)高動(dòng)態(tài)范圍、低輸入噪音、低諧波失真、低串?dāng)_和高共模抑制比，又能滿足低功耗和低成本的要求。本發(fā)明提出一種多通道數(shù)據(jù)采集單元，其特征在于，該采集單元由多個(gè)采集通道、 一個(gè)測(cè)試通道和一個(gè)采集單元控制模塊組成；每個(gè)采集通道包括由常規(guī)濾波電路和電壓保護(hù)電路組成的調(diào)理電路、電子開關(guān)和Δ Σ模數(shù)轉(zhuǎn)換器，測(cè)試通道由一個(gè)Δ Σ數(shù)模轉(zhuǎn)換器構(gòu)成，采集單元控制模塊基于可編程邏輯控制器(FPGA)芯片實(shí)現(xiàn)；待測(cè)試的多個(gè)傳感器信號(hào)分別與一個(gè)采集通道相連，所述的多個(gè)采集通道與采集單元控制模塊相連；Δ Σ數(shù)模轉(zhuǎn)換器的輸入端與采集單元控制模塊的輸出端相連，Δ Σ數(shù)模轉(zhuǎn)換器的輸出端分別與采集通道的各電子開關(guān)和各Δ Σ模數(shù)轉(zhuǎn)換器相連；其中采集通道，用于對(duì)采集的待測(cè)試的傳感器信號(hào)進(jìn)行調(diào)理及轉(zhuǎn)換，并對(duì)采集信號(hào)和測(cè)試信號(hào)進(jìn)行切換；測(cè)試通道，用于接收采集單元控制模塊的數(shù)字位流，并將轉(zhuǎn)換好的模擬測(cè)試信號(hào)分別送到電子開關(guān)和Δ Σ模數(shù)轉(zhuǎn)換器ADSU82的輸入端；采集單元控制模塊，用于接收采集通道送來的信號(hào)，并給采集通道下達(dá)測(cè)試指令； 給測(cè)試通道下達(dá)數(shù)字位流，接收上位機(jī)發(fā)來的指令并把采集到的數(shù)據(jù)存儲(chǔ)并傳送給上位機(jī)。本發(fā)明的特點(diǎn)及有益效果與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)優(yōu)勢(shì)在于高性能、低功耗和低成本。本發(fā)明的高性能在于可以達(dá)到通道失真低于-116dB，通道噪音低于1.6μν，通道串?dāng)_抑制比大于122dB， 共模抑制比大于llOdB。本發(fā)明的低功耗在于采集單元(不包括單元控制器)在四通道同時(shí)采集時(shí)的功耗僅為221mW。本發(fā)明的低成本在于避免了采用價(jià)格昂貴的專用數(shù)據(jù)采集套片。


圖1為已有的基于地震數(shù)據(jù)采集套片的四通道數(shù)據(jù)采集單元原理框圖；圖2為本發(fā)明的多通道數(shù)據(jù)采集單元的結(jié)構(gòu)原理框圖；圖3為本發(fā)明的采集單元控制模塊的結(jié)構(gòu)圖；圖4為本發(fā)明的FPGA內(nèi)部模塊和多塊ADSU82通信實(shí)施的連接圖；圖5為本發(fā)明的FPGA內(nèi)部的TBS生成器結(jié)構(gòu)圖；圖6為本發(fā)明的多通道數(shù)據(jù)采集工作的原理圖；圖7為本發(fā)明的采集單元控制程序的流程圖。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明的多通道數(shù)據(jù)采集單元的實(shí)施例加以說明。本發(fā)明提出的一種多通道數(shù)據(jù)采集單元，其特征在于，該采集單元由多個(gè)采集通道、一個(gè)測(cè)試通道和一個(gè)采集單元控制模塊組成；每個(gè)采集通道包括由常規(guī)濾波電路和電壓保護(hù)電路組成的調(diào)理電路、電子開關(guān)和Δ Σ模數(shù)轉(zhuǎn)換器，測(cè)試通道由一個(gè)Δ Σ數(shù)模轉(zhuǎn)換器構(gòu)成，采集單元控制模塊基于可編程邏輯控制器(FPGA)芯片實(shí)現(xiàn)；待測(cè)試的多個(gè)傳感器信號(hào)分別與一個(gè)采集通道相連，所述的多個(gè)采集通道與采集單元控制模塊相連；Δ Σ數(shù)模轉(zhuǎn)換器的輸入端與采集單元控制模塊的輸出端相連，Δ Σ數(shù)模轉(zhuǎn)換器的輸出端分別與采集通道的各電子開關(guān)和各Δ Σ模數(shù)轉(zhuǎn)換器相連；其中采集通道，用于對(duì)采集的待測(cè)試的傳感器信號(hào)進(jìn)行調(diào)理及轉(zhuǎn)換，并對(duì)采集信號(hào)和測(cè)試信號(hào)進(jìn)行切換；測(cè)試通道，用于接收采集單元控制模塊的數(shù)字位流，并將轉(zhuǎn)換好的模擬測(cè)試信號(hào)分別送到電子開關(guān)和Δ Σ模數(shù)轉(zhuǎn)換器ADSU82的輸入端；采集單元控制模塊，用于接收采集通道送來的信號(hào)，并給采集通道下達(dá)測(cè)試指令； 給測(cè)試通道下達(dá)數(shù)字位流，接收上位機(jī)發(fā)來的指令并把采集到的數(shù)據(jù)存儲(chǔ)并傳送給上位機(jī)。本發(fā)明的多通道數(shù)據(jù)采集單元的實(shí)施例結(jié)構(gòu)如圖2所示，本實(shí)施例由多個(gè)采集通道、一個(gè)測(cè)試通道和一個(gè)采集單元控制模塊組成。本實(shí)施例中每個(gè)采集通道包括由常規(guī)濾波電路和電壓保護(hù)電路組成的調(diào)理電路、電子開關(guān)(如ADG733)和Δ Σ模數(shù)轉(zhuǎn)換器 ADS1282 (美國(guó)TI公司生產(chǎn))，測(cè)試通道由一個(gè)Δ Σ數(shù)模轉(zhuǎn)換器CS4373A (美國(guó)Cirrus Logic公司生產(chǎn))組成，采集單元控制模塊基于可編程邏輯控制器FPGA芯片(如Altera公司Cyclone II系列中的EP2C35F484-C8芯片)來實(shí)現(xiàn)；其中，待測(cè)試的多個(gè)傳感器信號(hào)分別與一個(gè)采集通道相連，所述的多個(gè)采集通道與采集單元控制模塊相連；△ Σ數(shù)模轉(zhuǎn)換器的輸入端與采集單元控制模塊的輸出端相連，Δ Σ數(shù)模轉(zhuǎn)換器的輸出端分別與采集通道的各電子開關(guān)和各Δ Σ模數(shù)轉(zhuǎn)換器相連。本發(fā)明所述采集單元控制模塊的實(shí)施例結(jié)構(gòu)如圖3所示，由FPGA內(nèi)部模塊和外部結(jié)構(gòu)組成。外部結(jié)構(gòu)包括外部FLASH存儲(chǔ)器(如An^9LV28M芯片)、SRAM存儲(chǔ)器(如 K6F1616R6C芯片)和RS232接口(如MAX3237芯片)。FPGA內(nèi)部模塊為圖中的粗黑框內(nèi)示出，它是采集單元控制模塊的主體，本實(shí)施例的FPGA內(nèi)部模塊包括系統(tǒng)運(yùn)行模塊、采集通道和測(cè)試通道的控制模塊以及TBS生成器模塊三部分，各部分的組成及功能描述如下系統(tǒng)運(yùn)行模塊包括軟核處理器、內(nèi)部定時(shí)器(Interval Time)、系統(tǒng)標(biāo)識(shí)器 (System ID)、JTAGUART接口、UART接口、通用Flash接口和SRAM控制器。上述各部件均與Avalon總線相連；內(nèi)部定時(shí)器提供系統(tǒng)定時(shí)信息；系統(tǒng)標(biāo)識(shí)器提供該系統(tǒng)的標(biāo)識(shí)信息； JTAG UART接口是上位機(jī)和采集單元控制模塊間的串行通信接口，用于采集單元控制模塊的調(diào)試；UART接口是采集單元控制模塊通過RS232接口連接上位機(jī)的串行通訊接口，用于支持采集單元控制模塊和上位機(jī)之間數(shù)據(jù)和指令的傳輸；通用Flash接口連接外部FLASH 存儲(chǔ)器，并支持存儲(chǔ)在外部FLASH存儲(chǔ)器中的采集單元控制程序的存儲(chǔ)和讀??；SRAM控制器連接并支持SRAM存儲(chǔ)器進(jìn)行數(shù)據(jù)的存儲(chǔ)。采集通道和測(cè)試通道的控制模塊包括并行輸入/輸出內(nèi)核sdrdy監(jiān)視器、并行輸入/輸出內(nèi)核PAD控制器、若干個(gè)SPI接口和一個(gè)多路選擇器。并行輸入/輸出內(nèi)核sdrdy 監(jiān)視器、并行輸入/輸出內(nèi)核PAD控制器和若干個(gè)SPI接口均與Avalon總線相連；并行輸入/輸出內(nèi)核sdrdy監(jiān)視器，用于監(jiān)測(cè)采集結(jié)果是否已經(jīng)可以被讀取；并行輸入/輸出內(nèi)核PAD控制器實(shí)現(xiàn)多塊ADSU82的重啟和同步，CS4373A的輸出模式和輸出增益的設(shè)置，電子開關(guān)ADG733的開關(guān)狀態(tài)設(shè)置等功能；SPI接口的數(shù)量和采集通道的數(shù)量相同，即每一個(gè)采集通道對(duì)應(yīng)一個(gè)SPI接口，其中的1個(gè)SPI接口被配置為主模式，讀取ADS1282送來的數(shù)據(jù)，并且和多路選擇器連接實(shí)現(xiàn)所有采集通道指令的寫入；其余的SPI接口被配置為從模式，讀取對(duì)應(yīng)的ADS1282送來的數(shù)據(jù)；多路選擇器位于主模式SPI接口和所有采集通道的 ADS1282之間，通過多路選擇器實(shí)現(xiàn)不同采集通道ADSU82的選通，被選通的ADS1282可以接受主模式SPI接口的指令并進(jìn)行采集參數(shù)的設(shè)置。采集通道和測(cè)試通道的控制模塊中 SPI接口可以實(shí)現(xiàn)各個(gè)采集通道ADSU82的數(shù)據(jù)并行讀取和指令非并行寫入。數(shù)據(jù)并行讀取能夠?qū)崿F(xiàn)多通道數(shù)據(jù)最快速的讀取，從而保證較高的采樣速率。指令非并行寫入能夠保證不同的通道設(shè)定不同的采集參數(shù)，保證數(shù)據(jù)采集參數(shù)的靈活性。圖4所示為本實(shí)施例的FPGA內(nèi)部模塊和采集通道的多塊ADS1282通信連接圖。 其中，F(xiàn)PGA內(nèi)部模塊的主模式SPI接口的SPI_1_SCLK管腳和每塊ADSU82的SCLK管腳相連，由SPI_1_SCLK管腳輸出數(shù)據(jù)采集工作時(shí)鐘給各塊ADSU82，各塊ADSU82的Dout管腳均分別連接到相應(yīng)的主模式SPI接口的MISO管腳(SPI_1_MIS0)或者相應(yīng)的從SPI接口的
MOSI管腳(SPI_2_M0SI、......、SPI_n_M0SI)，各塊ADSU82的Din管腳分別連接到多路選
擇器的相應(yīng)管腳(Mux_Din_l、Mux_Din_2、......、Mux_Din_n)。同時(shí)，將任意 1 ±夬 ADS1282
的DRDY/管腳連接到并行輸入/輸出內(nèi)核sdrdy監(jiān)視器的sdrdy管腳。圖5為本實(shí)施例的FPGA內(nèi)部的TBS生成器(TBS Generator)結(jié)構(gòu)圖，它由依次連接的波形數(shù)據(jù)存儲(chǔ)器、數(shù)字插值濾波器和Δ Σ調(diào)制器組成。TBS生成器模塊用于產(chǎn)生數(shù)據(jù)位流，送給CS4373A產(chǎn)生高精度的測(cè)試信號(hào)。其中，波形數(shù)據(jù)存儲(chǔ)器中存儲(chǔ)的是一個(gè)周期的波形，該波形經(jīng)過數(shù)字插值濾波器后提高采樣率，再經(jīng)過△ Σ調(diào)制器調(diào)制后即可產(chǎn)生數(shù)字位流TBS。本發(fā)明采用上述多通道數(shù)據(jù)采集單元的數(shù)據(jù)采集方法如圖6所示，包括數(shù)據(jù)采集、自檢和采集單元控制三部分；分別敘述如下數(shù)據(jù)采集來自測(cè)量傳感器的信號(hào)先經(jīng)過信號(hào)調(diào)理，即濾波和電壓保護(hù)，接著通過通道分配后進(jìn)入Δ Σ模數(shù)轉(zhuǎn)換芯片ADSU82，在其中進(jìn)行放大、模數(shù)轉(zhuǎn)換、濾波后通過其 SPI接口輸出31位高精度數(shù)字信號(hào)，進(jìn)入采集單元控制模塊，由其進(jìn)行數(shù)據(jù)存儲(chǔ)或上傳。自檢如果采集單元控制模塊接收到上位機(jī)要求進(jìn)行采集單元自檢的命令，則它立即通過其內(nèi)部的TBS生成器產(chǎn)生測(cè)試信號(hào)數(shù)據(jù)位流TBS，送給數(shù)模轉(zhuǎn)換器，由其通過數(shù)模轉(zhuǎn)換產(chǎn)生高精度的測(cè)試信號(hào)，產(chǎn)生的測(cè)試信號(hào)根據(jù)測(cè)試項(xiàng)目的不同進(jìn)行通道分配，分別送給采集通道或者傳感器，接著執(zhí)行前述的數(shù)據(jù)采集的步驟。采集單元控制采集單元的控制通過存儲(chǔ)于外部FLASH存儲(chǔ)器中的控制流程來實(shí)現(xiàn)。圖7所示為本發(fā)明所述采集單元控制流程圖。該控制流程包括以下步驟采集單元控制模塊接收并解析上位機(jī)的指令，并對(duì)“是否自檢”作出判斷。如果需要自檢，則采集單元控制模塊先輸出數(shù)據(jù)位流并驅(qū)動(dòng)CS4373A芯片，由其產(chǎn)生高精度的模擬測(cè)試信號(hào)，并送到電子開關(guān)或ADS1282的入口端。不論是數(shù)據(jù)采集還是自檢，都需要根據(jù)不同的測(cè)試需要，由采集單元控制模塊先設(shè)置電子開關(guān)的狀態(tài)和設(shè)定采集參數(shù)，再啟動(dòng)數(shù)據(jù)采集進(jìn)行模數(shù)轉(zhuǎn)換，最后由采集單元控制模塊完成數(shù)據(jù)存儲(chǔ)和上傳。
權(quán)利要求
1.一種多通道數(shù)據(jù)采集單元，其特征在于，該采集單元由多個(gè)采集通道、一個(gè)測(cè)試通道和一個(gè)采集單元控制模塊組成；每個(gè)采集通道包括由常規(guī)濾波電路和電壓保護(hù)電路組成的調(diào)理電路、電子開關(guān)和Δ Σ模數(shù)轉(zhuǎn)換器，測(cè)試通道由一個(gè)Δ Σ數(shù)模轉(zhuǎn)換器構(gòu)成，采集單元控制模塊基于可編程邏輯控制器FPGA芯片實(shí)現(xiàn)；待測(cè)試的多個(gè)傳感器信號(hào)分別與一個(gè)采集通道相連，所述的多個(gè)采集通道與采集單元控制模塊相連；△ Σ數(shù)模轉(zhuǎn)換器的輸入端與采集單元控制模塊的輸出端相連，Δ Σ數(shù)模轉(zhuǎn)換器的輸出端分別與采集通道的各電子開關(guān)和各Δ Σ模數(shù)轉(zhuǎn)換器相連；其中采集通道，用于對(duì)采集的待測(cè)試的傳感器信號(hào)進(jìn)行調(diào)理及轉(zhuǎn)換，并對(duì)采集信號(hào)和測(cè)試信號(hào)進(jìn)行切換；測(cè)試通道，用于接收采集單元控制模塊的數(shù)字位流，并將轉(zhuǎn)換好的模擬測(cè)試信號(hào)分別送到電子開關(guān)和Δ Σ模數(shù)轉(zhuǎn)換器ADSU82的輸入端；采集單元控制模塊，用于接收采集通道送來的信號(hào)，并給采集通道下達(dá)測(cè)試指令；給測(cè)試通道下達(dá)數(shù)字位流，接收上位機(jī)發(fā)來的指令并把采集到的數(shù)據(jù)存儲(chǔ)并傳送給上位機(jī)。
2.如權(quán)利要求1所述的采集單元，其特征在于，所述采集單元控制模塊由FPGA內(nèi)部模塊和外部電路組成；外部電路包括外部FLASH存儲(chǔ)器、SRAM存儲(chǔ)器和RS232接口 ；FPGA內(nèi)部模塊包括系統(tǒng)運(yùn)行模塊、采集通道和測(cè)試通道的控制模塊以及TBS生成器模塊三部分。
3.如權(quán)利要求2所述的采集單元，其特征在于，所述系統(tǒng)運(yùn)行模塊包括軟核處理器、內(nèi)部定時(shí)器、系統(tǒng)標(biāo)識(shí)器、JTAGUART接口、UART接口、通用Flash接口和SRAM控制器；所述各部件均與Avalon總線相連；內(nèi)部定時(shí)器提供系統(tǒng)定時(shí)信息；系統(tǒng)標(biāo)識(shí)器提供該系統(tǒng)的標(biāo)識(shí)信息JTAG UART接口是上位機(jī)和采集單元控制模塊間的串行通信接口，用于采集單元控制模塊的調(diào)試；UART接口是采集單元控制模塊通過RS232接口連接上位機(jī)的串行通訊接口， 用于支持采集單元控制模塊和上位機(jī)之間數(shù)據(jù)和指令的傳輸；通用Flash接口連接外部 FLASH存儲(chǔ)器，并支持存儲(chǔ)在外部FLASH存儲(chǔ)器中的采集單元控制程序的存儲(chǔ)和讀??；SRAM 控制器連接并支持SRAM存儲(chǔ)器進(jìn)行數(shù)據(jù)的存儲(chǔ)。
4.如權(quán)利要求2所述的采集單元，其特征在于，所采集通道和測(cè)試通道的控制模塊包括并行輸入/輸出內(nèi)核sdrdy監(jiān)視器、并行輸入/輸出內(nèi)核PAD控制器、若干個(gè)SPI接口和一個(gè)多路選擇器；并行輸入/輸出內(nèi)核sdrdy監(jiān)視器、并行輸入/輸出內(nèi)核PAD控制器和若干個(gè)SPI接口均與Avalon總線相連；并行輸入/輸出內(nèi)核sdrdy監(jiān)視器，用于監(jiān)測(cè)采集結(jié)果是否已經(jīng)可以被讀??；并行輸入/輸出內(nèi)核PAD控制器實(shí)現(xiàn)多塊ADSU82的重啟和同步，CS4373A的輸出模式和輸出增益的設(shè)置，電子開關(guān)ADG733的開關(guān)狀態(tài)設(shè)置功能；SPI接口的數(shù)量和采集通道的數(shù)量相同，即每一個(gè)采集通道對(duì)應(yīng)一個(gè)SPI接口，其中的1個(gè)SPI接口被配置為主模式，讀取ADS1282送來的數(shù)據(jù)，并且和多路選擇器連接實(shí)現(xiàn)所有采集通道指令的寫入；其余的SPI接口被配置為從模式，讀取對(duì)應(yīng)的ADS1282送來的數(shù)據(jù)；多路選擇器位于主模式SPI接口和所有采集通道的ADS1282之間，通過多路選擇器實(shí)現(xiàn)不同采集通道ADSU82的選通，被選通的ADS1282可以接受主模式SPI接口的指令并進(jìn)行采集參數(shù)的設(shè)置；采集通道和測(cè)試通道的控制模塊中SPI接口可以實(shí)現(xiàn)各個(gè)采集通道ADSU82的數(shù)據(jù)并行讀取和指令非并行寫入；數(shù)據(jù)并行讀取能夠?qū)崿F(xiàn)多通道數(shù)據(jù)最快速的讀取，從而保證較高的采樣速率；指令非并行寫入能夠保證不同的通道設(shè)定不同的采集參數(shù)，保證數(shù)據(jù)采集參數(shù)的靈活性。
5.如權(quán)利要求2所述的采集單元，其特征在于，所述FPGA內(nèi)部的TBS生成器由依次連接的波形數(shù)據(jù)存儲(chǔ)器、數(shù)字插值濾波器和△ Σ調(diào)制器組成；TBS生成器模塊用于產(chǎn)生數(shù)據(jù)位流，送給CS4373A產(chǎn)生高精度的測(cè)試信號(hào)；其中，波形數(shù)據(jù)存儲(chǔ)器中存儲(chǔ)的是一個(gè)周期的波形，該波形經(jīng)過數(shù)字插值濾波器后提高采樣率，再經(jīng)過△ Σ調(diào)制器調(diào)制后即可產(chǎn)生數(shù)字位流TBS。
全文摘要
本發(fā)明涉及一種多通道數(shù)據(jù)采集單元，屬于測(cè)試測(cè)量中的數(shù)據(jù)采集技術(shù)領(lǐng)域，該采集單元由多個(gè)采集通道、一個(gè)測(cè)試通道和一個(gè)采集單元控制模塊組成；每個(gè)采集通道包括由常規(guī)濾波電路和電壓保護(hù)電路組成的調(diào)理電路、電子開關(guān)和Δ∑模數(shù)轉(zhuǎn)換器，測(cè)試通道由一個(gè)Δ∑數(shù)模轉(zhuǎn)換器構(gòu)成，采集單元控制模塊基于可編程邏輯控制器芯片實(shí)現(xiàn)；所述的多個(gè)采集通道與采集單元控制模塊相連；Δ∑數(shù)模轉(zhuǎn)換器的輸入端與采集單元控制模塊的輸出端相連，Δ∑數(shù)模轉(zhuǎn)換器的輸出端分別與采集通道的各電子開關(guān)和各Δ∑模數(shù)轉(zhuǎn)換器相連。本發(fā)明既可以實(shí)現(xiàn)高動(dòng)態(tài)范圍、低輸入噪音、低諧波失真、低串?dāng)_和高共模抑制比，又能滿足低功耗和低成本的要求。
文檔編號(hào)G06F17/40GK102201014SQ20111013685
公開日2011年9月28日 申請(qǐng)日期2011年5月24日 優(yōu)先權(quán)日2011年5月24日
發(fā)明者彭卓, 熊劍平, 賈惠波, 鄧焱, 馬騁 申請(qǐng)人:清華大學(xué)