專利名稱：電腦系統及其睡眠控制方法
技術領域：
本發(fā)明是有關于一種電腦系統，且特別是有關于一種電腦系統及其睡眠控制方法。
背景技術：
眾所周知，現在電腦系統已經利用睡眠模式達成節(jié)省能源的目的。換句話說，當使用者長時間不使用電腦系統時，電腦系統可自行進入睡眠模式。而睡眠模式依照電能節(jié)省的程度，可區(qū)分為S3睡眠模式與S4睡眠模式。請參照圖1，其所示為已知電腦系統的示意圖。電腦系統100包括中央處理器110、控制芯片組120、動態(tài)隨機存取內存(以下簡稱DRAM) 130、硬盤140、嵌入式控制器(embedded controller) 150、開關160、以及輸入裝置170 (例如鍵盤)。其中，控制芯片組 120中包括北橋芯片122、與南橋芯片126，而北橋芯片122中更包括內存控制器(memorycontroller)124。中央處理器110連接至北橋芯片122，北橋芯片122中的內存控制器124連接至DRAM 130，并且可產生一顯示信號至外部的顯示器(未繪示)。南橋芯片126連接至北橋芯片122，并連接至嵌入式控制器150。其中。再者，嵌入式控制器150連接至開關160、以及輸入裝置170?；旧想娔X系統100的嵌入式控制器150可進行供電控制。也就是說，根據不同的睡眠模式，嵌入式控制器150可以進行供電控制并將電力提供至部份的電子組件。請參照圖2，其所示為已知電腦系統于S3睡眠模式時的供電示意圖。當電腦系統100欲進入S3睡眠模式時(圖3中之陰影區(qū)域即為停止供電的區(qū)域)。此時，中央處理器110必須先將所有的系統參數儲存于DRAM 130中。之后，即停止供電至中央處理器110、南橋芯片126、以及部份的北橋芯片122。當需要喚醒電腦時，使用者可以按壓輸入裝置170上的按鍵或者開關160。開始S3睡眠模式的喚醒流程。此時，電源重新提供至中央處理器110、南橋芯片126以及北橋芯片122。之后，中央處理器110即利用北橋芯片122中的內存控制器124讀取DRAM 130中的系統參數，并且成功的喚醒電腦系統100。請參照圖3，其所示為已知電腦系統于S4睡眠模式時的供電示意圖(圖4中之陰影區(qū)域即為停止供電的區(qū)域)。此時，中央處理器110必須先將所有的系統參數先暫存于DRAM 130中，之后再將系統參數再轉儲存于硬盤140中。之后，即停止供電至中央處理器110、北橋芯片122、DRAM 130、南橋芯片126、硬盤140、輸入裝置170、以及嵌入式控制器150。因此，而系統參數僅儲存于硬盤140中。當需要喚醒電腦時，使用者可以按壓開關160，此時，電源重新供應至中央處理器110，而中央處理器110即利用南橋芯片126將硬盤140中的系統參數轉存至DRAM 130中，并喚醒電腦系統100。由上述的說明可知，S3睡眠模時將系統參數儲存于DRAM 130中，因此S3睡眠模式的喚醒流程時間很短。然而，于S3睡眠模式時，電腦系統100還是有較多電能持續(xù)地的損耗。
S4睡眠模時將系統參數儲存于硬盤140中，因此電腦系統100的電能損耗較少。然而，于S4睡眠模式的喚醒流程需要將系統參數由硬盤140轉存至DRAM 130,而硬盤140重新供電并讀取系統參數的時間較長，將會花費較長的時間于S4眠模式的喚醒流程。

發(fā)明內容
本發(fā)明提出一種電腦系統及其睡眠控制裝置與控制方法。于電腦系統中的內存總線上增加一橋接單元(bridging unit),并且連接至一閃存用以儲存系統參數,用以達成快速喚醒以及節(jié)省電能的雙重優(yōu)點。本發(fā)明提出一種電腦系統，包括一中央處理器；一控制芯片組，連接至該中央處理器；一硬盤，連接至該控制芯片組；一嵌入式控制器，連接至該控制芯片組，且可發(fā)出一控制信號；一動態(tài)隨機存取內存，利用一內存總線連接至該控制芯片組；一橋接單元，連接該嵌入式控制器以及該動態(tài)隨機存取內存，并接收該控制信號，依據該控制信號讀取該動態(tài)隨機存取內存之數據；一輸入裝置，連接至該嵌入式控制器；一開關，連接至該嵌入式控制器；以及一閃存，連接該橋接單元；其中，當該電腦系統進入一睡眠模式或一正常關機 時，該嵌入式控制器利用該控制信號操控該橋接單元讀取該動態(tài)隨機存取內存中的該系統參數并回存于該閃存中。本發(fā)明更提出一種電腦系統的睡眠控制方法，包括下列步驟(a)于一電腦系統進入一睡眠模式時，一中央處理器將一系統參數儲存于一動態(tài)隨機存取內存；(b) —橋接單元將該動態(tài)隨機存取內存中的該系統參數儲存于一閃存中；以及(C)進入該睡眠模式或正常關機。為了對本發(fā)明之上述及其它方面有更佳的了解，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下


圖I所示為已知電腦系統的示意圖。圖2所示為已知電腦系統于S3睡眠模式時的供電示意圖。圖3所示為已知電腦系統于S4睡眠模式時的供電示意圖。圖4所示為本發(fā)明電腦系統的第一實施例。圖5a與圖5b所示為電腦系統進入睡眠模式時本發(fā)明的供電示意圖。圖6a與圖6b所示為電腦系統進入睡眠模式時本發(fā)明的供電示意圖。圖7所示為本發(fā)明電腦系統的第二實施例。圖8所示為本發(fā)明電腦系統的第三實施例。圖9a所示為本發(fā)明快閃睡眠模式進入流程的控制方法。圖9b所示為本發(fā)明快閃睡眠模式的喚醒流程控制方法。
具體實施例方式請參照圖4，其所示為本發(fā)明電腦系統的第一實施例。電腦系統200包括中央處理器210、控制芯片組220、DRAM 230、硬盤240、嵌入式控制器250、開關260、輸入裝置270、閃存280、以及橋接單元290。其中，橋接單元120中包括內存控制器292、閃存控制器(flashcontroller) 294，而內存控制器292連接至內存總線用以存取DRAM 230中的數據，閃存控制器294連接至閃存280。再者，嵌入式控制器250在進入睡眠模式的流程或者喚醒睡眠模式的流程時，利用一控制信號來操控橋接單元290，而控制信號利用系統管理總線(SMBus)或者I2C總線來傳遞。根據本發(fā)明的實施例，不論電腦系統欲進行何種睡眠模式，嵌入式控制器250會執(zhí)行本發(fā)明的快閃睡眠模式(flash sleep mode)的進入流程。亦即，嵌入式控制器250會控制橋接單元290讀取DRAM 230中的系統參數并儲存于閃存280中。而當電腦系統進行喚醒流程時，嵌入式控制器250會執(zhí)行快閃睡眠模式的喚醒流程。亦即，嵌入式控制器250操控橋接單元290讀取閃存280中的系統參數并儲存于DRAM 230中。之后，利用S3睡眠模式的喚醒流程來喚醒電腦系統200。而以下詳細的介紹本發(fā)明快閃睡眠模式的睡眠控制方法流程。請參照圖5a與圖5b，其所示為電腦系統進入睡眠模式時本發(fā)明的供電示意圖。根據本發(fā)明的實施例，進入睡眠模式時會進行二階段的停止供電程序。當電腦系統200欲進入S3睡眠模式時，嵌入式控制器250會開始本發(fā)明快閃睡眠模式的進入流程。此時，中央處理器210將系統參數儲存于DRAM 230中。之后，如第5a圖所示之第一階段停止供電程序，先停止供電至中央處理器210、北橋芯片222、南橋芯片226。接著，嵌入式控制器250并不會進入S3睡眠模式，而是利用控制信號來操控橋接單元290中的內存控制器292讀取DRAM 230中的系統參數，并利用閃存控制器294將系統參數寫入閃存280。之后，如第5b圖所示之第二階段停止供電程序。DRAM 230、橋接單元290、閃存280、硬盤240、輸入裝置270、嵌入式控制器250皆停止供電。很明顯地，當第二階段停止供電程序完成之后即進入本發(fā)明的快閃睡眠模式，此時僅剩下閃存280中儲存系統參數，且閃存280中的系統參數并不會隨著供電停止而遺失。當使用者按壓開關260時，會開始進行快閃睡眠模式的喚醒流程，此時嵌入式控制器250會進行二階段的供電程序。亦即，第一階段供電程序即如第5a圖所示，先供電于嵌入式控制器250、DRAM 230、橋接單元290、閃存280、硬盤240、輸入裝置270。之后，嵌入式控制器250利用控制信號來操控橋接單元290中的閃存控制器294讀取閃存280中的系統參數，并利用內存控制器292將系統參數寫入DRAM 230中。如圖4所示，即為第二階段供電程序。當系統參數寫入DRAM 230之后，嵌入式控制器250即供應電源至中央處理器210、北橋芯片222、南橋芯片226。再者，嵌入式控制器210即通知中央處理器210利用DRAM 230中的系統參數來喚醒電腦系統。也就是說，中央處理器210依照S3睡眠模式的喚醒流程，利用北橋芯片220讀取DRAM 230中的系統參數，并且成功的喚醒電腦系統200。由以上的說明可知，當電腦系統200欲進入S3睡眠模式時，中央處理器210會將系統參數寫入DRAM 230中。而根據本發(fā)明的實施例，嵌入式控制器250更控制橋接單元290將DRAM 230中的系統參數寫入閃存280。而在第二階段停止供電程序完成后，電腦系統200即進入本發(fā)明快閃睡眠模式。很明顯地，相較于S3睡眠模式，快閃睡眠模式可以節(jié)省更多的電能。請參照圖6a與圖6b，其所示為電腦系統進入睡眠模式時本發(fā)明的供電示意圖。根、據本發(fā)明的實施例，進入睡眠模式時會進行二階段的停止供電程序。當電腦系統200欲進入S4睡眠模式時，嵌入式控制器250會開始本發(fā)明快閃睡眠模式的進入流程。此時，中央處理器210先將系統參數儲存于DRAM 230中并且轉存至硬盤240中。之后，如圖6a所示之第一階段停止供電程序，嵌入式控制器250停止供電至中央處理器210、北橋芯片222、南橋芯片226、硬盤240。接著，嵌入式控制器250并不會進入S4睡眠模式，而是利用控制信號來操控橋接單元290中的內存控制器292讀取DRAM 230中的系統參數，并利用閃存控制器294將系統參數寫入閃存280。之后，如圖6b所示之第二階段停止供電程序。DRAM 230、橋接單元290、閃存280、輸入裝置270、嵌入式控制器250皆停止供電。很明顯地，當第二階段停止供電程序完成之后即進入本發(fā)明的快閃睡眠模式，此時僅剩下閃存280與硬盤240中儲存系統參數，且閃存280與硬盤240中的系統參數并不會隨著供電停止而遺失。當使用者按壓開關260時，會開始進行快閃睡眠模式的喚醒流程，此時嵌入式控 制器250會進行二階段的供電程序。亦即，第一階段供電程序即如圖6a所示，先供電于嵌入式控制器250、DRAM 230、橋接單元290、閃存280、輸入裝置270。之后，嵌入式控制器250利用控制信號來操控橋接單元290中的閃存控制器294讀取閃存280中的系統參數，并利用內存控制器292將系統參數寫入DRAM 230中。如圖4所示，即為第二階段供電程序。當系統參數寫入DRAM 230之后，嵌入式控制器250即供應電源至中央處理器210、北橋芯片222、南橋芯片226、硬盤240。再者，嵌入式控制器210即通知中央處理器210利用DRAM 230中的系統參數來喚醒電腦系統200，而并不是利用硬盤240中的系統參數來喚醒電腦系統200。也就是說，嵌入式控制器250不會通知中央處理器210以S4睡眠模式來喚醒電腦系統200，而是通知中央處理器210依照S3睡眠模式的喚醒流程，利用北橋芯片220讀取DRAM 230中的系統參數，并且成功的喚醒電腦系統200。由以上的說明可知，當電腦系統200欲進入S4睡眠模式時，中央處理器210會將系統參數寫入DRAM 230并轉存至硬盤中。而根據本發(fā)明的實施例，嵌入式控制器250更控制橋接單元290將DRAM 230中的系統參數寫入閃存280。而在第二階段停止供電程序完成后，電腦系統200即進入本發(fā)明快閃睡眠模式。很明顯地，相較于S4睡眠模式需要從硬盤240讀取系統參數來喚醒電腦系統200，本發(fā)明的快閃睡眠模式可以節(jié)省電腦系統的喚醒時間。請參照圖7，其所示為本發(fā)明電腦系統的第二實施例。相較于第一實施例，第二實施例新增了一個切換開關298可供使用者來手動調整，其可輸出一開關信號至嵌入式控制器250，使得電腦系統200在S5模式時具有不同的喚醒流程。舉例來說，當切換開關298輸出第一準位時代表立即喚醒(instant power on),輸出第二準位時代表標準啟動(regulator power on)。由于S5模式即為電腦系統正常關機，因此當使用者進行電腦系統的關機時，中央處理器210會先將系統參數儲存于DRAM 230中。之后，如圖6a所示之第一階段停止供電程序，嵌入式控制器250停止供電至中央處理器210、北橋芯片222、南橋芯片226、硬盤240。接著，嵌入式控制器250并不會進入S5模式，而是利用控制信號來操控橋接單元290中的內存控制器292讀取DRAM 230中的系統參數，并利用閃存控制器294將系統參數寫入閃存280。之后，如圖6b所示之第二階段停止供電程序。DRAM 230、橋接單元290、閃存280、輸入裝置270、嵌入式控制器250皆停止供電。很明顯地，當第二階段停止供電程序完成之后即進入本發(fā)明的快閃睡眠模式，此時僅剩下閃存280中儲存系統參數，且閃存280中的系統參數并不會隨著供電停止而遺失。當使用者按壓開關260重新開機時，嵌入式控制器250會根據開關信號來決定如何喚醒電腦系統200。假設開關信號為第一準位，代表使用者希望立即喚醒電腦系統。此時嵌入式控制器250會開始進行快閃睡眠模式的喚醒流程，并進行前述圖6b與圖4所示的二階段的供電程序。也就是說，嵌入式控制器250通知中央處理器210依照S3睡眠模式的喚醒流程，利用北橋芯片220讀取DRAM 230中的系統參數，并且成功的喚醒電腦系統200。反之，當使用者按壓開關260重新開機時，開關信號為第二準位，代表使用者希望以正常的程序喚醒電腦系統(正常開機)。此時中央處理器210會讀取硬盤240中的操作系統數據來啟動電腦系統200。請參照圖8，其所示為本發(fā)明電腦系統的第三實施例。相較于第一實施例，第三實 施例于橋接單元29中增加一顯示驅動器(display driver) 296,以及于電腦系統200中增加一顯示切換端口 299。而顯示切換端口 299可輸出北橋芯片222產生的第一顯示信號或者顯示驅動器296所產生的第二顯示信號至外部的顯示器(未繪示)。其中，第一顯示信號與第二顯示信號可為低電壓差動信號(low-voltagedifferential signaling,簡稱LVDS信號)，而顯示切換端口 299為一 LVDS切換埠。根據本發(fā)明的第三實施例，電腦系統200可在閱讀模式(read mode)時，關閉大部分的電源，而僅利用橋接單元296來讀取閃存280中的數據并顯示于外部顯示器(未繪示)，使得電腦系統200在讀取模式時解省電腦系統200的耗能。由于電腦系統200在讀取模式時，使用者并不會進行任何編輯動作。因此，本發(fā)明在讀取模式時，僅提供電源至橋接單元290、顯示切換端口 299以及閃存280。而其動作原理如下當使用者欲控制電腦系統200進入閱讀模式時，中央處理器210將系統參數儲存于DRAM 230中。之后，嵌入式控制器250利用控制信號來操控橋接單元290中的內存控制器292讀取DRAM 230中的系統參數，并利用閃存控制器294將系統參數寫入閃存280。之后，僅剩下橋接單元290、顯示切換端口 299以及閃存280持續(xù)供電。由于DRAM 230以及北橋芯片222已經停止供電，因此北橋芯片222無法提供第一顯示信號。由于DRAM 230中的系統參數已經儲存于閃存280，所以顯示驅動器296可以據以產生第二顯示信號，并且顯示切換端口 299輸出第二顯示信號至外部顯示器(未繪示)。如此，在不更動系統參數的情況下，顯示驅動器296可在閱讀模式時輸出使用者所欲閱讀的畫面。當然，當使用者欲離開閱讀模式時，僅需按壓開關260，而嵌入式控制器250即可進行相同的喚醒流程。也就是，嵌入式控制器250將系統參數先寫入DRAM 230中。之后，嵌入式控制器210即通知中央處理器210利用DRAM 230中的系統參數來喚醒電腦系統。由以上的說明可知，當電腦系統200在閱讀模式時，可以節(jié)省更多的電能。請參照第9a圖，其所示為本發(fā)明快閃睡眠模式進入流程的控制方法。當電腦系統欲進入睡眠模式(步驟S902)時，中央處理器將系統參數儲存于DRAM中(步驟S904)。接著，橋接單元將DRAM中的系統參數儲存于閃存中(步驟S906)，之后，關閉電子組件的電源進入睡眠模式(S908)。根據上述第9a圖，嵌入式控制器可以進行二階段的停止供電流流程。也就是說，在確認DRAM已經儲存系統參數(步驟904)之后，停止供電至中央處理器、北橋芯片、南橋芯片。而在確認閃存已經儲存系統參數(步驟906)之后，停止供電至其它電子組件，僅剩下開關持續(xù)供電。當然，嵌入式控制器也可以僅進行一階段的停止供電流流程。也就是說，在確認閃存已經儲存系統參數(步驟S906)后，嵌入式控制器再停止供電至所有電子組件，僅剩下開關持續(xù)供電。請參照第9b圖，其所示為本發(fā)明快閃睡眠模式的喚醒流程控制方法。當使用者欲
喚醒電腦系統(步驟S912)時，在閃存、橋接單元以及DRAM恢復供電后，橋接單元將閃存中的系統參數儲存于DRAM中(步驟S914)。接著，中央處理器恢復供電后，讀取DRAM中的系統參數(步驟916)，使得中央處理器根據系統參數喚醒電腦系統(步驟S918)。由以上的說明可知，本發(fā)明提出一種電腦系統及其睡眠控制裝置與控制方法。于電腦系統中的內存總線上增加一橋接單元，并且連接至一閃存用以儲存系統參數，以達成快速喚醒以及節(jié)省電能的優(yōu)點。綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術領域中具有通常知識者，在不脫離本發(fā)明之精神和范圍內，當可作各種之更動與潤飾。因此，本發(fā)明之保護范圍當視權利要求書所界定者為準。
權利要求
1.一種電腦系統，其特征是，包括 中央處理器； 控制芯片組，連接至上述中央處理器； 硬盤，連接至上述控制芯片組； 嵌入式控制器，連接至上述控制芯片組，且可發(fā)出控制信號； 動態(tài)隨機存取內存，利用內存總線連接至上述控制芯片組； 橋接單元，連接上述嵌入式控制器以及上述動態(tài)隨機存取內存，并接收上述控制信號，依據上述控制信號讀取上述動態(tài)隨機存取內存之數據； 輸入裝置，連接至上述嵌入式控制器； 開關，連接至上述嵌入式控制器；以及 閃存，連接上述橋接單元； 其中，當上述電腦系統進入睡眠模式或正常關機時，上述嵌入式控制器利用上述控制信號操控上述橋接單元讀取上述動態(tài)隨機存取內存中的上述系統參數并回存于上述閃存中。
2.根據權利要求I所述的電腦系統，其特征是，其中，當要從上述睡眠模式下喚醒上述電腦系統時，上述嵌入式控制器根據上述控制信號操控上述橋接單元讀取上述閃存中的上述系統參數并回存至上述動態(tài)隨機存取內存中。
3.根據權利要求I所述的電腦系統，其中，上述電腦系統更包括切換開關連接至上述嵌入式控制器以提供第一準位或者第二準位，于正常關機后上述開關被按壓且上述切換開關輸出上述第一準位時，上述嵌入式控制器根據上述控制信號操控上述橋接單元讀取上述閃存中的上述系統參數并回存至上述動態(tài)隨機存取內存中，并且通知上述中央處理器根據上述動態(tài)隨機存取內存中的上述系統參數喚醒上述電腦系統。
4.根據權利要求3所述的電腦系統，其特征是，其中，于正常關機后上述開關被按壓且上述切換開關輸出上述第二準位時，上述中央處理器讀取上述硬盤中的操作系統數據來啟動上述電腦系統。
5.根據權利要求I所述的電腦系統，其特征是，其中上述控制芯片組可輸出第一顯示信號，上述橋接單元包括顯示驅動器可輸出第二顯示信號、上述電腦系統包括顯示切換端口接收上述第一顯示信號與上述第二顯示信號；當上述電腦系統進入閱讀模式時，上述橋接單元根據上述控制信號讀取上述閃存中的上述系統參數，且上述顯示驅動器產生上述第二顯示信號經由上述顯示切換端口輸出至外部顯示器。
6.根據權利要求I所述的電腦系統，其特征是，其中，上述橋接單元包括 內存控制器，連接至上述內存總線；以及 閃存控制器，連接至上述內存控制器與上述閃存； 其中，上述內存控制器可讀取上述動態(tài)隨機存取內存中的上述系統參數并利用上述閃存控制器將上述系統參數儲存于上述閃存；或者，上述閃存控制器可讀取上述閃存中的上述系統參數并利用上述內存控制器將上述系統參數回存于上述動態(tài)隨機存取內存。
7.一種電腦系統的睡眠控制方法，其特征是，包括下列步驟 (a)于電腦系統進入睡眠模式時，中央處理器將系統參數儲存于動態(tài)隨機存取內存； (b)橋接單元將上述動態(tài)隨機存取內存中的上述系統參數儲存于閃存中；以及(C)進入上述睡眠模式或正常關機。
8.根據權利要求7所述的電腦系統的睡眠控制方法，其特征是，更包括下列步驟 (d)當回復上述電腦系統或正常開機時，供電至上述閃存、上述橋接單元以及上述動態(tài)隨機存取內存； (e)上述橋接單元將上述閃存中的上述系統參數回存于上述動態(tài)隨機存取內存中；以及 (f)于上述中央處理器被供電后，讀取上述動態(tài)隨機存取內存中的上述系統參數以喚醒上述電腦系統。
9.根據權利要求7所述的電腦系統的睡眠控制方法，其特征是，其中于(a)、(b)步驟之間更包括下列步驟 停止供電至上述中央處理器與控制芯片組。
全文摘要
本發(fā)明涉及一種電腦系統及其睡眠控制方法。該方法包括下列步驟(a)于一電腦系統進入一睡眠模式時，一中央處理器將一系統參數儲存于一動態(tài)隨機存取內存；(b)一橋接單元將該動態(tài)隨機存取內存中的該系統參數儲存于一閃存中；以及(c)進入該睡眠模式或正常關機。
文檔編號G06F1/32GK102759981SQ20111011885
公開日2012年10月31日 申請日期2011年4月27日 優(yōu)先權日2011年4月27日
發(fā)明者劉福祥, 劉育志, 黃永郎 申請人:華碩電腦股份有限公司