專利名稱：多處理器計算機系統(tǒng)和方法
多處理器計算機系統(tǒng)和方法
背景技術：
具有多個處理器插座的計算機系統(tǒng)形成高性能計算產業(yè)的骨干。將多個處理器安裝到單個系統(tǒng)中提供比僅提供單處理器的系統(tǒng)明顯更大的計算能力。處理器制造商已經將多處理器能力直接集成到芯片架構中，Intel的QuickPath Interconnect (“QPI”)和AMD的HyperTransport提供了芯片制造商如何尋求利用多處理器系統(tǒng)的僅兩個示例。芯片制造商認識到多處理器系統(tǒng)的價值和重要性并且對具有用于與一個或者多個附加處理器互連的能力的處理器相應地定價。經常可以相對于讓其多處理器互連能力使能的相同處理器折扣購買讓其多處理器互連能力禁用的處理器。在系統(tǒng)中供應單個的互連禁用的處理器的情況下，為希望將系統(tǒng)擴展成多處理器系統(tǒng)的用戶留有用工廠配置的多處理器系統(tǒng)代替整個系統(tǒng)或者用新的互連使能的處理器代替現(xiàn)有的互連禁用的處理器并且然后添加第二相似處理器的不值得羨慕(并且高成本)的選擇。兩個選項對于用戶而言成本高并且不方便。


一個或者多個公開的實施例的優(yōu)點可以在閱讀下文詳細描述時和參照以下附圖時變得清楚，在附圖中:
圖1是描繪根據這里描述的一個或者多個實施例的示例多處理器計算機系統(tǒng)的框圖；圖2是描繪根據這里描述的一個或者多個實施例的另一示例多處理器計算機系統(tǒng)的框 圖3是描繪根據這里描述的一個或者多個實施例的示例多處理器計算機方法的流程圖；并且
圖4是描繪根據這里描述的一個或者多個實施例的另一示例多處理器計算機方法的流程圖。
具體實施例方式高性能計算平臺越來越多地利用具有多處理器能力的系統(tǒng)架構。在系統(tǒng)內使用多個處理器增添明顯的計算功率(hors印ower)而無嘗試使用單處理器系統(tǒng)來構造相似系統(tǒng)的附加成本。如這里所用，術語“處理器”可以包括能夠執(zhí)行一個或者多個指令集或者指令序列的任何計算設備。術語“處理器”因此可以包括中央處理單元(CPU)以及被配置用于執(zhí)行指令的任何其他處理器。處理器制造商理解多處理器系統(tǒng)的重要性并且經常提供具有互連路徑的處理器。處理器制造商有時禁用互連路徑并且以顯著折扣提供處理器。購買具有僅安裝的單個工廠處理器的具有多處理器能力的系統(tǒng)的用戶可以發(fā)現(xiàn)在安裝的處理器上的互連路徑已經被處理器制造商禁用，由此限制用戶隨后升級系統(tǒng)以利用多處理器系統(tǒng)的增強性能的能力。用于將計算設備劃分成獨立計算子系統(tǒng)的能力向其計算需要隨時間演變或者是異質的用戶提供靈活性并且有時提供財務優(yōu)點。計算機劃分主要是為高端低容量系統(tǒng)保留的昂貴提議。這樣的系統(tǒng)的成本反映實現(xiàn)劃分而需要的專門化處理器、芯片組和互連的使用。輸入/輸出(I/o)或者互連解決方案例如一般要求使用重復資源在劃分模式中提供獨立資源集合。具有使用高容量、低成本、非劃分認知部件的能力的系統(tǒng)將大大地減少具有劃分能力的系統(tǒng)的成本。多處理器系統(tǒng)可以具有經常在單處理器系統(tǒng)上不可用的獨特能力，諸如硬盤驅動器可擴展性或者高圖形卡功率預算。希望這樣的能力的用戶可以購買多處理器系統(tǒng)，但是利用僅一個處理器配置系統(tǒng)。這樣的解決方案從用戶的觀點來看成本效率低，因為他們將為包括高層計數(shù)印刷電路板、第二處理器電壓調節(jié)、擴展的母板和底盤、附加電源軌等的未使用的多處理器支持能力付費。提供具有可用于在提供附加獨立計算機中使用的這些未使用(untapped)能力的系統(tǒng)因此向最終用戶提供顯著經濟性。提供一種多處理器計算機系統(tǒng)。該多處理器計算機系統(tǒng)可以包括多個通信地耦合的處理器，每個處理器耦合到共同母板并且每個處理器與存儲器關聯(lián)。該系統(tǒng)可以包括可從標準模式和獨立模式中的至少一個模式執(zhí)行的引導代碼。多個通信地耦合的處理器可以在標準模式中執(zhí)行引導代碼的一個實例，并且多個通信地耦合的處理器的至少一部分可以在獨立模式中執(zhí)行引導代碼的一個實例。如這里所用，術語“母板”可以指代包含一個或者多個集成電路并且其他板可以耦合到的任何印刷電路板。示例可能包括但不限于包含計算設備中包括的基本電路和擴展端口的主印刷電路板。也提供一種多處理器計算機方法。該方法可以包括進入獨立模式。在獨立模式內，該方法可以包括從第一引導代碼存儲設備取回第一引導代碼并且從第二引導代碼存儲設備取回第二引導代碼。該方法可以包括在從耦合到母板的多個處理器選擇的第一組處理器上執(zhí)行第一引導代碼而同時在從耦合到母板的多個處理器選擇的第二組處理器上執(zhí)行第二引導代碼。也提供另一種多處理器計算機系統(tǒng)。該多處理器計算機系統(tǒng)可以包括耦合到共同母板的兩個通信地耦合的處理器。該系統(tǒng)還可以包括第一引導代碼和可由兩個通信地耦合的處理器中的第一處理器訪問的第一存儲器。兩個通信地耦合的處理器可以被配置用于當在標準模式中時執(zhí)行第一引導代碼的一個實例。第一輸入/輸出(I/o)控制器可以當在標準模式中時耦合到兩個通信地耦合的處理器。該系統(tǒng)還可以包括劃分模塊。劃分模塊可以包括第二引導代碼和可以當在獨立模式中時耦合到第二處理器的第二輸入/輸出控制器。兩個通信地耦合的處理器中的第二處理器可以被配置用于當在獨立模式中時執(zhí)行第二引導代碼的一個實例。該系統(tǒng)還可以包括用于允許在標準模式或者獨立模式中的至少一個模式之間可逆地交替的用戶接口。如這里所用，術語“通信耦合”或者用來“通信地耦合”設備的連接是可以用來傳輸和/或接收電磁信號、物理通信、邏輯通信或者其組合的通信耦合或者連接?？梢灾苯玉詈匣蛘咄ㄟ^中間物理或者或者邏輯設備耦合稱為相互通信地耦合的設備。例如通信地耦合到母板的設備可以包括直接連接到母板或者通信地耦合到子板的設備，該子板又通信地耦合到母板。通信耦合可以包括足以允許在多個設備之間的間歇或者連續(xù)通信或者控制的物理接口、電接口、數(shù)據接口或者其組合。例如，可以通過能夠直接或者通過比如處理器、操作系統(tǒng)、邏輯器件、軟件的一個或者多個中間實體或者其他實體相互傳送信號來通信地耦合兩個實體。圖1是描繪根據一個或者多個實施例的示例多處理器計算機系統(tǒng)100的框圖。該系統(tǒng)可以包括通信地耦合到母板120的多個處理器110 (在圖中標注為11(VN)。多個處理器Iio的全部或者一部分可以耦合到引導代碼130i。此外，多個處理器110的全部或者一部分可以與存儲器140 (在圖1中標注為14(VN)關聯(lián)?？梢越浻梢粋€或者多個處理器到處理器互連160耦合、連接或者否則鏈接多個處理器110的至少一部分。多個處理器110的至少一部分可以鏈接到至少一個輸入/輸出(I/O)控制器170i。在圖1中描繪的實施例中，多個處理器110的第一部分可以訪問和執(zhí)行引導代碼13(^多個處理器110可以包括通信地耦合到共同母板120的任何數(shù)量的物理地分離或者相異的處理器。在至少一些實施例中，可以在通信地耦合到母板120的單獨電路板(常稱為“子板”)上物理地設置多個處理器110的全部或者一部分。在至少一些實施例中，可以在耦合到母板120的插座或者相似接受器(receptacle)中設置多個處理器110的全部或者一部分。多個處理器110可以包括被配置用于執(zhí)行包含一個或者多個指令的序列的一個或者多個中央處理單元(CPU)或者任何其他類型的電子或者邏輯器件。在至少一些實施例中，多個處理器110的至少一部分可以包括實現(xiàn)將處理器耦合或者鏈接到至少一個其他處理器、由此形成多處理器計算設備的處理器到處理器互連160。這些處理器到處理器互連160可以包括被配置用于允許跨兩個或者更多處理器合作執(zhí)行一個或者多個指令集的任何數(shù)量的系統(tǒng)、設備或者系統(tǒng)與設備的任何組合。示例處理器到處理器互連160可以包括但不限于Intel 提供的QuickPath Interconnect(“QPI ”)和AMD 提供的 HyperTranspor t。在至少一些實施例中，多個處理器110可以包括具有禁用的處理器到處理器互連特征的一個或者多個處理器。具有禁用的處理器到處理器互連特征的處理器經常價格低于、有時顯著低于具有使能的處理器到處理器互連特征的類似處理器。這樣的禁用的處理器的成本節(jié)省使它們的使用在可以具有多個處理器插座、但是在向用戶交付時僅有一個安裝的板上處理器的計算機系統(tǒng)中在經濟上有吸引力。雖然使用禁用的處理器可以在財務上吸引系統(tǒng)制造商，但是這樣的使用經常給希望擴展這樣的系統(tǒng)的用戶帶來顯著財務代價——在這樣的實例中，為用戶留有用多處理器計算系統(tǒng)代替整個計算系統(tǒng)或者用使能的處理器代替禁用的處理器、之后添加新的使能的處理器的選擇。引導代碼UO1可以包括被配置用于在初始向多個處理器110的至少一部分供電時由多個處理器110中的一個或者多個處理器執(zhí)行的一個或者多個指令集。在一些實施例中，多個處理器110的至少一部分可以經由輸入/輸出控制器HO1訪問引導代碼。例如，可以在經由I/o控制器HO1可訪問的只讀存儲器(ROM)位置中存儲引導代碼130i。在其他實施例中，雖然在圖1中未示出，但是引導代碼UO1可以由多個處理器110中的至少一個處理器直接訪問。引導代碼OO1除其他之外可以包括加載輸入/輸出設備驅動器、一個或者多個總線驅動器、一個或者多個非易失性存儲設備驅動器或者其任何組合的一個或者多個指令。存儲器140可以是耦合到處理器110的任何形式或者類型的易失性或者非易失性存儲。在至少一些實施例中，存儲器140可以排他地與具體處理器110關聯(lián)，例如存儲器HO1可以排他地與處理器IIO1關聯(lián)，存儲器1402可以排他地與處理器IIO2關聯(lián)，以此類推。在其他實施例中，存儲器140可以與從多個處理器110選擇的一組處理器關聯(lián)。在一些實施例中，可以整體或者部分地在處理器110內設置存儲器140。存儲器140可以整體或者部分地包括高速緩存，例如在CPU本身內設置的中央處理單元(CPU)高速緩存。處理器到處理器互連160可以包括適合用于提供在多個處理器110中的一些或者所有處理器之間的雙向串行/并行高帶寬低延遲點到點鏈路的任何系統(tǒng)或者設備。在一些實施例中，處理器到處理器互連160可以包括一個或者多個數(shù)據傳送層，例如具有多達五層的Intel QPI處理器到處理器互連，五層:物理層、鏈路層、路由層、傳送層和協(xié)議層。在一些實施例中，處理器到處理器互連160可以包括向多個處理器中的一些或者所有處理器、母板或者兩者中并入的一個或者多個系統(tǒng)或者設備。例如，Intel 和AMD 供應的處理器可以具有板上處理器到處理器互連系統(tǒng)或者設備?？梢栽谥圃鞎r使能或者禁用處理器到處理器互連160中的任何或者所有處理器到處理器互連。輸入/輸出控制器HO1可以包括被配置用于將多個處理器110中的一個或者多個處理器耦合到至少一個輸入/輸出(I/o)設備的任何系統(tǒng)、設備或者系統(tǒng)與設備的組合。如圖1中所不,在一些實例中，I/O控制器UO1可以向多個處理器中的一些或者所有處理器提供對引導代碼OO1的全部或者部分的訪問。經由I/O控制器170耦合到多個處理器110中的至少一個處理器的示例I/O設備可以包括但不限于諸如硬盤驅動器或者固態(tài)驅動的存儲設備、一個或者多個音頻接口、一個或者多個聯(lián)網接口、一個或者多個通信接口、諸如IEEE 1394 (Firewire )或者通用串行總線(USB)通信接口。I/O控制器HO1可以包括一個或者多個南橋控制器。圖2是描繪根據一個或者多個實施例的另一示例多處理器計算機系統(tǒng)200的框圖。系統(tǒng)200描繪示例雙處理器計算系統(tǒng)。系統(tǒng)200可以包括耦合到共同母板120的兩個處理器110"。包括但不限于第二引導代碼1302和第二 I/O控制器1702的劃分模塊210也可以耦合到母板120。第二 I/O控制器1702可以邏輯地耦合到第二處理器1102。用戶接口220可以用來配置系統(tǒng)200、例如配置系統(tǒng)200為單引導雙處理器配置或者雙引導單劃分處理器配置。在一些實施例中，系統(tǒng)200可以包括用于檢測劃分模塊210在系統(tǒng)200內的放置的檢測邏輯230。雖然將關于雙處理器系統(tǒng)詳細描述系統(tǒng)200，但是任何數(shù)量的處理器可以被相似地分組、劃分和配備有對如在系統(tǒng)200內提供物理和邏輯獨立的計算設備而需要的必需系統(tǒng)資源、諸如電源、存儲器等的排他訪問。此外，雖然將關于使用單個劃分模塊210創(chuàng)建的單個劃分系統(tǒng)詳細地描述系統(tǒng)200，但是可以在包含三個或者更多處理器的系統(tǒng)上使用任何數(shù)量的相似劃分模塊210以提供都耦合到共同母板120的至少三個劃分的獨立地可引導的處理器，每個處理器提供物理和邏輯獨立的計算設備。劃分模塊210可以包括獨立地引導多個處理器110的至少一部分、例如圖2中所示兩個示例處理器110卜2之一而必需的任何數(shù)量的系統(tǒng)、設備或者系統(tǒng)與設備的組合。例如，可以在從多個處理器110選擇的第一組處理器上執(zhí)行第一引導代碼130i以提供耦合到母板120的第一獨立計算設備。以相同方式，可以在從多個處理器110選擇的第二組處理器上執(zhí)行在劃分模塊210內設置的第二引導代碼1302以提供耦合到母板120的第二獨立計算設備。第一引導代碼UO1有時可以由處理器IlO1與處理器IlO2執(zhí)行第二引導代碼1302同時地執(zhí)行。
如圖2中示例地所示，劃分模塊210可以包括第二引導代碼1302和第二 I/O控制器1702。使用第二 I/O控制器1702，第二組處理器1102可以訪問第二引導代碼1302。這樣的訪問可以允許獨立于第一組處理器的引導的第二組處理器1102的引導。擴展系統(tǒng)200內的處理器110的數(shù)量和劃分模塊210的數(shù)量兩者，可以針對每組處理器使用經由專用I/O控制器170N訪問的專用引導代碼130n來相似地獨立引導任何數(shù)量的處理器組110N。雖然在圖2中僅描繪第二引導代碼1302和第二 I/O控制器1702，但是劃分模塊210也可以包括一個或者多個附加設備、例如一個或者多個存儲器設備、一個或者多個存儲器控制器、附加I/O控制器或者其組合。劃分模塊210可以是分立板裝部件或者集成為另一板裝部件。劃分模塊210在一些實施例中可以是可耦合到開放插座的插座安裝設備，該開放插座耦合到共同母板120。在至少一些實施例中，劃分模塊210可以是用戶可安裝的設備。用戶接口 220可以向系統(tǒng)用戶提供用于在系統(tǒng)200內添加或者去除劃分的能力。例如即使可以在系統(tǒng)200中部署多個處理器110，也可以存在其中未引導一組或者多組處理器可以是有利的場合。在這樣的實例中，用戶經由用戶接口 220可以配置新劃分、刪除現(xiàn)有劃分或者中斷系統(tǒng)內的現(xiàn)有劃分的引導。在一些實施例中，用戶可以經由用戶接口 220對劃分結構或者引導序列進行所需改變、然后重新引導系統(tǒng)200以實現(xiàn)輸入的改變。檢測模塊250可以包括被配置用于檢測在系統(tǒng)200內一個或者多個劃分模塊210的插入的任何數(shù)量的系統(tǒng)、設備或者系統(tǒng)與設備的任何組合。在至少一些實施例中，檢測模塊250可以中斷一個或者多個處理器到處理器互連160，由此實現(xiàn)弓I導多個處理器110的至少一部分(例如第二組處理器)作為耦合到共同母板120的物理地分立的計算設備。在其他實施例中，在無處理器到處理器互連160存在的情況下或者在多個處理器之間的處理器到處理器互連160已經被處理器制造商禁用的情況下，檢測邏輯250可以保證僅一個引導代碼130和一個I/O控制器170耦合到每組處理器110。因此，劃分模塊210、用戶接口 220和檢測模塊230可以協(xié)同地工作以創(chuàng)建或者去除在共同母板120上設置的兩組或者更多組處理器110之間的劃分。劃分模塊210可以提供向一組或者多組處理器110提供獨立引導能力所需的資源的全部或者部分。用戶接口可以向用戶提供對劃分方案的訪問，從而允許用戶容易地和方便地添加、刪除或者改變在處理器110的組之間的劃分。檢測邏輯250可以提供已經建立(例如建立在處理器組、I/O控制器170和引導代碼130之間的耦合)或者斷開(例如中斷鏈接不同處理器組中的處理器的處理器到處理器互連)劃分通信路徑的保證水平。處理器到處理器互連160的不存在不影響系統(tǒng)200的操作，因為向每個處理器110分配盡管兩個處理器共享共同母板120的事實、仍然作為獨立計算設備成功地引導所需的必需系統(tǒng)資源(例如引導代碼130、1/0控制器170和存儲器)。圖3是描繪根據一個或者多個實施例的示例多處理器計算機方法300的流程圖。在一些實施例中，可以對具有多個處理器110的計算系統(tǒng)劃分，使得兩個或者更多處理器組獨立地可引導。獨立地引導共享共同母板120的兩組或者更多組處理器110甚至在其中處理器到處理器互連160已經被處理器制造商禁用的系統(tǒng)中仍然可以提供附加計算能力。系統(tǒng)可以在310處進入獨立模式。進入獨立模式可以是手動的、例如基于系統(tǒng)用戶向用戶接口 220中的輸入來進入。進入獨立模式也可以例如在檢測邏輯250檢測到將劃分模塊210耦合到母板120時是部分地或者完全地自治的。在任一情況下，可以向每個處理器組手動或者自動分配引導代碼130和I/O控制器170。雖然在圖3中未描繪，但是系統(tǒng)可以在被置于獨立模式中之后需要重新引導以恰當引導每個處理器組。在進入獨立模式之后，可以在320處取回第一引導代碼1301。第一引導代碼UO1可以與第一組處理器Iio1 (回顧處理器“組”可以包含少至一個處理器110)關聯(lián)?？梢詮牡谝灰龑Тa存儲設備取回第一引導代碼130l。第一引導代碼存儲設備可以是僅可由第一處理器組1lO1訪問的唯一位置。在一些實施例中，第一引導代碼UO1可以由第一組處理器1lO1直接訪問，而在其他實施例中，可以經由一個或者多個第一 I/O控制器1703*問第一引導代碼1301。在320處取回之后，可以在330處在耦合到母板120的第一組處理器1lO1上執(zhí)行第一引導代碼130i。在第一組處理器IlO1上執(zhí)行第一引導代碼UO1可以在系統(tǒng)內提供第一物理隔離的獨立計算設備。與在320處取回第一引導代碼UO1同時或者之后，可以在340處取回第二引導代碼1302。第二引導代碼1302可以與第二組處理器1lO2關聯(lián)?？梢詮牡诙龑Тa存儲設備取回第二引導代碼1302。第二引導代碼存儲設備可以是僅可由第二處理器組1lO2訪問的唯一位置。在一些實施例中，第二引導代碼1302可以由第二處理器組1lO2直接訪問，而在其他實施例中，可以經由一個或者多個第二 I/O控制器1702訪問第二引導代碼1302。在340處取回之后，可以在350處在耦合到母板120的第二組處理器110上執(zhí)行第二引導代碼1302。第一組處理器1lO1和第二組處理器1lO2可以耦合到共同母板120。在第二組處理器1lO2上執(zhí)行第二引導代碼1302可以在系統(tǒng)內提供第二物理隔離的獨立計算設備。雖然關于圖3描述的方法參照雙處理器系統(tǒng)，但是更一般而言，可以延伸方法300以覆蓋耦合到共同母板120的任何數(shù)量的劃分處理器。通過向處理器組11On提供對在僅可由該組處理器11On訪問的存儲器位置中存儲的單個可執(zhí)行引導代碼130n的訪問，可以創(chuàng)建實質上無限數(shù)量的獨立的物理地可隔離的計算設備，這些計算設備共享共同母板120。圖4是描繪根據一個或者多個實施例的另一示例多處理器計算機方法400的流程圖。在一些實施例中，可以對具有多個處理器110的計算系統(tǒng)劃分，使得最少兩個處理器組物理地可隔離并且獨立地可引導。獨立地引導共享共同母板120的多個處理器組1lO1,甚至在其中處理器到處理器互連160已經被處理器制造商禁用的系統(tǒng)中仍然可以提供附加計算能力。系統(tǒng)可以在410進入獨立模式。在410處進入獨立模式可以是手動的、例如基于系統(tǒng)用戶向用戶接口 220中的輸入來進入。在410處進入獨立模式也可以例如在檢測邏輯250檢測到將劃分模塊210耦合到母板120時是部分地或者完全地自治的。在任一情況下，可以向每個處理器組手動或者自動分配引導代碼130和I/O控制器170。雖然在圖4中未描繪，但是系統(tǒng)可以在被置于獨立模式中之后需要重新引導以恰當引導每個處理器組。第一 I/O控制器HO1可以在420處耦合到第一組處理器1lOp第一組處理器1lO1可以耦合到母板120。第一 I/O控制器HO1除了其他之外可以向第一組處理器1lO1提供對第一引導代碼存儲位置的訪問。在至少一些實施例中，第一引導代碼存儲位置可以僅可由第一組處理器1lO1訪問。在一些實施例中，第一 I/O控制器17O1可以耦合到一個或者多個第一 I/O設備，例如網絡接口設備，諸如以太網接口。第一引導代碼UO1可以在430處由第一組處理器IlO1從第一引導代碼存儲位置取回。在一些實施例中，第一引導代碼UO1可以由第一組處理器IlO1直接訪問，而在其他實施例中，可以經由第一 I/O控制器HO1訪問第一引導代碼130lt)在430處取回之后，第一引導代碼UO1可以在440處由耦合到母板120的第一組處理器IlO1執(zhí)行。第一組處理器IlO1執(zhí)行第一引導代碼130i可以在系統(tǒng)內提供第一物理隔離的獨立計算設備。至少一個第一 I/O設備可以在450處經由第一 I/O控制器HO1由第一組處理器IlO1訪問。在至少一些實施例中，第一 I/O設備可以包括一個或者多個網絡接口，例如一個或者多個以太網接口。在其他實施例中，第一I/o設備可以包括一個或者多個通信總線，例如耦合到附加I/o設備的一個或者多個通信總線。與在420處將第一 I/O控制器HO1耦合到第一組處理器IlO1同時或者之后，第二I/O控制器1702可以在460處耦合到第二組處理器1102。第二組處理器IlO2可以耦合到與第一組處理器IlO1共享的共同母板120。第二 I/O控制器1702除其他之外可以向第二組處理器IlO2提供對第二引導代碼存儲位置的訪問。在至少一些實施例中，第二引導代碼存儲位置可以僅可由第二組處理器IlO2訪問。在一些實施例中，第二 I/O控制器1702可以耦合到一個或者多個第二 I/O設備，例如網絡接口設備，諸如以太網接口。與在430處取回第一引導代碼UO1同時或者之后，第二引導代碼1302可以在470處由第二組處理器Iio2從第二引導代碼存儲位置取回。在一些實施例中，第二引導代碼1302可以由第二組處理器1102直接訪問，而在其他實施例中，可以經由第二 I/O控制器1702訪問第二引導代碼1302。與在440處由第一組處理器IIO1執(zhí)行第一引導代碼UO1同時或者之后，第二引導代碼1302可以在480處由耦合到母板120的第二組處理器IlO2執(zhí)行。第二組處理器IlO2執(zhí)行第二引導代碼1302可以在系統(tǒng)內提供第二物理隔離的獨立計算設備。至少一個第二 I/O設備可以在490處經由第二 I/O控制器1702由第二組處理器IlO2訪問。在至少一些實施例中，第二 I/O設備可以包括一個或者多個網絡接口，例如一個或者多個以太網接口。在其他實施例中，第二I/o設備可以包括一個或者多個通信總線，例如耦合到附加I/o設備的一個或者多個通信總線。雖然關于圖4描述的方法參照僅含兩個處理器(Il(V2)的系統(tǒng)，但是更一般而言，可以延伸方法400以覆蓋耦合到共同母板120的任何數(shù)量的劃分處理器。通過向處理器組IIOn提供對在僅可由該組處理器IIOn訪問的引導代碼存儲位置中存儲的單個可執(zhí)行引導代碼130n的訪問，可以創(chuàng)建實質上無限數(shù)量的獨立的物理地可隔離的計算設備，這些計算設備共享共同母板120。
權利要求
1.一種多處理器計算機系統(tǒng)(100)，包括: 多個通信地耦合(160)的處理器(IIO1,)； 每個處理器耦合到共同母板(120)，并且 每個處理器與存儲器(HO1,)相關聯(lián)；以及 弓I導代碼(130)，所述引導代碼可從標準模式和獨立模式中的至少一個模式執(zhí)行； 其中所述多個通信地耦合的處理器在標準模式中執(zhí)行所述引導代碼的一個示例；并且其中所述多個通信地耦合的處理器的至少一部分在獨立模式中執(zhí)行所述引導代碼的一個實例。
2.根據權利要求1所述的多處理器計算機系統(tǒng)，還包括耦合到所述多個通信地耦合的處理器(II(Vn)的至少一個處理器的輸入/輸出(I/O)控制器(170)。
3.根據權利要求1所述的多處理器計算機系統(tǒng)，其中在標準模式中使能一個I/O控制器(170)。
4.根據權利要求2所述的多處理器計算機系統(tǒng)，其中在獨立模式中使能至少兩個I/O控制器(170)。
5.根據權利要求1所述的多處理器計算機系統(tǒng)，使用可中斷的處理器到處理器互連來耦合(160)所述多個通信地耦合的處理器。
6.根據權利要求5所述的多處理器系統(tǒng)，其中所述可中斷的處理器到處理器互連包括 Quick Path Interconnect 或者 Hyper Transport 之一。
7.根據權利要求1所述的多處理器計算機系統(tǒng)，還包括劃分模塊(210)，所述劃分模塊包括: 引導代碼(220)，在所述獨立模式中與所述多個通信地耦合的處理器中的至少一個處理器可關聯(lián)；以及 至少一個輸入/輸出(I/O)控制器(230)，在所述獨立模式中與所述多個通信地耦合的處理器中的至少一個處理器可關聯(lián)。
8.根據權利要求7所述的多處理器計算機系統(tǒng)，所述劃分模塊(210)可耦合到所述母板(120)。
9.根據權利要求1所述的多處理器計算機系統(tǒng)，還包括用戶接口(240)，其用于允許用戶在所述標準模式與所述獨立模式之間可逆地切換。
10.根據權利要求7所述的多處理器計算機系統(tǒng)，還包括檢測邏輯(250)，所述檢測邏輯(250)用于: 檢測所述劃分模塊的存在；并且 在檢測到所述劃分模塊時進入所述獨立模式。
11.一種多處理器計算機方法，包括: 進入(310)獨立模式； 從第一引導代碼存儲設備取回(320)第一引導代碼； 在從耦合到母板 的多個處理器選擇的第一組處理器上執(zhí)行(330)所述第一引導代碼； 從第二引導代碼存儲設備取回(340)第二引導代碼；并且 在從耦合到所述母板的所述多個處理器選擇的第二組處理器上同時執(zhí)行(350 )所述第二引導代碼。
12.根據權利要求11所述的多處理器計算機方法，還包括: 在所述母板上設置劃分模塊； 所述劃分模塊包括所述第二引導代碼存儲設備和所述第二引導代碼。
13.根據權利要求11所述的多處理器計算機方法，還包括: 將第一 I/o控制器耦合(410)到所述第一組處理器；并且 經由所述第一 I/O控制器訪問(420)至少一個I/O設備。
14.根據權利要求12所述的多處理器計算機方法，還包括: 將所述劃分模塊內設置的第二 I/O控制器耦合(430)到所述第二組處理器；并且 經由所述第二 I/O控制器訪問(440)至少一個I/O設備。
15.一種多處理器計算機系統(tǒng)，包括: 兩個通信地耦合的處理器(110)，每個處理器耦合到共同母板(120)； 第一引導代碼(130); 第一存儲器(140)，可由所述兩個通信地耦合的處理器中的第一處理器(IlO1)訪問；所述兩個通信地耦合的處理器被配置用于當在安裝模式中時執(zhí)行所述第一引導代碼的一個實例； 第一輸入/輸出(I/o)控制器(170)，當在所述標準模式中時可耦合到所述兩個通信地耦合的處理器； 劃分模塊(210)，所述 劃分模塊包括: 第二引導代碼(220)和第二輸入/輸出(I/O)控制器(230)，當在獨立模式中時可耦合到第二處理器； 所述兩個通信地耦合的處理器中的第二處理器被配置用于當在所述獨立模式中時執(zhí)行所述第二引導代碼的一個實例；以及 用戶接口(240)，其用于允許用戶在所述標準模式或者所述獨立模式中的至少一個模式之間可逆地交替。
全文摘要
提供多處理器計算機系統(tǒng)和方法。一種多處理器計算機系統(tǒng)可以包括多個通信地耦合的處理器(1101-N)，每個處理器耦合到共同母板(120)并且每個處理器與存儲器(1401-N)關聯(lián)。該系統(tǒng)可以包括可從標準模式和獨立模式中的至少一個模式執(zhí)行的引導代碼(130)。多個通信地耦合的處理器可以在標準模式中執(zhí)行引導代碼的一個實例，并且多個通信地耦合的處理器的至少一部分可以在獨立模式中執(zhí)行引導代碼的一個實例。
文檔編號G06F15/163GK103180819SQ201080069910
公開日2013年6月26日 申請日期2010年11月1日 優(yōu)先權日2010年11月1日
發(fā)明者R.蓋伊, R.J.霍爾寧 申請人:惠普發(fā)展公司，有限責任合伙企業(yè)