專利名稱：處理器之間的管理數(shù)據(jù)傳輸?shù)闹谱鞣椒?br> 處理器之間的管理數(shù)據(jù)傳輸
背景技術(shù)：
隨著對更快處理能力的需求增加，許多系統(tǒng)開發(fā)人員正利用多處理器系統(tǒng)。多處理器系統(tǒng)是包括不止一個(gè)中央處理單元的系統(tǒng)。也稱為處理器的處理單元負(fù)責(zé)執(zhí)行計(jì)算機(jī)編程并因此執(zhí)行計(jì)算機(jī)系統(tǒng)的主要功能。在系統(tǒng)中具有不止一個(gè)處理器可以允許系統(tǒng)以更快的速率處理任務(wù)。典型的多處理器系統(tǒng)包括管理處理器和多個(gè)被管理主處理器(managed hostprocessor).,管理處理器可以從被管理主處理器接收關(guān)于其配置、操作以及性能的信息。此類信息對諸如中央管理系統(tǒng)之類的管理實(shí)體可能非常有幫助。可以將中央管理系統(tǒng)配置成與若干不同的計(jì)算和聯(lián)網(wǎng)系統(tǒng)的操作系統(tǒng)對接并對其進(jìn)行管理。具有與系統(tǒng)內(nèi)的許多處理器有關(guān)的管理信息，管理實(shí)體可以更有效地利用可用的各種處理資源。
管理處理器與被管理主處理器之間的數(shù)據(jù)傳輸通常是通過單線串行通信總線完成的。管理處理器通常包括用于對被管理主處理器上的從總線站進(jìn)行輪詢的主總線站。在被輪詢時(shí)，被管理主處理器發(fā)送適當(dāng)?shù)墓芾頂?shù)據(jù)。然而，此過程與許多處理器能夠執(zhí)行指令的速度相比是相對慢的。因此，到響應(yīng)于輪詢來自被管理處理器的管理數(shù)據(jù)到達(dá)管理處理器時(shí)，其可能是過時(shí)的或幾乎沒有用了。


本文所述的原理的各種實(shí)施例，并且是本說明書的一部分。所示的實(shí)施例僅僅是示例且不限制權(quán)利要求的范圍。圖I是示出了根據(jù)本文所述原理的一個(gè)實(shí)施例的說明性多處理器系統(tǒng)的圖。圖2是更詳細(xì)地示出了根據(jù)本文所述原理的一個(gè)實(shí)施例的說明性多處理器系統(tǒng)的圖。圖3是根據(jù)本文所述原理的一個(gè)實(shí)施例的說明性輸入/輸出(I/O)總線設(shè)備接口的圖。圖4A是示出了根據(jù)本文所述原理的一個(gè)實(shí)施例的配置空間內(nèi)的報(bào)警數(shù)據(jù)的說明性索引編排(indexing)的圖。圖4B是示出了根據(jù)本文所述原理的一個(gè)實(shí)施例的配置空間內(nèi)的管理數(shù)據(jù)的說明性索引編排的圖。圖5是示出了根據(jù)本文所述原理的一個(gè)實(shí)施例的由管理處理器和被管理主處理器執(zhí)行的說明性任務(wù)的流程圖。圖6是示出了根據(jù)本文所述原理的一個(gè)實(shí)施例的用于在兩個(gè)處理器之間傳輸管理數(shù)據(jù)的說明性方法的流程圖。遍及各圖，相同的附圖標(biāo)記指示類似但不一定相同的元件。
具體實(shí)施例方式如上所述，管理處理器與被管理主處理器之間的管理數(shù)據(jù)的傳輸通常是通過單線串行通信總線完成的。此過程與許多處理器能夠執(zhí)行指令的速度相比是相對慢的。此緩慢過程可能是由于所使用的通信總線和通信協(xié)議的信令速度所引起的。因此，到管理數(shù)據(jù)到達(dá)管理處理器時(shí)，其可能是過時(shí)的。過時(shí)的管理數(shù)據(jù)可能對管理處理器或與管理處理器通信或包含管理處理器的較大管理實(shí)體(諸如中央管理系統(tǒng))沒有多大用處?？紤]到此問題及其他問題，本說明書涉及用于在兩個(gè)處理器之間傳輸管理數(shù)據(jù)的方法和系統(tǒng)。根據(jù)某些說明性實(shí)施例，可以將管理處理器和被管理主處理器連接到輸入/輸出(I/O)總線系統(tǒng)。在此I/O總線系統(tǒng)內(nèi)，直接通信總線可以從管理處理器行進(jìn)至被管理主處理器。管理處理器可以使用直接通信總線來將存儲(chǔ)器位置發(fā)送到被管理主處理器。存儲(chǔ)器位置可以是管理處理器的I/o設(shè)備接口內(nèi)的存儲(chǔ)器地址空間的一部分。存儲(chǔ)器位置可以指示被管理主處理器應(yīng)將用于管理處理器的管理數(shù)據(jù)發(fā)送到何處。被管理主處理器然后可以通過I/o總線系統(tǒng)將管理數(shù)據(jù)發(fā)送到由管理處理器指示的適當(dāng)存儲(chǔ)器位置。然后可以由管理處理器來處理該管理數(shù)據(jù)并將其發(fā)送到管理實(shí)體。
通過使用體現(xiàn)本文所述原理的方法或系統(tǒng)，管理處理器可以以快速速率從被管理主處理器接收管理數(shù)據(jù)，允許管理處理器具有用于被管理主處理器的最新管理數(shù)據(jù)。此管理數(shù)據(jù)可以被傳遞至諸如中央管理系統(tǒng)的管理實(shí)體，其能夠有效地使用管理數(shù)據(jù)來管理多個(gè)計(jì)算機(jī)系統(tǒng)。另外，管理處理器不需要等到預(yù)定時(shí)間來接收經(jīng)更新的管理數(shù)據(jù)。被管理主處理器可以在任何時(shí)間響應(yīng)于狀態(tài)變化而發(fā)送管理數(shù)據(jù)。在以下說明中，出于解釋的目的，闡述許多特定細(xì)節(jié)以便提供對本系統(tǒng)和方法的透徹理解。然而，對于本領(lǐng)域的技術(shù)人員來說將顯而易見的是可以在沒有這些特定細(xì)節(jié)的情況下實(shí)施本設(shè)備、系統(tǒng)和方法。在說明書中對“實(shí)施例”、“示例”或類似語言的參考意指結(jié)合該實(shí)施例或示例所述的特定特征、結(jié)構(gòu)或特性被包括在至少那一個(gè)實(shí)施例中，但不一定在其它實(shí)施例中。在本說明書中的不同位置上的短語“在一個(gè)實(shí)施例中”或類似短語的各種實(shí)例不一定全部指代同一實(shí)施例?，F(xiàn)在參考附圖，圖I是示出了說明性多處理器系統(tǒng)的圖。根據(jù)某些說明性實(shí)施例，多處理器系統(tǒng)(100)可以包括管理處理器(102)和多個(gè)被管理主處理器(104-1、104-2、104-3)。管理處理器(102)可以通過通信鏈路(106)與被管理主處理器(104-1、104-2、104-3)通信。在包括多個(gè)主處理器(104)的系統(tǒng)中，管理處理器(102)通常用來管理主處理器(104)與較大管理實(shí)體之間的數(shù)據(jù)通信。圖2是更詳細(xì)地示出了說明性多處理器(200)的圖。根據(jù)某些說明性實(shí)施例，可以通過通信總線(224)和電源控制鏈路(222)將管理處理器(212)通信耦合到被管理主處理器(202)。還可以通過I/O總線系統(tǒng)將管理處理器(212)連接到主處理器(202)。I/O總線系統(tǒng)可以包括多個(gè)I/O總線線路(bus line) (232)和I/O總線開關(guān)(230)。如上所述，典型的多處理器系統(tǒng)(200)包括管理處理器(212)。管理處理器(212)可以用來管理多個(gè)主處理器(例如202)與可能的其他外圍部件之間的數(shù)據(jù)流。根據(jù)某些說明性實(shí)施例，管理處理器(212)可以包括電源接口(214)、主總線站(216)、I/O總線設(shè)備接口 (218)以及通信接口(220)。管理處理器(212)可以具有控制供應(yīng)給被管理主處理器(202)的功率的能力。電源接口(214)可以允許管理處理器(212)經(jīng)由電源控制鏈路(222)將被管理主處理器(例如202)通電或斷電。例如，如果特定的被管理主處理單元不在使用，則可以將其斷電以節(jié)能直至其再次被需要。管理處理器(212)可以在需要主處理單元以用于由管理實(shí)體(226)指揮的各種處理任務(wù)時(shí)將主處理單元通電。如上所述，用于管理處理器(212)從主處理器(例如202)接收管理數(shù)據(jù)的典型方式是管理處理器(212)的主總線站(216)對被管理主處理器(202)上的從總線站(206)進(jìn)行輪詢。主處理器(202)然后可以通過串行通信總線(224)將所請求的數(shù)據(jù)發(fā)送回到管理處理器(212)。此過程是相對慢的，因?yàn)榇型ㄐ趴偩€(224)未被設(shè)計(jì)成用于高帶寬數(shù)據(jù)傳輸。另外，被管理主處理器(202)可以僅在被輪詢時(shí)將管理數(shù)據(jù)發(fā)送到管理處理器(212)。因此，被管理主處理器(202)可能沒有辦法警告管理處理器(212)其狀態(tài)或配置的變化。為了從主處理器(例如202)為管理處理器(212)和因此的管理實(shí)體(226)提供最新管理數(shù)據(jù)，本說明書公開了一種用于通過更快的連接向管理處理器(212)提供管理數(shù)據(jù)的方法。如上文所指示的，管理處理器通常包括被配置成使用I/O總線系統(tǒng)(232、230)的 I/O總線設(shè)備接口(218)。I/O總線系統(tǒng)(232、230)提供在多個(gè)設(shè)備之間傳輸數(shù)據(jù)的手段。數(shù)據(jù)可以通過總線線路來傳輸并基于系統(tǒng)配置從源路由到適當(dāng)?shù)哪康牡?。此類I/O總線系統(tǒng)的一個(gè)示例是外圍部件互連(PCI)快速總線系統(tǒng)。出于管理I/O總線系統(tǒng)(232、230)上的數(shù)據(jù)流的目的，管理處理器(212)可以包括I/O總線設(shè)備接口(218)。另外，沿I/O總線系統(tǒng)的其他設(shè)備可以包括其自己的I/O總線設(shè)備接口或用來與沿I/O總線系統(tǒng)的其他設(shè)備相交互的類似部件?？梢允褂肐/O總線來向許多不同類型的外圍設(shè)備傳輸數(shù)據(jù)?？梢允褂肐/O總線開關(guān)(230)通過多個(gè)I/O總線線路(例如232)來路由數(shù)據(jù)流。I/O總線線路可以由多個(gè)平行導(dǎo)線構(gòu)成，每個(gè)導(dǎo)線每次載送一比特信息。在某些實(shí)施例中，I/O總線線路可以包括可以以串行方式每次載送僅一比特的單線。可以將一些串行總線線路設(shè)計(jì)成以非常高的速率來傳輸數(shù)據(jù)。不論總線線路類型如何，可以將I/O開關(guān)(230)配置成使用I/O總線(232)在各種部件的I/O總線設(shè)備接口(218)之間路由信息流。如上所述，可以將管理數(shù)據(jù)中繼到諸如中央管理系統(tǒng)的管理實(shí)體(226)。因此，管理處理器(212)可以包括用以通過網(wǎng)絡(luò)鏈路(246)向管理實(shí)體(226)傳送數(shù)據(jù)的通信接口
(220)。網(wǎng)絡(luò)鏈路(246)可以是用于在管理處理器(212)與管理實(shí)體(226)之間傳輸數(shù)據(jù)的任何適當(dāng)通信鏈路。多處理器系統(tǒng)(200)的被管理主處理器(例如202)可以負(fù)責(zé)執(zhí)行系統(tǒng)所需的主處理任務(wù)。根據(jù)某些說明性實(shí)施例，被管理主處理器(例如202)可以包括存儲(chǔ)器控制器
(204)、從總線站(206)和根復(fù)合體(root complex) (208)。被管理主處理器(202)使用存儲(chǔ)器控制器(204)來與系統(tǒng)存儲(chǔ)器(210)通信。典型的系統(tǒng)存儲(chǔ)器(210)包括多個(gè)水平的存儲(chǔ)器，包括但不限于每個(gè)將在下面描述的處理器寄存器、處理器高速緩存、主存儲(chǔ)器和非易失性存儲(chǔ)器。例如，在由處理器(202)來處理數(shù)據(jù)之后，可以將其放置到處理器的寄存器中的一個(gè)中。典型的處理器包括其中將保持?jǐn)?shù)據(jù)以便由處理器快速訪問的多個(gè)寄存器?？梢詫?shù)據(jù)從該寄存器移動(dòng)至處理器高速緩存。某些處理器可以包括多個(gè)水平的處理器高速緩存?？梢詮奶幚砥鞲咚倬彺鎸?shù)據(jù)移動(dòng)至主存儲(chǔ)器中。處理器寄存器、處理器高速緩存和主存儲(chǔ)器一般由易失性存儲(chǔ)器模塊構(gòu)成。易失性存儲(chǔ)器模塊在被斷電時(shí)不保持其數(shù)據(jù)?？梢詫⒛承?shù)據(jù)從主存儲(chǔ)器移動(dòng)至諸如硬盤驅(qū)動(dòng)器或固態(tài)驅(qū)動(dòng)器之類的非易失性存儲(chǔ)器存儲(chǔ)單元?？梢允褂酶鶑?fù)合體(208)來將主處理器(202)連接至I/O總線系統(tǒng)(230、232)。根復(fù)合體(208)可以沿I/O總線系統(tǒng)發(fā)起處理器與其他設(shè)備之間的數(shù)據(jù)傳輸。在某些實(shí)施例中，可以將根復(fù)合體(208)與處理器(202)集成。在某些情況下，可以將根復(fù)合體(208)設(shè)計(jì)為與處理器(202)分離的設(shè)備。圖3是說明性輸入/輸出(I/O)總線設(shè)備接口(300)的圖。根據(jù)某些說明性實(shí)施例，I/O總線設(shè)備接口(300)可以包括可尋址存儲(chǔ)器(304)。可尋址存儲(chǔ)器(304)可以包括報(bào)警區(qū)域(306)和數(shù)據(jù)區(qū)域(308)。可尋址存儲(chǔ)器還可以包括配置空間(302)，其可以用來配置包括用來訪問可尋址存儲(chǔ)器(304)的存儲(chǔ)器地址的I/O總線設(shè)備接口(300)。配置空間(302)還可以包括基本地址寄存器(310)。諸如PCI快速總線系統(tǒng)的某些總線系統(tǒng)設(shè)計(jì)有允許在被通電時(shí)自動(dòng)地配置總線系統(tǒng)的設(shè)備的自動(dòng)配置機(jī)制。這可以用配置空間(302)來完成。配置空間(302)可以存在于被設(shè)計(jì)成保持與設(shè)備的配置有關(guān)的信息的可尋址存儲(chǔ) 器(304)的一小部分內(nèi)。配置空間(302)通常由易失性形式的存儲(chǔ)器構(gòu)成。因此，當(dāng)電源中斷時(shí)其失去其信息。當(dāng)系統(tǒng)關(guān)閉或重啟時(shí)，必須對配置空間(302)重新編程?？梢栽谙到y(tǒng)啟動(dòng)或重啟時(shí)用基本輸入輸出系統(tǒng)(BIOS)、一件固件或操作系統(tǒng)對配置空間(302)進(jìn)行編程。在系統(tǒng)啟動(dòng)時(shí)，可以將系統(tǒng)配置成檢測沿I/O總線系統(tǒng)的所有設(shè)備。可以相應(yīng)地映射和配置沿總線系統(tǒng)找到的設(shè)備。這可以通過對多個(gè)基本地址寄存器(310)進(jìn)行編程來完成?；镜刂芳拇嫫?310)還可以用來設(shè)置用來訪問可尋址存儲(chǔ)器的地址?？梢詫⑤斎?輸出總線設(shè)備接口( 300)內(nèi)的可尋址存儲(chǔ)器(304)分配給特定目的。例如，根據(jù)本文公開的原理，可以將某些存儲(chǔ)器地址空間指定為用于在被管理和管理處理器之間傳輸?shù)墓芾頂?shù)據(jù)。同樣地，可以將某些存儲(chǔ)器地址空間指定為報(bào)警區(qū)域。圖4A是示出了配置空間內(nèi)的管理數(shù)據(jù)的說明性索引編排(400)的圖。根據(jù)某些說明性實(shí)施例，可以將輸入/輸出總線設(shè)備接口(300)內(nèi)的可尋址存儲(chǔ)器(304)的特定塊指定為管理數(shù)據(jù)區(qū)域(402)。管理數(shù)據(jù)區(qū)域(402)可以用來存儲(chǔ)從被管理主處理器接收到的管理數(shù)據(jù)?？梢詫Ρ还芾碇魈幚砥?202，圖2)給定其中將放置管理數(shù)據(jù)的配置空間(302，圖2)內(nèi)的適當(dāng)存儲(chǔ)器位置。被管理主處理器(202，圖2)可以使用現(xiàn)有I/O總線系統(tǒng)(230、232 ;圖2)來訪問管理處理器(212，圖2)上的I/O總線設(shè)備接口內(nèi)的可尋址存儲(chǔ)器。在某些實(shí)施例中，計(jì)算系統(tǒng)可以包括多個(gè)被管理主處理器。在此類實(shí)施例中，可以對每個(gè)被管理主處理器給定其中將存儲(chǔ)管理數(shù)據(jù)的管理數(shù)據(jù)區(qū)域(402)內(nèi)的特定存儲(chǔ)器塊。例如，如果給定計(jì)算系統(tǒng)包括N個(gè)被管理主處理器，則可以將管理數(shù)據(jù)區(qū)域(402)劃分成N段?？梢栽?和N-I之間對該N個(gè)段進(jìn)行索引編排。如本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到的，可以存在用以對用于計(jì)算系統(tǒng)的多個(gè)主處理器的管理數(shù)據(jù)進(jìn)行索引編排的其他方式。體現(xiàn)本文所述的原理的方法或系統(tǒng)可以采用任何適當(dāng)?shù)乃饕幣欧椒āD4B是示出了配置空間(302，圖2)內(nèi)的報(bào)警數(shù)據(jù)的說明性索引編排(404)的圖。根據(jù)某些說明性實(shí)施例，可以將配置空間(302，圖2)內(nèi)的特定存儲(chǔ)器塊指定為報(bào)警區(qū)域(406)?？梢詫?bào)警區(qū)域(406)指定為其中被管理主處理器(202，圖2)放置了預(yù)定值以向管理處理器(212，圖2)指示新提供的管理數(shù)據(jù)在相應(yīng)的管理數(shù)據(jù)區(qū)域(402)中的位置。這樣做將允許被管理主處理器將該主處理器的狀態(tài)或配置的變化立即通知管理處理器?？梢詫⒋斯δ芊Q為“門鈴”功能。當(dāng)值被存儲(chǔ)在報(bào)警區(qū)域(406)中時(shí)，管理處理器操作被中斷且其然后可以檢查相應(yīng)的管理數(shù)據(jù)區(qū)域(402)。因此，可以在主處理器中的變化發(fā)生時(shí)將其通知給管理處理器，而不是等到下一次管理處理器就管理數(shù)據(jù)對被管理主處理器進(jìn)行輪詢。還可以以與上文針對管理數(shù)據(jù)區(qū)域(402)所述的方式類似的方式對報(bào)警區(qū)域(406)進(jìn)行索引編排。圖5是由管理處理器(502)和被管理主處理器(504)執(zhí)行的說明性任務(wù)(500)的流程圖。根據(jù)某些說明性實(shí)施例，管理處理器(502)和被管理主處理器(504)可以執(zhí)行一組步驟(506、508、510)以將系統(tǒng)設(shè)置成允許通過I/O總線系統(tǒng)傳輸管理數(shù)據(jù)。在處理器(502、504)的正常操作期間，被管理主處理器(504)和管理處理器(502)可以反復(fù)地執(zhí)行一組步驟(512、514、516、518)以通過I/O總線系統(tǒng)來傳輸管理數(shù)據(jù)。如上所述，被管理主處理器(504)可以處于斷電狀態(tài)直至被需要。當(dāng)被需要時(shí)，管理處理器(502)可以通過電源鏈路來發(fā)送(步驟506)信號(hào)以使被管理主處理器(504)通電。 在通電時(shí)，與被管理主處理器(504)相關(guān)聯(lián)的BIOS或固件系統(tǒng)可以列舉(enumerate)(步驟508)總線系統(tǒng)。列舉過程可以涉及檢測沿總線系統(tǒng)的所有設(shè)備并對某些設(shè)備的配置空間進(jìn)行編程。特別地，列舉過程可以涉及如上所述地在管理處理器(504)的I/O總線設(shè)備接口的可尋址處理器內(nèi)指定管理數(shù)據(jù)區(qū)域和報(bào)警區(qū)域。在已經(jīng)列舉了總線系統(tǒng)且已適當(dāng)?shù)貙芾硖幚砥?202)的配置空間進(jìn)行編程之后，管理處理器(502 )可以使用直接通信總線(224，圖2 )來將管理處理器(502 )的輸入/輸出總線設(shè)備接口(300，圖3)的可尋址存儲(chǔ)器內(nèi)的重要存儲(chǔ)器位置通知給(步驟510)被管理主處理器(504)。重要存儲(chǔ)器位置可以包括其中將存儲(chǔ)管理數(shù)據(jù)的適當(dāng)存儲(chǔ)器位置和已被指定為報(bào)警區(qū)域的存儲(chǔ)器位置。此外，管理處理器(502)可以將程序性信息通知給被管理主處理器(504)，諸如應(yīng)發(fā)送什么類型的管理數(shù)據(jù)和多長時(shí)間一次。在系統(tǒng)已被設(shè)置成允許從被管理主處理器(504)向管理處理器(502)傳輸管理數(shù)據(jù)之后，管理數(shù)據(jù)的實(shí)際傳輸可以按照所建立程序所確定的那樣進(jìn)行。被管理主處理器(504)可以收集(步驟512)管理數(shù)據(jù)并通過I/O通信總線將管理數(shù)據(jù)發(fā)送(步驟514)至先前由管理處理器(502)所指示的管理處理器的I/O總線設(shè)備接口中的適當(dāng)存儲(chǔ)器地址。被管理主處理器(504)然后可以向如由管理處理器(502)所指示的適當(dāng)報(bào)警區(qū)域發(fā)送(步驟516)報(bào)警數(shù)據(jù)。遍及不同的實(shí)施例，從被管理主處理器(504)向管理處理器(502)傳輸管理數(shù)據(jù)的頻率可以不同。在某些實(shí)施例中，可以將被管理主處理器(504)配置成定期發(fā)送管理數(shù)據(jù)。另外或替換地，被管理主處理器(504)可以響應(yīng)于狀態(tài)、配置和性能的變化而發(fā)送管理數(shù)據(jù)。因此，管理處理器(502)可以在變化發(fā)生不久之后就接收到數(shù)據(jù)而不是等到下一個(gè)預(yù)定間隔。在定期地或如報(bào)警通知指示地接收到管理數(shù)據(jù)時(shí)，管理處理器(502)可以處理(步驟518)數(shù)據(jù)并將其提交給管理實(shí)體。該管理實(shí)體可以使用管理數(shù)據(jù)來更有效地管理多個(gè)計(jì)算系統(tǒng)的處理資源。圖6是示出了用于在兩個(gè)處理器之間傳輸管理數(shù)據(jù)的說明性方法的流程圖。根據(jù)某些說明性實(shí)施例，方法(600)可以包括用管理處理器，確定(步驟602)管理處理器的I/O總線設(shè)備接口的可尋址存儲(chǔ)器內(nèi)的存儲(chǔ)器位置；用管理處理器，使用連接在管理處理器與被管理主處理器之間的直接通信總線將存儲(chǔ)器位置通知給(步驟604)被管理主處理器；以及用管理處理器，通過I/O總線從被管理主處理器接收(步驟606)將被存儲(chǔ)在存儲(chǔ)器位置中的管理數(shù)據(jù)。該方法還可以包括將管理數(shù)據(jù)發(fā)送(步驟608)到管理實(shí)體?？偠灾?，通過使用體現(xiàn)本文所述原理的方法或系統(tǒng)，管理處理器可以以快速速率從被管理主處理器接收管理數(shù)據(jù)，允許管理處理器具有最新管理數(shù)據(jù)。此管理數(shù)據(jù)可以被傳遞至諸如中央管理系統(tǒng)的管理實(shí)體，其可以能夠有效地使用管理數(shù)據(jù)來管理多個(gè)計(jì)算機(jī)系統(tǒng)。另外，管理處理器不需要等到預(yù)定時(shí)間來接收經(jīng)更新的管理數(shù)據(jù)。被管理主處理器可以在任何時(shí)間響應(yīng)于狀態(tài)變化而發(fā)送數(shù)據(jù)。前述說明僅僅是為了說明和描述所述原理的實(shí)施例和示例而提出的。本說明并不 意圖是窮舉的或使這些原理局限于公開的任何精確形式。按照以上講授內(nèi)容，可以進(jìn)行許多修改和變更。
權(quán)利要求
1.一種用于通過輸入/輸出(I/o)總線系統(tǒng)(232)在處理器之間傳輸管理數(shù)據(jù)的方法，該方法包括 在管理處理器(212)處通過所述I/O總線系統(tǒng)(232)從被管理主處理器(202)接收所述管理數(shù)據(jù)；以及 將所述管理數(shù)據(jù)存儲(chǔ)在所述管理處理器(212)的I/O總線接ロ設(shè)備(216)的可尋址存儲(chǔ)器(304)的存儲(chǔ)器位置中。
2.權(quán)利要求I的方法，還包括沿直接通信總線(224)將所述可尋址存儲(chǔ)器(304)的所述存儲(chǔ)器位置從所述管理處理器(212)發(fā)送到所述被管理主處理器(202 )。
3.權(quán)利要求I- 2中的任ー項(xiàng)的方法，還包括將所述管理數(shù)據(jù)從所述管理處理器(212)發(fā)送到管理實(shí)體(226)。
4.權(quán)利要求I- 3中的任ー項(xiàng)的方法，其中所述在所述管理處理器(212)處從所述被管理主處理器(202)接收所述管理數(shù)據(jù)根據(jù)預(yù)定時(shí)間表定期地發(fā)生。
5.權(quán)利要求I- 3中的任ー項(xiàng)的方法，其中所述在所述管理處理器(212)處從所述被管理主處理器(202)接收所述管理數(shù)據(jù)響應(yīng)于所述被管理主處理器(202)響應(yīng)于所述被管理主處理器(202)的狀態(tài)變化而發(fā)送所述管理數(shù)據(jù)而發(fā)生。
6.權(quán)利要求I- 5中的任ー項(xiàng)的方法，還包括在所述管理處理器(212)處從多個(gè)附加被管理主處理器(202)接收管理數(shù)據(jù)。
7.權(quán)利要求6的方法，還包括在所述可尋址存儲(chǔ)器(304)中對來自所述被管理主處理器(202)的管理數(shù)據(jù)進(jìn)行索引編排，所述索引編排是基于分配給每個(gè)所述被管理主處理器(202)的數(shù)字。
8.權(quán)利要求I- 7中的任ー項(xiàng)的方法，還包括在從所述被管理主處理器(202)接收到所述管理數(shù)據(jù)時(shí)通過報(bào)警機(jī)制通知所述管理處理器(212 )。
9.權(quán)利要求I- 8中的任ー項(xiàng)的方法，其中所述I/O總線系統(tǒng)(232)包括外圍部件互連(PCI)快速總線系統(tǒng)。
10.ー種多處理器系統(tǒng)(200)，包括 管理處理器(212);以及 至少ー個(gè)被管理主處理器(202)，其通過輸入/輸出(I/O)總線系統(tǒng)(232)被通信耦合到所述管理處理器(212)； 其中所述管理處理器(212)被配置成 通過所述輸入/輸出(I/O)總線系統(tǒng)(232)從所述至少ー個(gè)被管理主處理器(202)接收管理數(shù)據(jù)；以及 將所述管理數(shù)據(jù)存儲(chǔ)在所述管理處理器(212)的I/O總線接ロ設(shè)備(218)的可尋址存儲(chǔ)器(304)中。
11.權(quán)利要求10的方法，其中所述管理處理器(212)還被配置成沿直接通信總線(224)將所述可尋址存儲(chǔ)器(304)內(nèi)的存儲(chǔ)器位置發(fā)送到所述被管理主處理器(202)。
12.權(quán)利要求10- 11中的任ー項(xiàng)的系統(tǒng)，其中所述管理處理器(212)還被配置成將所述管理數(shù)據(jù)發(fā)送到管理實(shí)體(226 )。
13.權(quán)利要求10- 12中的任ー項(xiàng)的系統(tǒng)，其中為了從所述至少ー個(gè)被管理主處理器(202)接收所述管理數(shù)據(jù)，所述管理處理器(212)還被配置成在所述I/O總線設(shè)備接ロ(218)的可尋址存儲(chǔ)器(304)中對來自所述至少一個(gè)被管理主處理器(202)的管理數(shù)據(jù)進(jìn)行索引編排，所述索引編排是基于分配給所述被管理主處理器(202)中的至少一個(gè)的數(shù)字。
14.權(quán)利要求10- 13中的任一項(xiàng)的系統(tǒng)，其中所述I/O總線系統(tǒng)(232)包括外圍部件互連(PCI)快速總線系統(tǒng)。
15.一種用于通過輸入/輸出(I/O)總線系統(tǒng)在被管理主處理器與管理處理器之間傳輸管理數(shù)據(jù)的方法，該方法包括 用管理處理器(212)，確定所述管理處理器(212)的I/O總線設(shè)備接口(218)的可尋址存儲(chǔ)器(304)內(nèi)的存儲(chǔ)器位置； 用所述管理處理器(212)，使用連接在所述管理處理器(212)與所述被管理主處理器(202 )之間的直接通信總線(224 )將所述存儲(chǔ)器位置通知給所述被管理主處理器(202 );以 及 用所述管理處理器(212)，通過所述I/O總線系統(tǒng)(232)從所述被管理主處理器(202)接收將被存儲(chǔ)在所述存儲(chǔ)器位置中的所述管理數(shù)據(jù)。
全文摘要
一種用于通過輸入/輸出(I/O)總線系統(tǒng)(232)在處理器之間傳輸管理數(shù)據(jù)的方法包括通過I/O總線系統(tǒng)在管理處理器(212)處從被管理主處理器(202)接收管理數(shù)據(jù)；以及將該管理數(shù)據(jù)存儲(chǔ)在管理處理器(212)的I/O總線接口設(shè)備(218)的可尋址存儲(chǔ)器(304)中。
文檔編號(hào)G06F9/46GK102859514SQ201080066518
公開日2013年1月2日 申請日期2010年4月30日 優(yōu)先權(quán)日2010年4月30日
發(fā)明者J.M.亨普希爾, T.J.博諾拉 申請人:惠普發(fā)展公司，有限責(zé)任合伙企業(yè)