專利名稱：多處理器系統(tǒng)、多處理器控制方法、以及多處理器集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及由多個(gè)處理器構(gòu)成的多處理器系統(tǒng)。
背景技術(shù)：
有將多個(gè)處理器以矩陣狀配置、相互鄰接的處理器彼此連接而成的多處理器系 統(tǒng)。這樣的多處理器系統(tǒng)由于多個(gè)處理器能夠并行地處理任務(wù)，所以與由單一的處理 器構(gòu)成的處理器系統(tǒng)相比，具有每單位時(shí)間的任務(wù)處理量變多的特征。另一方面，數(shù)字電視機(jī)、手機(jī)等的家電設(shè)備要求高性能化及低耗電化。作為用來實(shí)現(xiàn)搭載在家電設(shè)備等中的LSI (Large Scale htegration 大規(guī)模集 成電路)的低耗電化的技術(shù)，例如已知有以電源島單位進(jìn)行電源控制的技術(shù)(專利文獻(xiàn)1)寸。現(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)1 日本特表2007-501478號(hào)公報(bào) 發(fā)明概要發(fā)明要解決的問題在上述多處理器系統(tǒng)中，在各處理器例如利用其他處理器的任務(wù)處理結(jié)果來進(jìn)行 對(duì)本處理器分配的任務(wù)的處理等情況下，需要與其他處理器進(jìn)行通信。在相互通信的處理器沒有直接連接的情況下，經(jīng)由處于這些處理器的連接路徑上 的處理器進(jìn)行通信。通信的處理器的路徑上的處理器，為了實(shí)現(xiàn)要通信的其他處理器的通信，除了本 來對(duì)本處理器分配的任務(wù)的處理以外，還必須進(jìn)行有關(guān)要通信的其他處理器間的通信的路
由處理。因而，在上述多處理器系統(tǒng)中，除了本來作為處理對(duì)象的任務(wù)的處理以外，還需要 有關(guān)處理器間的通信的路由處理。為了實(shí)現(xiàn)上述多處理器系統(tǒng)的地低耗電化，除了各個(gè)處理器的低耗電化的實(shí)現(xiàn)以 外，還要求通過高效率地進(jìn)行上述路由處理從而減少有關(guān)路由處理的耗電。

發(fā)明內(nèi)容
所以，本發(fā)明是鑒于這樣的問題而做出的，目的是提供一種能夠?qū)Ω魈幚砥鞣峙?任務(wù)以便能夠高效率地進(jìn)行路由處理的多處理器系統(tǒng)。用于解決問題的手段為了解決上述問題，有關(guān)本發(fā)明的多處理器系統(tǒng)，包括3個(gè)以上的處理器，并進(jìn)行 任務(wù)組的處理，該3個(gè)以上的處理器中的各處理器相互通信，其特征在于，該多處理器系統(tǒng) 具備存儲(chǔ)機(jī)構(gòu)，存儲(chǔ)反映了處理器間的連接關(guān)系的連接信息；以及任務(wù)管理機(jī)構(gòu)，參照存 儲(chǔ)在上述存儲(chǔ)機(jī)構(gòu)中的連接信息，分配由各處理器處理的任務(wù)；上述任務(wù)管理機(jī)構(gòu)進(jìn)行上
4述任務(wù)的分配，以使得在上述任務(wù)的分配中，對(duì)于第1處理器和與上述第1處理器相比直接 連接的處理器之中被分配了任務(wù)的處理器的數(shù)量較少的第2處理器來說，對(duì)上述第1處理 器分配的任務(wù)的量在對(duì)上述第2處理器分配的任務(wù)的量以上。發(fā)明效果在多處理器系統(tǒng)中，一般分配了更多量任務(wù)的處理器與分配了更少量任務(wù)的處理 器相比，有與其他被分配了任務(wù)的處理器之間的通信量變多的傾向。因而，具備上述結(jié)構(gòu)的有關(guān)本發(fā)明的多處理器系統(tǒng)由于能夠?qū)Ω魈幚砥鞣峙淙?務(wù)，以使得與第2處理器相比，對(duì)與被分配了任務(wù)的處理器連接的數(shù)量較多的第1處理器分 配的任務(wù)的量比第2處理器多，所以具有能夠?qū)Ω魈幚砥鞣峙淙蝿?wù)以便能夠高效率地進(jìn)行 路由處理的效果。此外，也可以是，其特征在于，具備動(dòng)作頻率決定機(jī)構(gòu)，根據(jù)由上述任務(wù)管理機(jī)構(gòu) 對(duì)各處理器分配的任務(wù)的量，決定各處理器的動(dòng)作頻率；以及動(dòng)作控制機(jī)構(gòu)，使各處理器以 由上述動(dòng)作頻率決定機(jī)構(gòu)決定的動(dòng)作頻率動(dòng)作；上述動(dòng)作頻率決定機(jī)構(gòu)進(jìn)行上述動(dòng)作頻率 的決定，以使得在上述動(dòng)作頻率的決定中，對(duì)于上述第1處理器和上述第2處理器來說，上 述第1處理器的動(dòng)作頻率在上述第2處理器的動(dòng)作頻率以上。通過形成這樣的結(jié)構(gòu)，能夠使被分配的任務(wù)的量在分配給第1處理器的任務(wù)的量 以下的第2處理器的動(dòng)作頻率為第1處理器的動(dòng)作頻率以下，所以通過高效率地決定各處 理器的動(dòng)作頻率，具有能夠使多處理器系統(tǒng)的耗電相對(duì)于性能的效率變好的效果。此外，也可以是，其特征在于，動(dòng)作電壓決定機(jī)構(gòu)，基于由上述動(dòng)作頻率決定機(jī)構(gòu) 決定的上述處理器的各自的動(dòng)作頻率，決定各處理器的動(dòng)作電壓，以使得在存在以第1動(dòng) 作頻率動(dòng)作的處理器和以低于該第1動(dòng)作頻率的第2動(dòng)作頻率動(dòng)作的處理器的情況下，以 上述第1動(dòng)作頻率動(dòng)作的處理器的動(dòng)作電壓成為以上述第2動(dòng)作頻率動(dòng)作的處理器的動(dòng)作 電壓以上；以及電壓供給機(jī)構(gòu)，將由上述動(dòng)作電壓決定機(jī)構(gòu)決定的動(dòng)作電壓提供給各處理
ο通過形成這樣的結(jié)構(gòu)，能夠使以低于第1動(dòng)作頻率的第2動(dòng)作頻率動(dòng)作的處理器 的動(dòng)作電壓為以第1動(dòng)作頻率動(dòng)作的處理器的動(dòng)作電壓以下，所以通過高效率地決定各處 理器的動(dòng)作電壓，具有能夠使多處理器系統(tǒng)的耗電相對(duì)于性能的效率變好的效果。此外，也可以是，其特征在于，上述任務(wù)管理機(jī)構(gòu)進(jìn)行上述任務(wù)的分配，以使得被 分配任務(wù)的各處理器所連接的處理器之中的至少1個(gè)處理器為被分配任務(wù)的處理器。通過形成這樣的結(jié)構(gòu)，具有能夠不使沒有被分配任務(wù)的處理器進(jìn)行路由處理而實(shí) 現(xiàn)被分配了任務(wù)的處理器間的通信的效果。此外，也可以是，其特征在于，上述動(dòng)作頻率決定機(jī)構(gòu)進(jìn)行上述動(dòng)作頻率的決定， 以使得在存在沒有被分配任務(wù)的處理器的情況下，該處理器的動(dòng)作頻率為0赫茲。通過形成這樣的結(jié)構(gòu)，由于能夠停止沒有被分配任務(wù)的處理器的動(dòng)作，所以具有 能夠使沒有被分配任務(wù)的處理器的動(dòng)作功率為0的效果。此外，也可以是，其特征在于，上述任務(wù)的量是任務(wù)的數(shù)量。在多處理器系統(tǒng)中，一般而言，被分配更多數(shù)量的任務(wù)的處理器與被分配更少的 任務(wù)的處理器相比，有與其他被分配了任務(wù)的處理器之間的通信量更多的傾向。 此外，一般來說，處理器為了計(jì)數(shù)任務(wù)的數(shù)量而需要的運(yùn)算量較少。
因而，通過形成這樣的結(jié)構(gòu)，具有能夠提供用來計(jì)算任務(wù)的量的耗電較少的多處 理器系統(tǒng)的效果。此外，也可以是，其特征在于，上述任務(wù)管理機(jī)構(gòu)具備測(cè)量時(shí)間的經(jīng)過的定時(shí)器， 每隔規(guī)定時(shí)間進(jìn)行上述任務(wù)的分配，以使得被分配的任務(wù)的量最多的處理器是之前被分配 的任務(wù)的量最多的處理器之外的處理器。在多處理器系統(tǒng)中，一般而言，有被分配的任務(wù)的量最多的處理器的每單位時(shí)間 的發(fā)熱量在全部的處理器中最多的傾向。此外，處理器有如果成為規(guī)定的溫度以上則成為不正確地動(dòng)作的狀態(tài)(熱失控狀 態(tài))的情況，如果用溫度較高的處理器執(zhí)行處理，則與用溫度較低的處理器執(zhí)行的情況相 比，耗電量變大。除此以外，如果由溫度較高的處理器繼續(xù)執(zhí)行處理，則已知會(huì)因熱帶來的劣化而
故障發(fā)生率變高。因而，通過形成這樣的結(jié)構(gòu)，每規(guī)定時(shí)間被分配的任務(wù)的量最多的處理器變化，所 以與不有意地改變?nèi)蝿?wù)量最多的處理器的情況相比，能夠使成為熱失控狀態(tài)的處理器出現(xiàn) 的可能性變低，具有抑制耗電量的增加、抑制故障發(fā)生率變高的效果。此外，也可以是，其特征在于，包含在上述多處理器系統(tǒng)中的全部的處理器以矩陣 狀配置在1個(gè)半導(dǎo)體集成電路內(nèi)；各處理器是相互相同形狀的長方形，與鄰接的其他處理 器直接連接。通過形成這樣的結(jié)構(gòu)，與不將全部的處理器集成在1個(gè)半導(dǎo)體集成電路內(nèi)的情況 相比，具有能夠減少在處理器間通信時(shí)消耗的電力的效果。


圖1是表示多處理器LSI 100內(nèi)的處理器的連接關(guān)系的圖。 圖2是表示多處理器LSI 100內(nèi)的電源塊的結(jié)構(gòu)的框圖。 圖3是時(shí)鐘控制部202的框圖。 圖4是表示電源塊M223的結(jié)構(gòu)的框圖。 圖5是表示電源選擇電路的結(jié)構(gòu)的框圖。 圖6是表示在多處理器LSI 100上動(dòng)作的模塊的框圖。 圖7是OS任務(wù)對(duì)應(yīng)信息的數(shù)據(jù)結(jié)構(gòu)圖。 圖8是電壓頻率信息的數(shù)據(jù)結(jié)構(gòu)圖。 圖9是用附圖表現(xiàn)動(dòng)作模式信息的圖。 圖10是啟動(dòng)處理的流程圖。
圖11是用附圖表現(xiàn)被分配了任務(wù)的OS是7個(gè)的情況下的動(dòng)作模式信息的圖。 圖12是表示具體例的各處理器的動(dòng)作頻率和電源電壓的圖。 圖13是表示電源選擇電路1300的結(jié)構(gòu)的框圖。 圖14是表示在變形多處理器LSI上動(dòng)作的模塊的框圖。 圖15是變形電壓頻率信息。 圖16是連接信息的數(shù)據(jù)結(jié)構(gòu)圖。 圖17是啟動(dòng)處理的流程圖。
圖18是系統(tǒng)負(fù)荷管理處理的流程圖。圖19是處理器選擇處理的流程圖。圖20是表示在變形多處理器LSI上動(dòng)作的模塊的框圖。圖21是變形系統(tǒng)負(fù)荷管理處理的流程圖。圖22是變形處理器選擇處理的流程圖。圖23是表示具體例中的對(duì)各處理器分配的OS和任務(wù)數(shù)的圖。圖M是表示將18個(gè)處理器以3維狀配置的例子的圖。
具體實(shí)施例方式<實(shí)施方式1>以下，作為本發(fā)明的多處理器系統(tǒng)的一實(shí)施方式，對(duì)使用將25個(gè)處理器以5X5的 矩陣狀配置的多處理器LSI實(shí)現(xiàn)的多處理器系統(tǒng)進(jìn)行說明。構(gòu)成該多處理器LSI的處理器中的各個(gè)處理器，能夠在相互獨(dú)立的動(dòng)作頻率和動(dòng) 作電壓下動(dòng)作。在多處理器LSI上動(dòng)作的是管理器(hypervisor)、在管理器上動(dòng)作的多個(gè)OS、和 對(duì)OS分配的任務(wù)。管理器將各OS分別分配給1個(gè)處理器，使該OS在該分配的處理器上動(dòng)作。以下，參照附圖對(duì)有關(guān)本實(shí)施方式1的多處理器系統(tǒng)的結(jié)構(gòu)進(jìn)行說明。< 結(jié)構(gòu) >圖1是表示配置在多處理器LSI 100內(nèi)的25個(gè)處理器Alll 處理器Yi;35的連 接關(guān)系的圖。如該圖所示，處理器Alll 處理器Υ ;35以5X5的矩陣狀配置。這25個(gè)處理器 是相互具有相同功能的相同形狀的處理器，一邊相互與其他處理器通信一邊相互并行地動(dòng)作。專用通信線組141 專用通信線組180是將鄰接的處理器間連接的通信線組。各處理器經(jīng)由專用通信線組與鄰接的其他處理器連接。相互鄰接的處理器彼此的通信使用專用通信線組直接進(jìn)行，相互不鄰接的處理器 彼此的通信經(jīng)由處于這些處理器的連接路徑上的處理器來進(jìn)行通信。要通信的處理器的路徑上的處理器，為了實(shí)現(xiàn)要通信的其他處理器的通信，除了 本來對(duì)本處理器分配的任務(wù)的處理以外，還進(jìn)行有關(guān)要通信的其他處理器間的通信的路由處理。例如，處理器Alll和處理器D114經(jīng)由處理器Bl 12和處理器Cl 13進(jìn)行通信。圖2是表示多處理器LSI 100內(nèi)的電源塊的結(jié)構(gòu)的框圖。這里，所謂電源塊，是由使電源電壓為共用的多個(gè)電路構(gòu)成的塊，各電源塊在相互 獨(dú)立的電源電壓下動(dòng)作。如該圖所示，多處理器LSI 100具有固定電位電源塊201、和電源塊A211 電源塊 丫235這沈個(gè)電源塊。固定電位電源塊201是電源電壓被固定為1.2V的電源塊，具備時(shí)鐘控制部202和 電壓控制部203。
7
時(shí)鐘控制部202受在多處理器LSI 100上動(dòng)作的管理器控制，在電源塊A211 電源塊Y235中的各個(gè)電源塊中，分別具有供給作為時(shí)鐘信號(hào)的Clock(時(shí)鐘)A271 ClockY295 的功能。這里，ClockA271 ClockY295 分別相互獨(dú)立地被設(shè)定為 800MHz、600MHz、300MHz、 100MHz、OHz中的某一個(gè)頻率。圖3是時(shí)鐘控制部202的框圖。時(shí)鐘控制部 202 由 MOOMHzPLL (Phase Locked Loop 鎖相環(huán))301、1/3 分頻電路 302、1/4分頻電路303、1/8分頻電路304、1/ 分頻電路305、5_1選擇器311 5_1選擇器 335等構(gòu)成，輸出ClockA271 ClockY295的25個(gè)時(shí)鐘信號(hào)。ClockA271 ClockY295 分別為 800MHz、600MHz、300MHz、100MHz、OHz 中的某一個(gè)頻率。2400MHzPLL301是輸出頻率2. 4GHz的時(shí)鐘信號(hào)的PLL。1/3分頻電路302對(duì)M00MHzPLL301的2. 4GHz的輸出信號(hào)進(jìn)行3分頻，輸出 800MHz的信號(hào)。1/4分頻電路303對(duì)M00MHzPLL301的2. 4GHz的輸出信號(hào)進(jìn)行4分頻，輸 出600MHz的信號(hào)。1/8分頻電路304對(duì)M00MHzPLL301的2. 4GHz的輸出信號(hào)進(jìn)行8分頻， 輸出300MHz的信號(hào)。1/ 分頻電路305對(duì)M00MHzPLL301的2. 4GHz的輸出信號(hào)進(jìn)行24 分頻，輸出100MHz的信號(hào)。5-1選擇器311 5-1選擇器335是選擇1/3分頻電路302的800MHz的輸出信 號(hào)、1/4分頻電路303的600MHz的輸出信號(hào)、1/8分頻電路304的300MHz的輸出信號(hào)、1/24 分頻電路305的100MHz的輸出信號(hào)、VSS電位的地電位306中的某1個(gè)作為時(shí)鐘信號(hào)輸出 的5輸入選擇器。5-1選擇器311 5-1選擇器3；35分別通過在多處理器LSI 100上動(dòng)作的管理器 相互獨(dú)立地被控制。通過上述結(jié)構(gòu)，時(shí)鐘控制部202輸出分別作為800MHz、600MHz、300MHz、1 OOMHz、 OHz中的某一個(gè)頻率的時(shí)鐘信號(hào)的ClockA271 ClockY^5。此外，時(shí)鐘控制部202設(shè)定為，使其在多處理器LSI 100的啟動(dòng)時(shí)對(duì)向作為中央位 置的處理器的處理器M的時(shí)鐘信號(hào)M283輸出800MHz的時(shí)鐘信號(hào)。再次回到圖2，繼續(xù)說明多處理器LSI 100內(nèi)的電源塊的結(jié)構(gòu)的說明。電壓控制部203受在多處理器LSI 100上動(dòng)作的管理器控制，具有對(duì)電源塊 A211 電源塊Y235分別輸出作為表示電源塊的電源電壓的信號(hào)的電壓信號(hào)A241 電壓信 號(hào)Y265的功能。電壓信號(hào)A241 電壓信號(hào)Y265分別是表示1.2V、1. IV、1. 0V、0. 8V、0V中的某一
個(gè)電壓的信號(hào)。此外，電壓控制部203設(shè)定為，使其在多處理器LSI 100的啟動(dòng)時(shí)，作為電壓信號(hào) M253而輸出表示1. 2V的電壓的信號(hào)。該設(shè)定是為了使得在啟動(dòng)時(shí)處理器Ml23在電源電壓 1.2V下動(dòng)作而設(shè)定的。多處理器LSI 100的電源在其芯片整體中具備作為電壓是1. 2V的網(wǎng)狀構(gòu)造配線 的1. 2V電源配線、作為電壓是1. IV的網(wǎng)狀構(gòu)造配線的1. IV電源配線、作為電壓是0. 8V的 網(wǎng)狀構(gòu)造配線的0. 8V電源配線、作為電壓是OV的網(wǎng)狀構(gòu)造配線的接地配線。
8
電源塊A211 電源塊Y2I35分別以被輸入的ClockA271 ClockY295作為時(shí)鐘信 號(hào)而動(dòng)作，分別在由被輸入的電壓信號(hào)A241 電壓信號(hào)Y265表示的電源電壓下動(dòng)作，分別 具有處理器Alll 處理器Yi;35。圖4是表示電源塊Μ223的結(jié)構(gòu)的框圖。這里，使用電源塊Μ223進(jìn)行電源塊的結(jié)構(gòu)的說明，但其他電源也為與電源塊Μ223 同樣的結(jié)構(gòu)。電源塊Μ223由處理器Ml23、時(shí)鐘供給電路Μ401、電源選擇電路Μ402、本地存儲(chǔ)器 Μ403、高速緩存(cache) Μ404等構(gòu)成。時(shí)鐘供給電路M401具有接收從時(shí)鐘控制部202輸出的時(shí)鐘信號(hào)CloddC83、將接 收到的時(shí)鐘信號(hào)向處理器Ml23、電源選擇電路M402、本地存儲(chǔ)器M403、高速緩存M404供給 的功能。電源選擇電路M402具有接收從電壓控制部203輸出的電壓信號(hào)M253、將接收到 的電壓信號(hào)M253表示的電壓的電源電壓對(duì)處理器M123、時(shí)鐘供給電路M401、本地存儲(chǔ)器 M403、高速緩存M404供給的功能。電源選擇電路M402根據(jù)接收到的電壓信號(hào)M253選擇對(duì)作為網(wǎng)狀構(gòu)造配線的1. 2V 電源配線、1. IV電源配線、1.0V電源配線、0. 8V電源配線和接地配線供給的電源中的1個(gè)電 源，通過將所選擇的電源的電壓對(duì)電源塊內(nèi)的電源配線供給，對(duì)上述時(shí)鐘供給電路M401、本 地存儲(chǔ)器M403、高速緩存M404供給電源。圖5是表示電源選擇電路的結(jié)構(gòu)的框圖。如該圖所示，電源選擇電路500具備切換開關(guān)510。切換開關(guān)510是根據(jù)電壓信號(hào)521從1. 2V電源配線531、1. IV電源配線532、1. OV 電源配線533、0. 8V電源配線534、和接地配線535之中選擇1個(gè)電源配線、將所選擇的電源 配線與電源塊內(nèi)電源配線537電連接的開關(guān)。電容器MO為了去除開關(guān)切換時(shí)的電壓噪聲而插入在電源選擇電路500中。通過上述結(jié)構(gòu)，電源選擇電路500分別將1. 2V、1. IV、1. 0V、0. 8V和OV中的1個(gè)電 源電壓對(duì)時(shí)鐘供給電路M401、本地存儲(chǔ)器M403、高速緩存M404供給。再次回到圖4，繼續(xù)電源塊M223的結(jié)構(gòu)的說明。本地存儲(chǔ)器M403與處理器M123連接，是處理器M123用來作為存儲(chǔ)器區(qū)域使用的 存儲(chǔ)器，臨時(shí)存儲(chǔ)處理器M123所使用的程序及數(shù)據(jù)。高速緩存M404是連接在處理器M123和存儲(chǔ)器總線430上的高速緩沖存儲(chǔ)器，作 為處理器M123對(duì)經(jīng)由存儲(chǔ)器總線430連接的外部存儲(chǔ)器440進(jìn)行訪問時(shí)的高速緩沖存儲(chǔ) 器使用。處理器M123連接在電源塊H218的處理器Hl 18、電源塊L222的處理器L122、電源 塊N2M的處理器Nl24、電源塊的處理器Rl28、相同的電源塊內(nèi)的本地存儲(chǔ)器M403、 和相同的電源塊內(nèi)的高速緩存M404上，通過執(zhí)行存儲(chǔ)在經(jīng)由高速緩存M404和存儲(chǔ)器總線 430連接的外部存儲(chǔ)器440中的程序，使用本地存儲(chǔ)器M403、高速緩存M404等，與其他處理 器共同實(shí)現(xiàn)各種功能。此外，處理器M123具有進(jìn)行上述路由處理的功能。圖6是表示在多處理器LSI 100上動(dòng)作的程序模塊(以下僅稱作“模塊”)的框
9圖。在多處理器LSI 100上動(dòng)作的模塊中，有管理器631、在管理器631上動(dòng)作的第 10S601 第K0S604、在各OS上動(dòng)作的第1任務(wù)651 第N任務(wù)655等。這些模塊通過由處理器Alll 處理器Y135中的1個(gè)或多個(gè)處理器執(zhí)行存儲(chǔ)在外 部存儲(chǔ)器440中的程序而動(dòng)作。第1任務(wù)651 第N任務(wù)655分別被分配給第10S601 第K0S604中的某1個(gè) OS。第10S601 第K0S604分別是種類相互不同的0S，由管理器631分配給由處理器 Alll 處理器Yi;35中的某一個(gè)，在該分配的處理器上動(dòng)作。由于在多處理器LSI 100中存在25個(gè)處理器，所以在多處理器LSI 100上動(dòng)作的 OS的數(shù)量最大是25個(gè)。管理器631由OS任務(wù)對(duì)應(yīng)信息保持模塊632、處理器選擇模塊633、電壓頻率信息 保持模塊634、和動(dòng)作模式信息保持模塊635構(gòu)成，具有將第10S601 第K0S604分別分配 給由處理器Alll 處理器Y135中的某1個(gè)、并決定分配的處理器的電源電壓和動(dòng)作頻率、 使該處理器在所決定的電源電壓和動(dòng)作頻率下動(dòng)作的功能。OS任務(wù)對(duì)應(yīng)信息保持模塊632與處理器選擇模塊633通信，具有將存儲(chǔ)在外部存 儲(chǔ)器440的規(guī)定的存儲(chǔ)區(qū)域中的OS任務(wù)對(duì)應(yīng)信息讀入并保持的功能。OS任務(wù)對(duì)應(yīng)信息是表示按照每個(gè)OS分配的任務(wù)數(shù)量、和表示這些分配的任務(wù)的 任務(wù)ID的信息。圖7是OS任務(wù)對(duì)應(yīng)信息保持模塊632保持的OS任務(wù)對(duì)應(yīng)信息的數(shù)據(jù)結(jié)構(gòu)圖。如該圖所示，OS任務(wù)對(duì)應(yīng)信息將用來確定OS的OS識(shí)別符701、作為分配給由OS 識(shí)別符701確定的OS的任務(wù)的數(shù)量的任務(wù)數(shù)702、和用來確定分配給由OS識(shí)別符701確定 的OS的任務(wù)的任務(wù)ID703建立了對(duì)應(yīng)。根據(jù)該OS任務(wù)對(duì)應(yīng)信息，可知由多處理器LSI 100執(zhí)行的OS是第IOS 第70S 的共計(jì)7個(gè)0S，對(duì)第IOS分配了 70個(gè)任務(wù)，對(duì)第20S分配了 50個(gè)任務(wù)，對(duì)于第30S分配了 30個(gè)任務(wù)，對(duì)第40S分配了 20個(gè)任務(wù)，對(duì)第50S分配了 15個(gè)任務(wù)，對(duì)第60S分配了 9個(gè)任 務(wù)，對(duì)第70S分配了 8個(gè)任務(wù)。再次回到圖6，繼續(xù)管理器631的結(jié)構(gòu)的說明。電壓頻率信息保持模塊634與處理器選擇模塊633通信，具有將存儲(chǔ)在外部存儲(chǔ) 器440的規(guī)定的存儲(chǔ)區(qū)域中的電壓頻率信息讀入并保持的功能。電壓頻率信息是用來將處理器的電源電壓和動(dòng)作頻率，根據(jù)對(duì)該處理器分配的任 務(wù)的數(shù)量加以設(shè)定的信息。圖8是電壓頻率信息保持模塊634保持的電壓頻率信息的數(shù)據(jù)結(jié)構(gòu)圖。如該圖所示，電壓頻率信息將表示對(duì)OS分配的任務(wù)的數(shù)量的任務(wù)數(shù)量801、表示 電源塊的電源電壓的電源電壓802、與表示處理器的動(dòng)作頻率的動(dòng)作頻率803建立了對(duì)應(yīng)。根據(jù)該電壓頻率信息，表示例如分配了被分配有任務(wù)數(shù)量61以上的OS的處理器 所屬于的電源塊，被供給1. 2V的電源電壓，該處理器在800MHz的動(dòng)作頻率下動(dòng)作。再次回到圖6，繼續(xù)對(duì)管理器631的結(jié)構(gòu)的說明。動(dòng)作模式信息保持模塊635與處理器選擇模塊633通信，具有將存儲(chǔ)在外部存儲(chǔ)器440的規(guī)定的存儲(chǔ)區(qū)域中的動(dòng)作模式信息讀入并保持的功能。動(dòng)作模式信息是表示對(duì)于被分配了任務(wù)的OS是1個(gè)的情況 25個(gè)的情況中的各 個(gè)情況，從被分配的任務(wù)的數(shù)量較多的OS起、將該OS分配給哪個(gè)位置的處理器的信息。如果設(shè)被分配任務(wù)的處理器中的某個(gè)處理器為第1處理器、第2處理器，則該動(dòng)作 模式信息在存在第1處理器、和與第1處理器相比直接連接的處理器之中被分配了任務(wù)的 處理器的數(shù)量較少的第2處理器的情況下，是將OS與處理器建立對(duì)應(yīng)以使得對(duì)第1處理器 分配的任務(wù)的量為對(duì)第2處理器分配的任務(wù)的量以上的信息。圖9是用附圖表現(xiàn)動(dòng)作模式信息保持模塊635保持的動(dòng)作模式信息的圖。圖9是表示從被分配的任務(wù)的數(shù)量較多的OS起、依次將該OS分配給哪個(gè)處理器 的圖，圖9a是被分配了任務(wù)的OS是1個(gè)的情況、圖9b是被分配了任務(wù)的OS是2個(gè)的情況、 圖9c是被分配了任務(wù)的OS是3個(gè)的情況、圖9d是被分配了任務(wù)的OS是4個(gè)的情況、圖9e 是任務(wù)被分配了的數(shù)量是5個(gè)的情況下的圖、圖9f是任務(wù)被分配了的數(shù)量是25個(gè)的情況 下的圖。再次回到圖6，繼續(xù)對(duì)管理器631的結(jié)構(gòu)的說明。處理器選擇模塊633與OS任務(wù)對(duì)應(yīng)信息保持模塊632、電壓頻率信息保持模塊 634和動(dòng)作模式信息保持模塊635通信，具有以下的4個(gè)功能。功能1 根據(jù)OS任務(wù)對(duì)應(yīng)信息保持模塊632保持的OS任務(wù)對(duì)應(yīng)信息、和動(dòng)作模式 信息保持模塊635保持的動(dòng)作模式信息，決定將各個(gè)OS分配給哪個(gè)處理器的功能。功能2 參照電壓頻率信息保持模塊634保持的電壓頻率信息，按照所決定的每個(gè) 處理器，根據(jù)對(duì)分配給該處理器的OS所分配的任務(wù)的數(shù)量，決定該處理器的動(dòng)作頻率和電 源電壓的功能。功能3 存儲(chǔ)被分配的OS、處理器、動(dòng)作頻率、電源電壓構(gòu)成的組，控制時(shí)鐘控制部 202以成為所決定的動(dòng)作頻率，控制電壓控制部以成為所決定的電源電壓的功能。功能4 對(duì)處理器發(fā)送啟動(dòng)信號(hào)，使該處理器啟動(dòng)的功能。這里，所謂啟動(dòng)信號(hào)，是 復(fù)位解除信號(hào)，各處理器通過在被供給電源的狀態(tài)下解除復(fù)位而被啟動(dòng)。以下，參照附圖對(duì)如以上那樣構(gòu)成的多處理器系統(tǒng)的動(dòng)作進(jìn)行說明?！磩?dòng)作〉多處理器LSI 100根據(jù)在其上執(zhí)行的軟件，實(shí)現(xiàn)各種功能，例如MPEG(M0ving Picture Experts Group 運(yùn)動(dòng)圖像專家組)的編碼處理、影像加工處理等的功能。在該實(shí)施方式1中，多處理器LSI 100為由外部的控制器啟動(dòng)、在啟動(dòng)時(shí)將存儲(chǔ)在 外部存儲(chǔ)器440的規(guī)定的存儲(chǔ)器區(qū)域中的程序讀入并執(zhí)行的結(jié)構(gòu)，控制器為在啟動(dòng)多處理 器LSI 100之前、將想要執(zhí)行的程序裝載到該規(guī)定的存儲(chǔ)器區(qū)域中的結(jié)構(gòu)。這里，對(duì)從啟動(dòng)多處理器LSI 100起、到構(gòu)成多處理器LSI 100的各處理器開始任 務(wù)處理為止的啟動(dòng)處理進(jìn)行說明。圖10是有關(guān)本實(shí)施方式的多處理器系統(tǒng)進(jìn)行的上述啟動(dòng)處理的流程圖。如果將多處理器LSI 100啟動(dòng)，則對(duì)處理器M123供給1. 2V電源電壓和800MHz的 時(shí)鐘信號(hào)，處理器Ml23被啟動(dòng)。如果處理器M123啟動(dòng)，則在該處理器上啟動(dòng)管理器631 (步驟S1000)。如果管理器631啟動(dòng)，則OS任務(wù)對(duì)應(yīng)信息保持模塊632將存儲(chǔ)在外部存儲(chǔ)器440
11的規(guī)定的存儲(chǔ)區(qū)域中的OS任務(wù)對(duì)應(yīng)信息讀入并保持，電壓頻率信息保持模塊634將存儲(chǔ)在 外部存儲(chǔ)器440的規(guī)定的存儲(chǔ)區(qū)域中的電壓頻率信息讀入并保持，動(dòng)作模式信息保持模塊 635將存儲(chǔ)在外部存儲(chǔ)器440的規(guī)定的存儲(chǔ)區(qū)域中的動(dòng)作模式信息讀入并保持。接著，處理器選擇模塊633根據(jù)OS任務(wù)對(duì)應(yīng)信息保持模塊632保持的OS任務(wù)對(duì) 應(yīng)信息、和動(dòng)作模式信息保持模塊635保持的動(dòng)作模式信息，從被分配的任務(wù)的數(shù)量較多 的OS起，依次按照動(dòng)作模式信息決定將各個(gè)OS分配給哪個(gè)處理器(步驟S1010)。如果決定向處理器的OS的分配，則處理器選擇模塊633參照電壓頻率信息保持模 塊634保持的電壓頻率信息，按照所決定的每個(gè)處理器，根據(jù)對(duì)分配給該處理器的OS分配 的任務(wù)的數(shù)量決定該處理器的動(dòng)作頻率和電源電壓(步驟S1020)。如果決定動(dòng)作頻率和電源電壓，則處理器選擇模塊633控制時(shí)鐘控制部202以成 為所決定的動(dòng)作頻率，控制電壓控制部203以成為所決定的電源電壓，對(duì)所決定的處理器 發(fā)送啟動(dòng)信號(hào)，啟動(dòng)該處理器(步驟S1030)。如果接收到啟動(dòng)信號(hào)的處理器分別啟動(dòng)，則在本處理器上啟動(dòng)管理器，再在管理 器上啟動(dòng)被分配的Os。所啟動(dòng)的處理器分別開始對(duì)被分配的OS所分配的任務(wù)的處理(步驟S1040)。〈具體例〉以下，對(duì)于上述啟動(dòng)處理中的、步驟S1010的處理和步驟S1020的處理，使用具體 例補(bǔ)充說明。該具體例是OS任務(wù)對(duì)應(yīng)信息保持模塊632保持的OS任務(wù)對(duì)應(yīng)信息為圖7所示的 信息的情況下的例子。在步驟S1010中，處理器選擇模塊633根據(jù)OS任務(wù)對(duì)應(yīng)信息保持模塊632保持 的OS任務(wù)對(duì)應(yīng)信息，得知被分配了任務(wù)的OS的數(shù)量是7個(gè)，所以將動(dòng)作模式信息保持模塊 635保持的動(dòng)作模式信息中的、被分配了任務(wù)的OS是7個(gè)的情況下的動(dòng)作模式信息讀出。圖11是用圖表現(xiàn)動(dòng)作模式信息保持模塊635保持的動(dòng)作模式信息中的、被分配了 任務(wù)的OS是7個(gè)的情況下的動(dòng)作模式信息的圖。如該圖所示，被分配了任務(wù)的OS是7個(gè)的情況下的動(dòng)作模式信息，表示從被分配 的任務(wù)的數(shù)量較多的OS起依次對(duì)處理器1101、處理器1102、處理器1103、處理器1104、處 理器1105、處理器1106、處理器1107進(jìn)行分配。因而，處理器選擇模塊633決定將第IOS向處理器M123分配、將第20S向處理器 H118分配、將第30S向處理器L122分配、將第40S向處理器G117分配、將第50S向處理器 1119分配、將第60S向處理器附對(duì)分配、將第70S向處理器RU8分配(步驟S1010)。接著，處理器選擇模塊633參照電壓頻率信息保持模塊634保持的電壓頻率信息， 決定被分配了任務(wù)數(shù)70的第IOS的處理器M123的動(dòng)作頻率為800MHz、電源電壓為1. 2V, 決定被分配了任務(wù)數(shù)50的第20S的處理器H118的動(dòng)作頻率為600MHz、電源電壓為1. IV， 決定被分配了任務(wù)數(shù)30的第30S的處理器L122的動(dòng)作頻率為300MHz、電源電壓為1. 0V, 決定被分配了任務(wù)數(shù)20的第40S的處理器G117的動(dòng)作頻率為300MHz、電源電壓為1. 0V, 決定被分配了任務(wù)數(shù)15的第50S的處理器1119的動(dòng)作頻率為300MHz、電源電壓為1. 0V, 決定被分配了任務(wù)數(shù)9的第60S的處理器WM的動(dòng)作頻率為100MHz、電源電壓為0. 8V,決 定被分配了任務(wù)數(shù)8的第70S的處理器RU8的動(dòng)作頻率為IOOMHz、電源電壓為0. 8V (步驟S1020)。此外，決定沒有被分配OS (該OS被分配有任務(wù))的處理器的動(dòng)作頻率為OHz、電源 電壓為OV。圖12是表示通過上述具體例決定的、各處理器的動(dòng)作頻率和電源電壓的圖。如該圖所示，決定處理器Alll 處理器F116、處理器J120、處理器K121、處理器 0125 處理器Q127和處理器SU9 處理器Yl!35的動(dòng)作頻率為OHz、電源電壓為0V，處理 器Μ123的動(dòng)作頻率為800MHz、電源電壓為1. 2V，處理器Hl 18的動(dòng)作頻率為600MHz、電源 電壓為1. IV，處理器L122、處理器G117和處理器1119的動(dòng)作頻率為300MHz、電源電壓為 1.0V，處理器附對(duì)和處理器RU8的動(dòng)作頻率為IOOMHz、電源電壓為0. 8V。根據(jù)上述多處理器系統(tǒng)，在將作為多處理器系統(tǒng)的處理對(duì)象的任務(wù)組的任務(wù)分配 給多個(gè)處理器來進(jìn)行處理的情況下，如果設(shè)被分配了任務(wù)的處理器中的某個(gè)處理器為第1 處理器、第2處理器，則在存在第1處理器、和與第1處理器相比直接連接的處理器之中被 分配了任務(wù)的處理器的數(shù)量較少的第2處理器的情況下，對(duì)各處理器進(jìn)行任務(wù)的分配，以 使得對(duì)第1處理器分配的任務(wù)的量為對(duì)第2處理器分配的任務(wù)的量以上。被分配了更多的任務(wù)的處理器與被分配了更少的處理器相比，有與其他被分配了 任務(wù)的處理器之間的通信量變多的傾向，此外，在相互連接的處理器間的通信中，不需要經(jīng) 由其他處理器。因而，本多處理器系統(tǒng)能夠?qū)Ω魈幚砥鞣峙淙蝿?wù)，以便能夠高效率地進(jìn)行路由處理。此外，根據(jù)上述多處理器系統(tǒng)，由于能夠?qū)⒈环峙淞藢?duì)第1處理器分配的任務(wù)的 量以下的量的任務(wù)的第2處理器的動(dòng)作頻率設(shè)為第1處理器的動(dòng)作頻率以下，所以通過 高效率地決定各處理器的動(dòng)作頻率，從而能夠使多處理器系統(tǒng)的耗電相對(duì)于性能的效率變 好。此外，根據(jù)上述多處理器系統(tǒng)，由于能夠?qū)]有被分配任務(wù)的處理器的動(dòng)作停止， 所以能夠?qū)]有分配任務(wù)的處理器的動(dòng)作功率設(shè)為0。此外，本多處理器系統(tǒng)由于能夠?qū)⒁宰鳛榈陀诘?動(dòng)作頻率的動(dòng)作頻率的第2動(dòng) 作頻率進(jìn)行動(dòng)作的處理器的動(dòng)作電壓，設(shè)為以第1動(dòng)作頻率進(jìn)行動(dòng)作的處理器的動(dòng)作電壓 以下，所以通過高效率地決定各處理器的動(dòng)作電壓，能夠使多處理器系統(tǒng)的耗電相對(duì)于性 能的效率變好?！磳?shí)施方式2>以下，作為有關(guān)本發(fā)明的多處理器系統(tǒng)的一實(shí)施方式，對(duì)有關(guān)將實(shí)施方式1的多 處理器系統(tǒng)的一部分變形后的實(shí)施方式2的變形多處理器系統(tǒng)進(jìn)行說明。變形多處理器系統(tǒng)每隔一定周期(例如5分鐘)嘗試作為處理對(duì)象的任務(wù)的數(shù)量 的變動(dòng)的檢測(cè)，在檢測(cè)到變動(dòng)的情況下將任務(wù)重新分配給處理器。變形多處理器系統(tǒng)使用與多處理器系統(tǒng)同樣將25個(gè)處理器以5X5的矩陣狀配置 的變形多處理器LSI實(shí)現(xiàn)。有關(guān)實(shí)施方式1的多處理器系統(tǒng)是將被分配了任務(wù)的K個(gè)OS分別分配給1個(gè)處 理器的例子，相對(duì)于此，有關(guān)實(shí)施方式2的變形多處理器系統(tǒng)在處理器上運(yùn)行的OS是3個(gè)， 各個(gè)OS被分配給1個(gè)以上的處理器。
此外，各處理器如果被供給電源電壓0.7V和OHz的時(shí)鐘信號(hào)，則成為如下狀態(tài)， 即雖然不作為處理器動(dòng)作、但存儲(chǔ)在寄存器等中的數(shù)據(jù)原樣繼續(xù)保持的狀態(tài)。以下，對(duì)于有關(guān)本實(shí)施方式2的變形多處理器系統(tǒng)的結(jié)構(gòu)，以與有關(guān)實(shí)施方式1的 多處理器系統(tǒng)的不同點(diǎn)為中心，參照附圖進(jìn)行說明。〈結(jié)構(gòu)〉有關(guān)實(shí)施方式2的變形多處理器LSI與有關(guān)實(shí)施方式1的多處理器LSIlOO之間 的硬件上的不同點(diǎn)是(1)作為網(wǎng)狀電源配線而追加了電壓為0. 7V的網(wǎng)狀構(gòu)造配線——
0.7V電源配線；O)電壓控制部203被變形為變形電壓控制部；(3)各電源塊的電源選擇電 路500被變形為電源選擇電路1300 ； (4)時(shí)鐘控制部202被變形為變形時(shí)鐘控制部。此外，在變形多處理器LSI上動(dòng)作的模塊與在多處理器LSI 100上動(dòng)作的模塊 之間的不同點(diǎn)是(1)管理器631被變形為管理器1431; ( 在多處理器LSI 100上動(dòng)作 的OS是第10S601 第K0S604，相對(duì)于此，在變形多處理器LSI上動(dòng)作的OS被變形為第 10S1401 第 30S1403。變形電壓控制部受在變形多處理器LSI上動(dòng)作的管理器1431控制，具有對(duì)電源塊 A211 電源塊Y235分別輸出作為表示電源塊的電源電壓的信號(hào)的、電壓信號(hào)a 電壓信號(hào) y的功能。電壓控制部203輸出的電壓信號(hào)A241 電壓信號(hào)Y265分別是表示1.2V、1. IV、 1.0V、0. 8V、0V的5種電壓的信號(hào)中的某1種電壓的信號(hào)，相對(duì)于此，變形電壓控制部輸出的 電壓信號(hào)a 電壓信號(hào)y分別為表示1. 2V、1. IV、1. 0V、0. 8V、0. 7V、0V的6種電壓的信號(hào)中 的某1個(gè)電壓的信號(hào)。此外，變形電壓控制部設(shè)定為，使其在變形多處理器LSI的啟動(dòng)時(shí)作為電壓信號(hào) h、電壓信號(hào)1、電壓信號(hào)m而輸出表示1. 2V的電壓的信號(hào)。該設(shè)定是為了在啟動(dòng)時(shí)使處理 器Hl 18、處理器L122、處理器M123在電源電壓1. 2V下動(dòng)作而設(shè)定的。電源選擇電路1300具有接收從變形電壓控制部輸出的電壓信號(hào)、將接收到的電 壓信號(hào)表示的電壓的電源電壓提供給相同的電源塊內(nèi)的處理器、時(shí)鐘供給電路、本地存儲(chǔ) 器、高速緩存的功能。電源選擇電路M402選擇對(duì)1. 2V電源配線、1. IV電源配線、1. OV電源配線、0. 8V電 源配線和接地配線供給的5種電源中的1種電源而提供給塊內(nèi)電源配線，相對(duì)于此，電源選 擇電路1300選擇對(duì)1. 2V電源配線、1. IV電源配線、1. OV電源配線、0. 8V電源配線、0. 7V電 源配線和接地配線供給的6種電源中的1種電源而提供給塊內(nèi)電源配線。圖13是表示電源選擇電路1300的結(jié)構(gòu)的框圖。如該圖所示，電源選擇電路1300具備切換開關(guān)1310。切換開關(guān)1310是根據(jù)電壓信號(hào)1321、從1. 2V電源配線1331,1. IV電源配線1332、
1.OV電源配線1333、0. 8V電源配線1334、0. 7V電源配線1335、和接地配線1336之中選擇 1個(gè)電源配線，將所選擇的電源配線與電源塊內(nèi)電源配線1337電連接的開關(guān)。電容器1340為了去除開關(guān)切換時(shí)的電壓噪聲而插入在電源選擇電路1300中。變形時(shí)鐘控制部是將設(shè)定在時(shí)鐘控制部202中的、在多處理器LSI 100的啟動(dòng) 時(shí)對(duì)ClockM283輸出800MHz的時(shí)鐘信號(hào)的設(shè)定，變形為在變形多處理器LSI的啟動(dòng)時(shí)對(duì) ClockH278、ClockL282和ClockM283輸出800MHz的時(shí)鐘信號(hào)的設(shè)定的單元。該設(shè)定是為
14了在啟動(dòng)時(shí)使處理器H188、處理器L122、處理器M123以動(dòng)作頻率800MHz動(dòng)作而設(shè)定的。圖14是表示在變形多處理器LSI上動(dòng)作的模塊的框圖。在變形多處理器LSI上動(dòng)作的模塊中，有管理器1431、在管理器1431上動(dòng)作的第 10S1401 第30S1403、在各OS上動(dòng)作的第1任務(wù)1451 第N任務(wù)1455等。這些模塊通過由處理器Alll 處理器Y135中的1個(gè)或多個(gè)處理器執(zhí)行存儲(chǔ)在外 部存儲(chǔ)器440中的程序而動(dòng)作。第1任務(wù)1451 第N任務(wù)1455分別被分配給第10S1401 第30S1403中的某1 個(gè)OS。第10S1401 第30S1403是種類分別相互不同的0S，具備具有進(jìn)行任務(wù)的調(diào)度功 能的第1調(diào)度器1411 第3調(diào)度器1413，被管理器1431分配給處理器Al 11 處理器Yl!35 中的1個(gè)以上的處理器，在被分配的所有處理器上動(dòng)作。第1調(diào)度器1411 第3調(diào)度器1413分別具有進(jìn)行對(duì)啟動(dòng)了本調(diào)度器的處理器分 配的任務(wù)的調(diào)度的功能、和存儲(chǔ)表示本調(diào)度器的作為調(diào)度的對(duì)象的任務(wù)的數(shù)量的任務(wù)負(fù)荷 指標(biāo)的功能。在對(duì)處理器分配的任務(wù)中有增減的情況下，調(diào)度器對(duì)增減后的任務(wù)組再次進(jìn)行調(diào) 度，將存儲(chǔ)的任務(wù)負(fù)荷指標(biāo)更新為表示增減后的任務(wù)組的數(shù)量的指標(biāo)。在對(duì)處理器分配的任務(wù)減少的情況下，例如因分配的任務(wù)的處理結(jié)束，有從被分 配的對(duì)象的任務(wù)中被除外的情況等，此外，在對(duì)處理器分配的任務(wù)增加的情況下，有處理中 的任務(wù)產(chǎn)生新的任務(wù)的情況等。管理器1431是從管理器631中刪除了 OS任務(wù)對(duì)應(yīng)信息保持模塊632和動(dòng)作模式 信息保持模塊635、將處理器選擇模塊633變形為處理器選擇模塊1433、將電壓頻率信息保 持模塊634變形為電壓頻率信息保持模塊1434、新追加了任務(wù)分配標(biāo)志保持模塊1436和連 接信息保持模塊1435的結(jié)構(gòu)。任務(wù)分配標(biāo)志保持模塊1436與處理器選擇模塊1433通信，具有保持處理器 Alll 處理器Υ135各自的任務(wù)分配標(biāo)志的功能。這里，所謂任務(wù)分配標(biāo)志，是表示從啟動(dòng)變形多處理器LSI起到當(dāng)前為止的期間 中是否向?qū)?yīng)的處理器分配了任務(wù)的1比特的標(biāo)志，該標(biāo)志在沒有分配任務(wù)的情況下為 “0”、分配了任務(wù)的情況下為“1”。電壓頻率信息保持模塊1434與處理器選擇模塊1433通信，具有將存儲(chǔ)在外部存 儲(chǔ)器440的規(guī)定的存儲(chǔ)區(qū)域中的變形電壓頻率信息讀入并保持的功能。變形電壓頻率信息是用來將處理器的電源電壓和動(dòng)作頻率根據(jù)對(duì)該處理器分配 的任務(wù)的數(shù)量和對(duì)應(yīng)于該處理器的任務(wù)分配標(biāo)志加以設(shè)定的信息。圖15是電壓頻率信息保持模塊1434保持的變形電壓頻率信息的數(shù)據(jù)結(jié)構(gòu)圖。如該圖所示，變形電壓頻率信息是將表示對(duì)處理器分配的任務(wù)的數(shù)量的任務(wù)數(shù) 量1501、表示任務(wù)分配標(biāo)志的值的任務(wù)分配標(biāo)志1502、表示電源塊的電源電壓的電源電壓 1503、和表示處理器的動(dòng)作頻率的動(dòng)作頻率1504建立了對(duì)應(yīng)的信息。根據(jù)該變形電壓頻率信息，例如表示對(duì)被分配了 0個(gè)任務(wù)、對(duì)應(yīng)的任務(wù)分配標(biāo)志 是1的處理器所屬于的電源塊，供給0. 7V的電源電壓，而且該處理器在OHz的動(dòng)作頻率下 動(dòng)作(即不動(dòng)作)，例如對(duì)被分配1 10的任務(wù)、對(duì)應(yīng)的任務(wù)分配標(biāo)志的值是0或1的處理器所屬于的電源塊，供給0. 8V的電源電壓，而且該處理器在IOOMHz下動(dòng)作。這里，對(duì)電源塊供給了 0.7V的電源電壓、但屬于該電源塊的處理器不動(dòng)作的狀 態(tài)，是屬于該電源塊的本地存儲(chǔ)器、高速緩沖存儲(chǔ)器、處理器內(nèi)的寄存器等因被供給電源電 壓而保持著數(shù)據(jù)，但由于處理器不動(dòng)作，所以不進(jìn)行數(shù)據(jù)的寫入及讀出的狀態(tài)。雖然處理器不動(dòng)作但繼續(xù)保持著數(shù)據(jù)，所以在處理器再次動(dòng)作的情況下，處理器 能夠?qū)⑦@些數(shù)據(jù)不進(jìn)行再裝載而加以利用。系統(tǒng)負(fù)荷管理模塊1432與第1調(diào)度器1411、第2調(diào)度器1412、第3調(diào)度器1413、 處理器選擇模塊1433通信，具有以下的4個(gè)功能。功能1 計(jì)測(cè)規(guī)定時(shí)間Tl (例如1分鐘)和規(guī)定時(shí)間T2 (例如5分鐘)的經(jīng)過的 定時(shí)器功能。功能2 每規(guī)定時(shí)間T2(例如5分鐘)取得啟動(dòng)中的各調(diào)度器存儲(chǔ)的任務(wù)負(fù)荷指 數(shù)的功能。功能3 存儲(chǔ)所取得的任務(wù)負(fù)荷指數(shù)的功能。功能4:將存儲(chǔ)的任務(wù)負(fù)荷指數(shù)與新取得的任務(wù)負(fù)荷指數(shù)比較，在存儲(chǔ)的任務(wù)負(fù) 荷指數(shù)表示的任務(wù)的數(shù)量的總和與新取得的任務(wù)負(fù)荷指數(shù)表示的任務(wù)的數(shù)量的總和之間 的變動(dòng)量是規(guī)定量(例如5%)以上的情況下，將存儲(chǔ)的任務(wù)負(fù)荷指數(shù)用新取得的任務(wù)負(fù)荷 指數(shù)覆蓋，并將所取得的任務(wù)負(fù)荷指數(shù)向處理器選擇模塊1433發(fā)送的功能。連接信息保持模塊1435與處理器選擇模塊1433通信，具有將存儲(chǔ)在外部存儲(chǔ)器 440的規(guī)定的存儲(chǔ)區(qū)域中的連接信息讀入并保持的功能。連接信息是表示處理器間的連接關(guān)系的信息。圖16是連接信息保持模塊1435保持的連接信息的數(shù)據(jù)結(jié)構(gòu)圖。如該圖所示，連接信息是將確定處理器的處理器ID1601、與確定直接連接的處理 器的連接處理器ID建立了對(duì)應(yīng)的信息。根據(jù)該連接信息，例如表示處理器A連接在處理器B和處理器F上。處理器選擇模塊1433與系統(tǒng)負(fù)荷管理模塊1432、任務(wù)分配標(biāo)志保持模塊1436、電 壓頻率信息保持模塊1434、連接信息保持模塊1435通信，具有以下的6個(gè)功能。功能1 如果從系統(tǒng)負(fù)荷管理模塊接收到任務(wù)負(fù)荷指標(biāo)，則按照OS的每個(gè)種類計(jì) 算分配任務(wù)的處理器的數(shù)量，計(jì)算對(duì)算出的各處理器分配的任務(wù)的數(shù)量的功能。處理器選擇模塊1433在功能1中，按照每個(gè)OS種類計(jì)算被分配的處理器的數(shù)量 和分配給處理器的任務(wù)的數(shù)量，以便對(duì)將任務(wù)負(fù)荷指標(biāo)所表示的任務(wù)的數(shù)量的總和除以80 時(shí)的商的數(shù)量的處理器分別分配80個(gè)任務(wù)、對(duì)1個(gè)處理器分配余數(shù)的數(shù)量的任務(wù)。功能2 根據(jù)被分配了任務(wù)的處理器的數(shù)量、對(duì)這些處理器分配的任務(wù)的數(shù)量、和 連接信息保持模塊1435保持的連接信息，計(jì)算要分配任務(wù)的處理器組的候選(以下稱作分 配處理器組候選)的功能。處理器選擇模塊1433在功能2中，基于連接信息，計(jì)算要分配任務(wù)的處理器的組 合的全部，在這些全部的組合之中，如果設(shè)被分配了任務(wù)的處理器中的某個(gè)處理器為第1 處理器、第2處理器，則在存在第1處理器、和與第1處理器相比直接連接的處理器之中被 分配了任務(wù)的處理器的數(shù)量較少的第2處理器的情況下，選擇對(duì)第1處理器分配的任務(wù)的 量為對(duì)第2處理器分配的任務(wù)的量以上的組合，計(jì)算由該組合表示的處理器組作為分配處理器組候選。功能3 從分配處理器組候選之中，選擇對(duì)于處理器與對(duì)該處理器分配的OS的組 合來說、與正在被分配任務(wù)的處理器組的組合之間的差最小的分配處理器組，將所選擇的 分配處理器組作為要分配任務(wù)的處理器組的功能。功能4 對(duì)于構(gòu)成要分配任務(wù)的處理器組的各個(gè)處理器，分別使用電壓頻率信息 保持模塊1434保持的變形電壓頻率信息、和任務(wù)分配標(biāo)志保持模塊1436保持的任務(wù)分配 標(biāo)志，根據(jù)對(duì)該處理器分配的任務(wù)的數(shù)量計(jì)算該處理器的動(dòng)作頻率和電源電壓的功能。功能5 控制變形塊控制部和變形電壓控制部，以使得構(gòu)成要分配任務(wù)的處理器 組的各個(gè)處理器分別在計(jì)算出的動(dòng)作頻率和動(dòng)作電壓下動(dòng)作，并對(duì)構(gòu)成要分配任務(wù)的處理 器組的各個(gè)處理器分別重新分配OS和任務(wù)的功能。功能6 將任務(wù)分配標(biāo)志保持模塊1436保持的任務(wù)分配標(biāo)志更新的功能。處理器選擇模塊1433在功能6中，在要分配任務(wù)的處理器組之中存在新的要被分 配任務(wù)的處理器的情況下，將任務(wù)分配標(biāo)志保持模塊1436保持的、相應(yīng)的處理器的任務(wù)分 配標(biāo)志的值從“ 0，，變更為“1”。以下，參照附圖對(duì)如以上那樣構(gòu)成的變形處理器系統(tǒng)的特征性的動(dòng)作進(jìn)行說明?！磩?dòng)作〉這里，對(duì)有關(guān)本實(shí)施方式的變形多處理器系統(tǒng)進(jìn)行的處理之中的、從啟動(dòng)變形多 處理器LSI起到各OS的調(diào)度器開始任務(wù)的調(diào)度為止的啟動(dòng)處理、從各OS的調(diào)度器定期地 取得任務(wù)負(fù)荷指標(biāo)的系統(tǒng)負(fù)荷管理、和對(duì)各處理器分配任務(wù)的處理器選擇處理進(jìn)行說明?！磫?dòng)處理〉圖17是有關(guān)本實(shí)施方式2的變形多處理器系統(tǒng)進(jìn)行的啟動(dòng)處理的流程圖。如果變形多處理器LSI啟動(dòng)，則對(duì)處理器H118、處理器L122和處理器M123供給 1. 2V的電源電壓和800MHz的時(shí)鐘信號(hào)，處理器H118、處理器L122和處理器M123啟動(dòng)。處理器H118、處理器L122和處理器M123如果被啟動(dòng)，則在本處理器上啟動(dòng)管理器 1431(步驟 S1700)。進(jìn)而，處理器M123在管理器1431上啟動(dòng)第10S1401，處理器Hl 18在管理器1431 上啟動(dòng)第20S1402,處理器L122在管理器1431上啟動(dòng)第30S1403 (步驟S1710)。如果第10S1401、第20S1402、第30S1403被啟動(dòng)，則各個(gè)調(diào)度器開始對(duì)啟動(dòng)了本調(diào) 度器的處理器分配的任務(wù)的調(diào)度，存儲(chǔ)表示作為本調(diào)度器調(diào)度的對(duì)象的任務(wù)的數(shù)量的任務(wù) 負(fù)荷指標(biāo)(步驟S1720)。從啟動(dòng)管理器1431起到各調(diào)度器存儲(chǔ)任務(wù)負(fù)荷指標(biāo)為止的所需時(shí)間例如是不到 1分鐘。<系統(tǒng)負(fù)荷管理處理>圖18是有關(guān)本實(shí)施方式2的變形多處理器系統(tǒng)進(jìn)行的系統(tǒng)負(fù)荷管理處理的流程 圖。如果管理器1431啟動(dòng)，則系統(tǒng)負(fù)荷管理模塊1432在啟動(dòng)處理中，為了在各調(diào)度器 存儲(chǔ)任務(wù)負(fù)荷指標(biāo)之前待機(jī)，啟動(dòng)定時(shí)器而開始規(guī)定時(shí)間Tl (例如1分鐘)的計(jì)測(cè)(步驟 S1800)。如果在啟動(dòng)定時(shí)器后經(jīng)過規(guī)定時(shí)間Tl (例如1分鐘)，則系統(tǒng)負(fù)荷管理模塊1432
17從各OS的調(diào)度器取得任務(wù)負(fù)荷指標(biāo)，再啟動(dòng)定時(shí)器而開始規(guī)定時(shí)間T2 (例如5分鐘)的計(jì) 測(cè)(步驟S1810)。如果取得任務(wù)負(fù)荷指標(biāo)，則系統(tǒng)負(fù)荷管理模塊1432將所取得的各OS的任務(wù)負(fù)荷 指標(biāo)發(fā)送給處理器選擇模塊1433 (步驟S1820)，存儲(chǔ)所取得的各OS的任務(wù)負(fù)荷指標(biāo)(步驟 S1830)。如果步驟S1830的處理結(jié)束，則系統(tǒng)負(fù)荷管理模塊1432待機(jī)直到在定時(shí)器啟動(dòng)后 經(jīng)過規(guī)定時(shí)間T2 (例如5分鐘)(步驟S1840)，如果在定時(shí)器啟動(dòng)后經(jīng)過規(guī)定時(shí)間T2 (例如 5分鐘)，則從各OS的調(diào)度器取得任務(wù)負(fù)荷指標(biāo)，再啟動(dòng)定時(shí)器，再次開始規(guī)定時(shí)間T2 (例 如5分鐘)的計(jì)測(cè)(步驟S1850)。如果取得任務(wù)負(fù)荷指標(biāo)，則系統(tǒng)負(fù)荷管理模塊1432將存儲(chǔ)的任務(wù)負(fù)荷指標(biāo)與所 取得的任務(wù)負(fù)荷指標(biāo)比較(步驟S1860)。在比較的結(jié)果是任務(wù)負(fù)荷指標(biāo)表示的任務(wù)的數(shù)量的總和的變動(dòng)量是規(guī)定量(例 如5%)以上的情況下(步驟S1870:是)，變形多處理器系統(tǒng)再次進(jìn)行步驟S1820以后的 處理，在任務(wù)負(fù)荷指標(biāo)表示的任務(wù)的數(shù)量的總和的變動(dòng)量是低于規(guī)定量(例如5%)的情況 下(步驟S1870 否)，變形多處理器系統(tǒng)再次進(jìn)行步驟S1840以后的處理。<處理器選擇處理>圖19是有關(guān)本實(shí)施方式2的變形多處理器系統(tǒng)進(jìn)行的處理器選擇處理的流程圖。如果管理器1431啟動(dòng)(步驟S1900)，則任務(wù)分配標(biāo)志保持模塊1436將保持的各 處理器的任務(wù)分配標(biāo)志用初始值“0”進(jìn)行初始化(步驟S1905)。如果步驟S1905的處理結(jié)束，則處理器選擇模塊1433在從系統(tǒng)負(fù)荷管理模塊1432 發(fā)送來任務(wù)負(fù)荷指標(biāo)之前待機(jī)(步驟S1910 否 步驟S1910的循環(huán))。在步驟S1910中，處理器選擇模塊1433如果接收到來自系統(tǒng)負(fù)荷管理模塊1432 的任務(wù)負(fù)荷指標(biāo)(步驟S1910 是)，則按照OS的每個(gè)種類，計(jì)算分配任務(wù)的處理器的數(shù)量， 計(jì)算對(duì)計(jì)算出的各處理器分配的任務(wù)的數(shù)量(步驟S1915)。在步驟S1915中，處理器選擇模塊1433按照每個(gè)OS種類計(jì)算被分配的處理器的 數(shù)量和對(duì)處理器分配的任務(wù)的數(shù)量，以便對(duì)將任務(wù)負(fù)荷指標(biāo)所表示的任務(wù)的數(shù)量的總和除 以80時(shí)的商的數(shù)量的處理器分別分配80個(gè)任務(wù)、對(duì)1個(gè)處理器分配余數(shù)的數(shù)量的任務(wù)。如果步驟S1915的處理結(jié)束，則處理器選擇模塊1433根據(jù)被分配了任務(wù)的處理器 的數(shù)量、對(duì)這些處理器分配的任務(wù)的數(shù)量、和連接信息保持模塊1435保持的連接信息，計(jì) 算分配處理器組候選(步驟S1920)。在步驟S1920中，處理器選擇模塊1433基于連接信息，計(jì)算要分配任務(wù)的處理器 的全部組合，在這些全部組合之中，如果將被分配了任務(wù)的處理器中的某個(gè)處理器設(shè)為第1 處理器、第2處理器，則在存在第1處理器、和與第1處理器相比直接連接的處理器之中被 分配了任務(wù)的處理器的數(shù)量較少的第2處理器的情況下，選擇對(duì)第1處理器分配的任務(wù)的 量為對(duì)第2處理器分配的任務(wù)的量以上的組合，選擇由該組合表示的處理器組作為分配處 理器組候選。如果步驟S1920的處理結(jié)束，則處理器選擇模塊1433從計(jì)算出的分配處理器組候 選之中，選擇對(duì)于處理器與對(duì)該處理器分配的OS的組合來說、與正在被分配任務(wù)的處理器 組的組合之間的差最小的分配處理器組，將選擇出的分配處理器組作為要分配任務(wù)的處理器組(步驟S1925)。如果步驟S1925的處理結(jié)束，則處理器選擇模塊1433對(duì)于構(gòu)成要分配任務(wù)的處理 器組的各個(gè)處理器，分別使用電壓頻率信息保持模塊1434保持的變形電壓頻率信息、和任 務(wù)分配標(biāo)志保持模塊1436保持的任務(wù)分配標(biāo)志，根據(jù)對(duì)該處理器分配的任務(wù)的數(shù)量計(jì)算 該處理器的動(dòng)作頻率和電源電壓(步驟S1930)。如果步驟S1930的處理結(jié)束，則處理器選擇模塊1433檢查在要分配任務(wù)的處理器 組之中是否存在新的被分配了任務(wù)的處理器(步驟S1935)。所謂新的被分配的處理器，是被分配了任務(wù)的處理器之中的、任務(wù)分配標(biāo)志保持 模塊1436保持的任務(wù)分配標(biāo)志的值是“0”的處理器。在步驟S1935中，在存在新被分配了任務(wù)的處理器的情況下(步驟S1935 是)，處 理器選擇模塊1433將任務(wù)分配標(biāo)志保持模塊1436保持的、相應(yīng)的處理器的任務(wù)分配標(biāo)志 的值從“0”變更為“ 1”(步驟S1940)。在步驟S1940的處理結(jié)束的情況下、和在步驟S1935中不存在新被分配任務(wù)的處 理器的情況下(步驟S1935 否)，處理器選擇模塊1433控制變形時(shí)鐘控制部和變形電壓 控制部，以使構(gòu)成要分配任務(wù)的處理器組的各個(gè)處理器分別在計(jì)算出的動(dòng)作頻率和電源 電壓下動(dòng)作，并且對(duì)構(gòu)成要分配任務(wù)的處理器組的處理器分別重新分配OS和任務(wù)(步驟 S1945)。如果步驟S1945的處理結(jié)束，則變形多處理器系統(tǒng)再次回到步驟S1910的處理，重 復(fù)步驟S1910以后的處理。根據(jù)上述變形多處理器系統(tǒng)，在作為變形多處理器系統(tǒng)的處理對(duì)象的任務(wù)的數(shù)量 隨著時(shí)間的經(jīng)過而變動(dòng)的情況下，能夠?qū)S和任務(wù)重新對(duì)處理器分配。因而，在作為處理對(duì)象的任務(wù)的量隨時(shí)間變動(dòng)的情況下，也能夠?qū)Ω魈幚砥髦匦?分配任務(wù)、以便能夠高效率地進(jìn)行路由處理。<實(shí)施方式3>以下，作為有關(guān)本發(fā)明的多處理器系統(tǒng)的一實(shí)施方式，對(duì)將有關(guān)實(shí)施方式2的變 形多處理器系統(tǒng)的一部分進(jìn)一步變形后的有關(guān)實(shí)施方式3的第2變形多處理器系統(tǒng)進(jìn)行說 明。第2變形多處理器系統(tǒng)每隔一定周期(例如5分鐘)將任務(wù)重新對(duì)處理器分配， 以使得當(dāng)前被分配最多任務(wù)的處理器不會(huì)成為新的要被分配最多任務(wù)的處理器。這是為了防止因?qū)ν惶幚砥鏖L期間分配許多任務(wù)發(fā)生的熱失控。第2變形多處理器系統(tǒng)與變形多處理器系統(tǒng)沒有硬件的不同點(diǎn)，但動(dòng)作的軟件的 一部分相互不同。以下，以與有關(guān)實(shí)施方式2的變形多處理器系統(tǒng)的不同點(diǎn)為中心，參照附圖對(duì)有 關(guān)本實(shí)施方式的第2變形多處理器系統(tǒng)的結(jié)構(gòu)進(jìn)行說明。圖20是表示在第2變形多處理器系統(tǒng)中、在變形多處理器LSI上動(dòng)作的模塊的框 圖。在第2變形多處理器系統(tǒng)中動(dòng)作的模塊為將變形多處理器系統(tǒng)中動(dòng)作的模塊之 中的、管理器1431變更為管理器2031的結(jié)構(gòu)。管理器2031與管理器1431相比，將系統(tǒng)負(fù)荷管理模塊1432變形為系統(tǒng)負(fù)荷管理
19模塊2032、將處理器選擇模塊1433變形為處理器選擇模塊2033。系統(tǒng)負(fù)荷管理模塊2032與第1調(diào)度器1411、第2調(diào)度器1412、第3調(diào)度器1413、 處理器選擇模塊2033通信，除了系統(tǒng)負(fù)荷管理模塊1432具有的功能1和功能2以外，還具 有以下的功能。功能3a 將所取得的任務(wù)負(fù)荷指數(shù)發(fā)送給處理器選擇模塊2033的功能。處理器選擇模塊2033與系統(tǒng)負(fù)荷管理模塊2032、任務(wù)分配標(biāo)志保持模塊1436、電 壓頻率信息保持模塊1434、連接信息保持模塊1435通信，除了處理器選擇模塊1433具有的 功能1、功能2、功能4、功能5和功能6以外，還具有以下的功能。功能3a 對(duì)與當(dāng)前被分配最多任務(wù)的處理器不同的處理器分配最多任務(wù)，并且選 擇對(duì)于處理器與對(duì)該處理器分配的OS的組合來說、與正在被分配任務(wù)的處理器組的組合 之間的差最小的分配處理器組，將所選擇的處理器組作為要分配任務(wù)的處理器組的功能。以下，參照附圖對(duì)以上那樣構(gòu)成的第2變形多處理器系統(tǒng)的特征性的動(dòng)作進(jìn)行說 明?！磩?dòng)作〉這里，對(duì)有關(guān)本實(shí)施方式3的第2變形多處理器系統(tǒng)進(jìn)行的處理中的、從各OS的 調(diào)度器定期地取得任務(wù)負(fù)荷指標(biāo)的變形系統(tǒng)負(fù)荷管理處理、和對(duì)各處理器分配任務(wù)的變形 處理器選擇處理進(jìn)行說明。<變形系統(tǒng)負(fù)荷管理處理>該變形系統(tǒng)負(fù)荷管理處理是將實(shí)施方式2的系統(tǒng)負(fù)荷管理處理的一部分變形的 處理，如果實(shí)施方式2的系統(tǒng)負(fù)荷管理處理的步驟S1820的處理結(jié)束，則不進(jìn)行步驟S1830 的處理而進(jìn)行步驟S1840以下的處理，如果步驟S1850的處理結(jié)束，則不進(jìn)行步驟S1860的 處理和步驟S1870的處理，而再次進(jìn)行步驟S1820以下的處理。圖21是有關(guān)本實(shí)施方式3的第2變形多處理器系統(tǒng)進(jìn)行的變形系統(tǒng)負(fù)荷管理處 理的流程圖。步驟S2100 步驟S2120、步驟S2140 步驟S2150的處理，分別對(duì)應(yīng)于實(shí)施方式 2的系統(tǒng)負(fù)荷管理處理的步驟S1800 步驟S1820、步驟S1840 步驟S1850(參照?qǐng)D18) 的處理，并將管理器1431替換為管理器2031，將系統(tǒng)負(fù)荷管理模塊1432替換為系統(tǒng)負(fù)荷管 理模塊2032，將處理器選擇模塊1433替換為處理器選擇模塊2033。因而，這里省略說明。如果步驟S2120的處理結(jié)束，則第2變形多處理器系統(tǒng)進(jìn)行步驟S2140的處理，此 外，如果步驟S2150的處理結(jié)束，則第2變形多處理器系統(tǒng)再次進(jìn)行步驟S2120以后的處理。 <變形處理器選擇處理>該變形處理器選擇處理是將實(shí)施方式2的處理器選擇處理的一部分變形后的處 理，將實(shí)施方式2的處理器選擇處理的步驟S1925的處理替換為了后述的步驟S2225的處理。圖22是有關(guān)本實(shí)施方式3的第2變形多處理器系統(tǒng)進(jìn)行的變形處理器選擇處理 的流程圖。步驟S2200 步驟S2220、步驟S2230 步驟S2245的處理分別對(duì)應(yīng)于實(shí)施方式2的處理器選擇處理的步驟S1900 步驟S1920、步驟S1930 步驟S1945(參照?qǐng)D19)的處 理，并將管理器1431替換為管理器2031，將系統(tǒng)負(fù)荷管理模塊1432替換為系統(tǒng)負(fù)荷管理模 塊2032，將處理器選擇模塊1433替換為處理器選擇模塊2033。因而，這里省略說明。如果步驟S2220的處理結(jié)束，則處理器選擇模塊2033對(duì)與當(dāng)前被分配最多的任務(wù) 的處理器不同的處理器分配最多任務(wù)，并且選擇對(duì)于處理器和對(duì)該處理器分配的OS的組 合來說、與正在被分配任務(wù)的處理器組的組合之間的差最小的分配處理器組，將所選擇的 分配處理器組作為要分配任務(wù)的處理器組(步驟S2225)。如果步驟S2225的處理結(jié)束，則第2變形多處理器系統(tǒng)進(jìn)行步驟S2230以后的處理。<具體例>圖23是表示即將由管理器2031重新對(duì)處理器分配任務(wù)之前的時(shí)刻(以后稱作時(shí) 刻tl)和剛剛重新分配之后的時(shí)刻(以后稱作時(shí)刻t2)的、對(duì)處理器分配的OS和任務(wù)數(shù)的 一例的圖。該圖的上圖是表示時(shí)刻1時(shí)的對(duì)處理器分配的OS和任務(wù)的數(shù)量的圖，下圖是時(shí)刻 t2時(shí)的對(duì)處理器分配的OS和任務(wù)的數(shù)量的圖。在時(shí)刻tl，被分配最多任務(wù)的處理器是被分配了第IOS和任務(wù)數(shù)80的處理器 M123、以及被分配第20S和任務(wù)數(shù)80的處理器H118，但如果成為時(shí)刻t2，則被分配最多任 務(wù)的處理器成為被分配第IOS和任務(wù)數(shù)80的處理器L122、以及被分配第20S和任務(wù)數(shù)80 的處理器Gl 17。這樣，每當(dāng)管理器2031將任務(wù)重新分配給處理器，被分配最多任務(wù)的處理器就變 化，所以不會(huì)對(duì)同一個(gè)處理器持續(xù)分配最多的任務(wù)。根據(jù)上述多處理器系統(tǒng)，在將任務(wù)重新分配給處理器的情況下，能夠?qū)⑷蝿?wù)重新 分配給處理器，以使當(dāng)前被分配最多任務(wù)的處理器不會(huì)成為新的被分配最多任務(wù)的處理
ο因而，能夠防止因同一個(gè)處理器長期間被分配許多任務(wù)而發(fā)生的熱失控。此外，如果由溫度較高的處理器執(zhí)行處理，則可知與由溫度較低的處理器執(zhí)行的 情況相比耗電量變大，如果由溫度較高的處理器持續(xù)執(zhí)行處理，則可知因熱帶來的劣化使 該處理器的故障發(fā)生率變高，但根據(jù)上述多處理器系統(tǒng)，能夠抑制因處理器的溫度變高帶 來的耗電量的增加，抑制因處理器的溫度變高帶來的故障發(fā)生率的增加。< 補(bǔ)充 >以上，作為有關(guān)本發(fā)明的多處理器系統(tǒng)的一實(shí)施方式，設(shè)為實(shí)施方式1、實(shí)施方式 2、實(shí)施方式3，基于3個(gè)多處理器系統(tǒng)的例子進(jìn)行了說明，但也可以如以下這樣變形，本發(fā) 明當(dāng)然并不限定于由上述實(shí)施方式表示那樣的認(rèn)證系統(tǒng)。(1)在實(shí)施方式1中，對(duì)于多處理器LSI 100由以5X5的矩陣狀配置的25個(gè)處理 器構(gòu)成、各處理器彼此是具有相同的功能的相同的形狀的例子進(jìn)行了說明，但只要是包括3 個(gè)以上的相互通信的處理器的結(jié)構(gòu)，這些處理器并未全部相互直接連接的結(jié)構(gòu)就可以，處 理器的數(shù)量也可以不一定是25個(gè)，也不一定需要將處理器以5 X 5的矩陣狀配置，各處理器 也不一定需要是相同的功能，各處理器也不一定需要是相同的形狀。
21
(2)在實(shí)施方式1中，對(duì)于第10S601 第K0S604分別是相互不同的種類的OS的 例子進(jìn)行了說明，但只要是在管理器631上動(dòng)作，并不一定需要是相互不同種類的0S，它們 的一部分或全部也可以是相同種類的OS。(3)在實(shí)施方式1中，作為動(dòng)作模式信息的例子，舉出了圖9a 圖9f、圖11所示 的例子，但如果設(shè)被分配了任務(wù)的處理器中的某個(gè)處理器為第1處理器、第2處理器，則該 動(dòng)作模式信息只要是在存在第1處理器、和與第1處理器相比直接連接的處理器之中被分 配了任務(wù)的處理器的數(shù)量較少的第2處理器的情況下，將OS與處理器建立對(duì)應(yīng)，以使得對(duì) 于第1處理器和第2處理器的全部組合，對(duì)第1處理器分配的任務(wù)的量為對(duì)第2處理器分 配的任務(wù)的量以上，則并不一定需要限定于圖9a 圖9f、圖11所示的信息。(4)在實(shí)施方式1中，對(duì)于管理器631基于對(duì)各OS分配的任務(wù)的數(shù)量將各OS分配 給處理器的例子進(jìn)行了說明，但只要是表示對(duì)各OS分配的任務(wù)的量，則也可以并不一定需 要基于對(duì)各OS分配的任務(wù)的數(shù)量。例如，也可以是包含在任務(wù)中的命令步驟的總數(shù)、任務(wù) 所處理的數(shù)據(jù)的大小等。包含在被分配的任務(wù)中的命令步驟的總數(shù)更多的處理器，與包含在被分配的任務(wù) 中的命令步驟的總數(shù)更少的處理器相比，有與其他被分配任務(wù)的處理器之間的通信量變多 的傾向，被分配的任務(wù)所處理的數(shù)據(jù)的大小更大的處理器與被分配的任務(wù)所處理的數(shù)據(jù)的 大小更小的處理器相比，有與其他被分配任務(wù)的處理器之間的通信量變多的傾向。(5)在實(shí)施方式1中，對(duì)于構(gòu)成多處理器系統(tǒng)的所有的處理器構(gòu)成在1個(gè)半導(dǎo)體集 成電路內(nèi)的例子進(jìn)行了說明，但只要各處理器能夠相互通信，并不一定需要所有的處理器 構(gòu)成在1個(gè)半導(dǎo)體集成電路內(nèi)，例如也可以構(gòu)成在多個(gè)半導(dǎo)體集成電路內(nèi)，此外，也可以不 一定由半導(dǎo)體集成電路形成處理器。(6)在實(shí)施方式1中，對(duì)于多個(gè)處理器配置在1個(gè)平面內(nèi)的結(jié)構(gòu)的例子進(jìn)行了說 明，但只要各處理器能夠相互通信，也可以并不一定配置在1個(gè)平面內(nèi)。圖M是表示將18個(gè)處理器(處理器MOl 處理器M14)以3X3X2的3維狀 配置的例子的圖。例如，如該圖所示，也可以是將多個(gè)處理器以3維狀配置的結(jié)構(gòu)。(7)在實(shí)施方式1中，對(duì)于包含在各電源塊中的處理器、本地存儲(chǔ)器、和高速緩沖 存儲(chǔ)器在相同的時(shí)鐘信號(hào)和電源電壓的組合下動(dòng)作的例子進(jìn)行了說明，但只要處理器能夠 正常使用本地存儲(chǔ)器和高速緩沖存儲(chǔ)器，并不需要處理器、本地存儲(chǔ)器和高速緩沖存儲(chǔ)器 在相同的時(shí)鐘信號(hào)和電源電壓的組合下動(dòng)作。例如，也可以是高速緩沖存儲(chǔ)器配置在與處理器不同的電源塊中，與處理器的動(dòng) 作頻率和電源電壓無關(guān)而總是在IOOMHz的動(dòng)作頻率和電源電壓0. 8V下動(dòng)作的結(jié)構(gòu)等，也 可以是本地存儲(chǔ)器配置在與處理器不同的電源塊中，在獨(dú)立于處理器而被控制的動(dòng)作頻率 和電源電壓下動(dòng)作的結(jié)構(gòu)。(8)在實(shí)施方式1中，對(duì)于外部存儲(chǔ)器440存在于多處理器LSI 100的外部的例子 進(jìn)行了說明，但也可以集成在多處理器LSI 100內(nèi)。(9)在實(shí)施方式1中，對(duì)于根據(jù)對(duì)處理器分配的任務(wù)的數(shù)量來設(shè)定該處理器的電 源電壓和動(dòng)作頻率的例子進(jìn)行了說明，但也可以根據(jù)對(duì)處理器分配的任務(wù)的數(shù)量來設(shè)定該 處理器的動(dòng)作頻率，而處理器的電源電壓則不論對(duì)該處理器分配的任務(wù)的數(shù)量如何都為一定，也可以不論對(duì)處理器分配的任務(wù)的數(shù)量如何，該處理器的電源電壓和動(dòng)作頻率都為一定。(10)在實(shí)施方式2中，對(duì)于從分配處理器組候選之中，選擇對(duì)于該處理器與對(duì)該 處理器分配的OS的組合來說、與正在被分配任務(wù)的處理器組的組合之間的差最小的分配 處理器組，并將所選擇的分配處理器組作為分配任務(wù)的處理器組的例子進(jìn)行了說明，但也 可以是，選擇對(duì)于處理器與該處理器的電源電壓的組合來說、與正在被分配任務(wù)的處理器 組的組合之間的差最小的分配處理器組，也可以是，選擇對(duì)于處理器與該處理器的動(dòng)作頻 率的組合來說、與正在被分配任務(wù)的處理器組的組合之間的差最小的分配處理器組。(11)在實(shí)施方式2中，對(duì)于在管理器1431上有3個(gè)種類的OS動(dòng)作的例子進(jìn)行了 說明，但OS的種類也可以不一定是3個(gè)。(12)在實(shí)施方式2中，對(duì)于將任務(wù)分配標(biāo)志由任務(wù)分配標(biāo)志保持模塊1436在管理 器1431啟動(dòng)時(shí)用初始值“0”進(jìn)行初始化的例子進(jìn)行了說明，但并不一定需要限定于僅在管 理器1431啟動(dòng)時(shí)設(shè)定為“0”的結(jié)構(gòu)。關(guān)于長時(shí)間沒有被分配任務(wù)的處理器，也有存儲(chǔ)在對(duì)應(yīng)的本地存儲(chǔ)器、高度緩存 等中的數(shù)據(jù)不是最新的數(shù)據(jù)的可能性變高的情況。因此，也可以是例如任務(wù)分配標(biāo)志保持模塊1436對(duì)于一定時(shí)間(例如15分鐘) 以上沒有任務(wù)分配的處理器，將任務(wù)分配標(biāo)志設(shè)定為“0”的結(jié)構(gòu)。(1 在實(shí)施方式2中，對(duì)于與對(duì)各處理器以80個(gè)為上限來分配任務(wù)的例子進(jìn)行了 說明，但并不一定需要將上限限定于80個(gè)，根據(jù)任務(wù)的種類及處理器的性能，也可以將任 務(wù)的上限數(shù)設(shè)為81個(gè)以上或79個(gè)以下。(14)在實(shí)施方式3中，對(duì)于第2變形多處理器系統(tǒng)按每規(guī)定的時(shí)間進(jìn)行將任務(wù)重 新分配給處理器的例子進(jìn)行了說明，但并不一定需要按每規(guī)定的時(shí)間進(jìn)行，例如也可以在 檢測(cè)到作為處理對(duì)象的任務(wù)的數(shù)量變動(dòng)的情況下將任務(wù)重新分配給處理器。產(chǎn)業(yè)上的可利用性
本發(fā)明能夠廣泛地在具備多個(gè)處理器的信息處理裝置中使用。
標(biāo)號(hào)說明
651第1任務(wù)
652第2任務(wù)
653第3任務(wù)
654第4任務(wù)
655第N任務(wù)
601 第 IOS
602 第 20S
603 第 30S
604 第 KOS
631管理器
6320S任務(wù)對(duì)應(yīng)信息保持模塊
633處理器選擇模塊
634電壓頻率信息保持模塊
635動(dòng)作模式信息保持模塊
權(quán)利要求
1.一種多處理器系統(tǒng)，包括3個(gè)以上的處理器，并進(jìn)行任務(wù)組的處理，該3個(gè)以上的處 理器中的各處理器相互通信，其特征在于，該多處理器系統(tǒng)具備存儲(chǔ)機(jī)構(gòu)，存儲(chǔ)反映了處理器間的連接關(guān)系的連接信息；以及任務(wù)管理機(jī)構(gòu)，參照存儲(chǔ)在上述存儲(chǔ)機(jī)構(gòu)中的連接信息，分配由各處理器處理的任務(wù)；上述任務(wù)管理機(jī)構(gòu)進(jìn)行上述任務(wù)的分配，以使得在上述任務(wù)的分配中，對(duì)于第1處理 器和與上述第1處理器相比直接連接的處理器之中被分配了任務(wù)的處理器的數(shù)量較少的 第2處理器來說，對(duì)上述第1處理器分配的任務(wù)的量在對(duì)上述第2處理器分配的任務(wù)的量 以上。
2.如權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于， 具備動(dòng)作頻率決定機(jī)構(gòu)，根據(jù)由上述任務(wù)管理機(jī)構(gòu)對(duì)各處理器分配的任務(wù)的量，決定各處 理器的動(dòng)作頻率；以及動(dòng)作控制機(jī)構(gòu)，使各處理器以由上述動(dòng)作頻率決定機(jī)構(gòu)決定的動(dòng)作頻率動(dòng)作； 上述動(dòng)作頻率決定機(jī)構(gòu)進(jìn)行上述動(dòng)作頻率的決定，以使得在上述動(dòng)作頻率的決定中， 對(duì)于上述第1處理器和上述第2處理器來說，上述第1處理器的動(dòng)作頻率在上述第2處理 器的動(dòng)作頻率以上。
3.如權(quán)利要求2所述的多處理器系統(tǒng)，其特征在于， 具備動(dòng)作電壓決定機(jī)構(gòu)，基于由上述動(dòng)作頻率決定機(jī)構(gòu)決定的上述處理器的各自的動(dòng)作頻 率，決定各處理器的動(dòng)作電壓，以使得在存在以第1動(dòng)作頻率動(dòng)作的處理器和以低于該第1 動(dòng)作頻率的第2動(dòng)作頻率動(dòng)作的處理器的情況下，以上述第1動(dòng)作頻率動(dòng)作的處理器的動(dòng) 作電壓成為以上述第2動(dòng)作頻率動(dòng)作的處理器的動(dòng)作電壓以上；以及電壓供給機(jī)構(gòu)，將由上述動(dòng)作電壓決定機(jī)構(gòu)決定的動(dòng)作電壓提供給各處理器。
4.如權(quán)利要求3所述的多處理器系統(tǒng)，其特征在于，上述任務(wù)管理機(jī)構(gòu)進(jìn)行上述任務(wù)的分配，以使得被分配任務(wù)的各處理器所連接的處理 器之中的至少1個(gè)處理器為被分配任務(wù)的處理器。
5.如權(quán)利要求4所述的多處理器系統(tǒng)，其特征在于，上述動(dòng)作頻率決定機(jī)構(gòu)進(jìn)行上述動(dòng)作頻率的決定，以使得在存在沒有被分配任務(wù)的處 理器的情況下，該處理器的動(dòng)作頻率為0赫茲。
6.如權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于， 上述任務(wù)的量是任務(wù)的數(shù)量。
7.如權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于，上述任務(wù)管理機(jī)構(gòu)具備測(cè)量時(shí)間的經(jīng)過的定時(shí)器，每隔規(guī)定時(shí)間進(jìn)行上述任務(wù)的分 配，以使得被分配的任務(wù)的量最多的處理器是前一個(gè)被分配的任務(wù)的量最多的處理器之外 的處理器。
8.如權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于，包含在上述多處理器系統(tǒng)中的全部的處理器以矩陣狀配置在1個(gè)半導(dǎo)體集成電路內(nèi)；各處理器是相互相同形狀的長方形，與鄰接的其他處理器直接連接。
9.一種多處理器控制方法，控制多處理器系統(tǒng)，該多處理器系統(tǒng)包括存儲(chǔ)機(jī)構(gòu)和3個(gè) 以上的處理器，并進(jìn)行任務(wù)組的處理，該3個(gè)以上的處理器中的各處理器相互通信，該存儲(chǔ) 機(jī)構(gòu)存儲(chǔ)反映了處理器間的連接關(guān)系的連接信息，特征在于，在分配由各處理器處理的任務(wù)時(shí)，參照存儲(chǔ)在上述存儲(chǔ)機(jī)構(gòu)中的上述連接信息進(jìn)行上 述任務(wù)的分配，以使得對(duì)于第1處理器和與上述第1處理器相比直接連接的處理器之中被 分配了任務(wù)的處理器的數(shù)量較少的第2處理器來說，對(duì)上述第1處理器分配的任務(wù)的量在 對(duì)上述第2處理器分配的任務(wù)的量以上。
10.一種多處理器集成電路，包括3個(gè)以上的處理器，并進(jìn)行任務(wù)組的處理，該3個(gè)以上 的處理器中的各處理器相互通信，其特征在于，該多處理器集成電路具備存儲(chǔ)機(jī)構(gòu)，存儲(chǔ)反映了處理器間的連接關(guān)系的連接信息；以及任務(wù)管理機(jī)構(gòu)，參照存儲(chǔ)在上述存儲(chǔ)機(jī)構(gòu)中的連接信息，分配由各處理器處理的任務(wù)；上述任務(wù)管理機(jī)構(gòu)進(jìn)行上述任務(wù)的分配，以使得在上述任務(wù)的分配中，對(duì)于第1處理 器和與上述第1處理器相比直接連接的處理器之中被分配了任務(wù)的處理器的數(shù)量較少的 第2處理器來說，對(duì)上述第1處理器分配的任務(wù)的量在對(duì)上述第2處理器分配的任務(wù)的量 以上。
全文摘要
本發(fā)明涉及多處理器系統(tǒng)、多處理器控制方法、以及多處理器集成電路。在多處理器系統(tǒng)中，一般被分配了更多的量的任務(wù)的處理器與被分配了更少的量的任務(wù)的處理器相比，有與其他被分配了任務(wù)的處理器之間的通信量變多的傾向。因而，為使各處理器能夠高效率地進(jìn)行路由處理，對(duì)于第1處理器、和與第1處理器相比直接連接的處理器之中被分配了任務(wù)的處理器的數(shù)量較少的第2處理器進(jìn)行任務(wù)的分配，以使得對(duì)第1處理器分配的任務(wù)的量在對(duì)第2處理器分配的任務(wù)的量以上。
文檔編號(hào)G06F1/26GK102105866SQ20108000216
公開日2011年6月22日 申請(qǐng)日期2010年5月20日 優(yōu)先權(quán)日2009年5月25日
發(fā)明者齊藤雅彥 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社