專利名稱：開漏總線的邊沿速率抑制的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及通信總線的邊沿速率(edge rate)抑制，更具體地，涉及開漏總 線(open drain bus)中的邊沿速率抑制。
背景技術(shù)：
諸如內(nèi)置集成電路總線、系統(tǒng)管理總線(SMBus)和其它的開漏總線包括數(shù)據(jù)線和 時(shí)鐘線。內(nèi)部集成電路總線通常被稱為lie、I2C或1 總線，并且在下面將其稱為I2C總 線。數(shù)據(jù)線和時(shí)鐘線中的每個(gè)可分別被稱為總線線路，或簡稱為線路。每根總線線路與上 拉電阻器、接口器件以及電容相連，該電容表示總線線路的分布式電容和所連接的接口器 件的總輸入電容。數(shù)據(jù)傳輸速率取決于電阻器可以對(duì)電容進(jìn)行充電的速度。I2C總線用在多種實(shí)現(xiàn)方式中，包括涉及服務(wù)器和計(jì)算機(jī)的實(shí)現(xiàn)方式，具有包括系 統(tǒng)監(jiān)視和配置在內(nèi)的應(yīng)用程序。然而，某些器件(例如處理器和ASIC)上的I2C管腳通常 使用具有高驅(qū)動(dòng)強(qiáng)度且沒有邊沿速率控制的GPIO管腳。這些方法會(huì)導(dǎo)致過沖和噪聲的問 題，這些問題可涉及例如比I2C總線的往返時(shí)間更短的轉(zhuǎn)變時(shí)的下降速率。由于總線結(jié)尾 處的反射的終止(wave off)，會(huì)出現(xiàn)相關(guān)的問題，這會(huì)導(dǎo)致沿總線分布的部件上的箝位和/ 或體二極管的導(dǎo)通。在補(bǔ)償快速轉(zhuǎn)變中會(huì)出現(xiàn)其它問題，這是由于I2C總線通信的其它特 性會(huì)受到影響，例如對(duì)可用于將總線驅(qū)動(dòng)到邏輯低的電壓電平的限制。由于上述以及其它問題，具有I2C總線的各種不同器件的實(shí)現(xiàn)以及這種器件的邊 沿速率抑制的實(shí)現(xiàn)仍然是一種挑戰(zhàn)。

發(fā)明內(nèi)容
在多個(gè)實(shí)施方式和應(yīng)用中示出了本發(fā)明，下面概述了這些實(shí)施方式和應(yīng)用中的一些。根據(jù)本發(fā)明的示例實(shí)施例，提供了一種與開漏總線一起操作的邊沿速率抑制電路 裝置。該電路裝置包括可變電阻電路，具有用于接收可變電壓信號(hào)的輸入和與開漏總線耦 合的輸出；以及控制電路，被配置為操作可變電阻電路。該控制電路響應(yīng)于可變電壓信號(hào)經(jīng) 歷從高電壓電平到低電壓電平的轉(zhuǎn)變，操作可變電阻電路以從高電阻狀態(tài)切換到低電阻狀 態(tài)。該控制電路還響應(yīng)于電壓信號(hào)經(jīng)歷從低電壓電平到高電壓電平的轉(zhuǎn)變，操作可變電阻 電路以從低電阻狀態(tài)切換到高電阻狀態(tài)。在另一示例實(shí)施例中，通信系統(tǒng)包括I2C總線，I2C總線包括雙向串行數(shù)據(jù)線和 串行時(shí)鐘線；耦合以在總線上進(jìn)行通信的器件；雙通道可變電阻電路以及控制可變電阻電 路的控制電路?？勺冸娮桦娐繁慌渲脼閷⑵骷获詈系娇偩€，每個(gè)通道分別與串行數(shù)據(jù) 線的雙向通道之一耦合，并且具有用于接收總線的可變電壓信號(hào)的輸入和與總線耦合的輸 出?？刂齐娐繁慌渲脼椴僮骺勺冸娮桦娐?，以便針對(duì)每個(gè)電路，響應(yīng)于可變電壓信號(hào)經(jīng)歷從 高電壓電平到低電壓電平的轉(zhuǎn)變，使可變電阻電路從高電阻狀態(tài)切換到低電阻狀態(tài)，并響 應(yīng)于電壓信號(hào)經(jīng)歷從低電壓電平到高電壓電平的轉(zhuǎn)變，使可變電阻電路從低電阻狀態(tài)切換到高電阻狀態(tài)。其它示例實(shí)施例涉及方法，該方法包括如上所述的方案。上述概述并不意在描述本公開的每個(gè)實(shí)施例或者每個(gè)實(shí)施方式。下面的附圖和詳 細(xì)的說明更具體地示意了各種實(shí)施例。


結(jié)合附圖，考慮下面的本發(fā)明各種實(shí)施例的詳細(xì)說明，可以更完善地理解本發(fā)明， 附圖中圖1示出了根據(jù)本發(fā)明的示例實(shí)施例的通信系統(tǒng)的方框圖；以及圖2示出了根據(jù)本發(fā)明的另一示例實(shí)施例的雙通道電平移位器的電路框圖。盡管可以以各種修改和可選形式對(duì)本發(fā)明進(jìn)行修改，但是在附圖中作為示例示出 了特定的修改和形式，并且將詳細(xì)地對(duì)其進(jìn)行說明。然而，應(yīng)該理解，這并不意在將本發(fā)明 限制于所描述的特定實(shí)施例。相反，意在覆蓋落入包括由權(quán)利要求所定義的方案在內(nèi)的本 發(fā)明范圍內(nèi)的所有修改、等同物和替換。
具體實(shí)施例方式本發(fā)明可應(yīng)用于與開漏總線一起使用的多種不同類型的處理器、器件和裝置。盡 管并不一定需要對(duì)本發(fā)明進(jìn)行這種限制，但是，通過使用該語境的示例討論，可以認(rèn)識(shí)到本 發(fā)明的多個(gè)方面。根據(jù)本發(fā)明的示例實(shí)施例，邊沿速率抑制電路與開漏總線一起操作，開漏總線是 例如具有雙向串行數(shù)據(jù)線和串行時(shí)鐘線的I2C總線。該電路裝置包括串連在開漏總線與一 個(gè)或多個(gè)器件之間的可變電阻電路，所述一個(gè)或多個(gè)器件通過開漏總線進(jìn)行通信，可變電 阻電路以不同電阻狀態(tài)進(jìn)行操作以應(yīng)對(duì)訪問總線的不同器件類型，并抑制總線上的根據(jù)各 自總線訪問而從器件接收到的電壓信號(hào)的邊沿速率?？勺冸娮桦娐肪哂杏糜趶脑陂_漏總線 上通信的器件接收電壓信號(hào)的輸入和與開漏總線耦合的輸出?？刂齐娐坊谳斎氲碾妷盒盘?hào)的轉(zhuǎn)變而以不同電阻狀態(tài)操作可變電阻電路，以控 制總線上的電壓轉(zhuǎn)變的邊沿速率。例如，響應(yīng)于電壓信號(hào)經(jīng)歷從高電壓電平到低電壓電平 的轉(zhuǎn)變，控制電路將可變電阻電路從高電阻狀態(tài)切換到低電阻狀態(tài)，這可用于降低(最小 化)將總線驅(qū)動(dòng)為低(VOL)所需的電壓電平。響應(yīng)于輸入的電壓信號(hào)經(jīng)歷從低電壓電平到 高電壓電平的轉(zhuǎn)變，控制電路將可變電阻電路從低電阻狀態(tài)切換到高電阻狀態(tài)，以針對(duì)隨 后的從高電壓到低電壓的轉(zhuǎn)變進(jìn)行準(zhǔn)備。根據(jù)本發(fā)明的另一示例實(shí)施例，I2C總線裝置包括用于輔助不遵從I2C的通信的 邊沿速率抑制電路。通常，I2C總線電路被配置用于實(shí)現(xiàn)例如計(jì)算機(jī)和/或計(jì)算機(jī)服務(wù)器 的計(jì)算機(jī)電路中的功能的控制和監(jiān)控，一些計(jì)算機(jī)電路并不完全遵從I2C規(guī)范(例如，參見 I2C規(guī)范第3版(2007年6月19日)，從荷蘭Eindhoven的NXP半導(dǎo)體公司可以獲得，通過 引用將其全部合并在此)。邊沿速率抑制電路抑制非遵從I2C規(guī)范的通信的電壓轉(zhuǎn)變的邊 沿速率，以允許多種器件使用I2C總線，例如采用通用輸入/輸出(GPIO)以相對(duì)高的驅(qū)動(dòng) 強(qiáng)度來驅(qū)動(dòng)I2C總線的器件。在一個(gè)實(shí)施方式中，諸如處理器或?qū)Ｓ眉呻娐?ASIC)之類的先進(jìn)處理部件使用GPIO來驅(qū)動(dòng)I2C總線，并且在I2C總線上使用邊沿速率抑制電路，以響應(yīng)于GPIO的輸出 驅(qū)動(dòng)強(qiáng)度來控制總線上的電壓信號(hào)的邊沿速率。邊沿速率抑制電路減慢總線上的其它部件 所看到的下降沿，以減輕和/或最小化下沖和噪聲問題。在一個(gè)實(shí)施方式中，邊沿速率抑制 電路被配置為在電壓信號(hào)的下降(高到低)轉(zhuǎn)變期間提供較高的電阻，然后在下降沿之后 提供較低的電阻。結(jié)合這里描述的上述和其它實(shí)施例，關(guān)于施加于總線的各個(gè)電壓信號(hào)，可以以不 同的方式實(shí)現(xiàn)各種可變電阻轉(zhuǎn)變。例如，可以立即響應(yīng)于輸入的電壓信號(hào)從低電壓到高電 壓的轉(zhuǎn)變，或者在該轉(zhuǎn)變之后的延遲時(shí)段之后，將可變電阻從低電阻調(diào)整為高電阻。類似 地，可以在輸入的信號(hào)從高電壓到低電壓的轉(zhuǎn)變的同時(shí)或者在其之后的某個(gè)延遲時(shí)段之 后，將電阻從高電阻調(diào)整為低電阻。根據(jù)本發(fā)明的另一示例實(shí)施例，針對(duì)從高到低的電壓轉(zhuǎn)變，以相對(duì)較高的電阻值 操作I2C總線的輸入處的自適應(yīng)/可變電阻器，在轉(zhuǎn)變之后以較低的電阻值進(jìn)行操作，以便 降低(或最小化)靜態(tài)VOL，并且在從低電壓到高電壓的轉(zhuǎn)變時(shí)再次以較高值進(jìn)行操作，以 針對(duì)隨后的與I2C總線的電容有關(guān)的從高電壓到低電壓的轉(zhuǎn)變進(jìn)行準(zhǔn)備。自適應(yīng)/可變電 阻器具有由電阻器的電阻狀態(tài)設(shè)置的RC上升時(shí)間，用于控制如在總線上所見的輸入的電 壓信號(hào)的邊沿速率轉(zhuǎn)變，可用于允許各種不同電路根據(jù)不同的協(xié)議在總線上操作，包括相 對(duì)低功率的電路和相對(duì)高功率的電路。現(xiàn)在轉(zhuǎn)向附圖，圖1示出了根據(jù)本發(fā)明的另一示例實(shí)施例的通信系統(tǒng)的方框圖。 系統(tǒng)100包括經(jīng)由I2C總線110連接在一起并通過I2C總線彼此通信的多個(gè)器件102、104、 106和108。如器件106和108之間的省略號(hào)所示，總線上通信的器件的數(shù)目可變，所示的 器件被提供作為示例以用于本討論。I2C總線110使用雙向二線總線(加上電源和地)在器件102-108之間傳遞信息。 器件102-108與總線110上的二線中的每根線連接，一根串行數(shù)據(jù)線(SDA)用于數(shù)據(jù)通信， 另一根串行時(shí)鐘線(SCL)用于器件102-108之間的數(shù)據(jù)通信的控制和同步。器件102-108 中的每個(gè)與其它器件中的每個(gè)并聯(lián)，并且每根總線線路(SDA和SCL)用于總線上的所有部 件的線“與(AND)”連接。當(dāng)器件102-108中的一個(gè)或多個(gè)被配置為開集/開漏器件時(shí)，在總線處于靜止?fàn)?態(tài)時(shí)上拉電阻電路111維持總線上的邏輯高值。當(dāng)器件希望訪問總線時(shí)，器件經(jīng)由置于與 地電勢的導(dǎo)通狀態(tài)的開集/開漏器件，將總線拉到邏輯低值。與I2C總線連接的器件102-108每個(gè)均可由地址標(biāo)識(shí)，并且可操作作為發(fā)射機(jī)、接 收機(jī)或者兩者。使用主-從通信協(xié)議來實(shí)現(xiàn)數(shù)據(jù)傳送。主器件是發(fā)起數(shù)據(jù)傳送并且產(chǎn)生時(shí) 鐘信號(hào)以允許傳送的器件；被尋址到的任何器件都可以當(dāng)作該主器件的從器件。數(shù)據(jù)傳送 可以由主器件發(fā)起，以向從器件發(fā)送數(shù)據(jù)(這里稱為“寫”)，或者向從器件請(qǐng)求數(shù)據(jù)(這里 稱為“讀”)。在靜止?fàn)顟B(tài)下，SDA和SCL總線線路均處于邏輯高狀態(tài)(這里稱為高，或者邏輯狀 態(tài)1)。主器件通過在SCL線路處于高的同時(shí)斷言(assert) SDA線路上的至邏輯低狀態(tài)的轉(zhuǎn) 變(這里稱為低，或者邏輯狀態(tài)0)來發(fā)起數(shù)據(jù)傳送；這被稱為START條件。其后，主器件切 換SCL線路以控制數(shù)據(jù)傳送的同步；當(dāng)SCL時(shí)鐘為低時(shí)，在SDA線路上出現(xiàn)數(shù)據(jù)值的改變， 并且當(dāng)SCL時(shí)鐘為高時(shí)，SDA線路的狀態(tài)被認(rèn)為是有效的。為了終止數(shù)據(jù)傳送，主器件在SCL時(shí)鐘為高的同時(shí)斷言SDA線路上的低至高的轉(zhuǎn)變；這被稱為STOP條件。其后，任何器件可 以通過如上所述斷言SDA線路上的高至低的轉(zhuǎn)變，作為主器件來控制總線。在一個(gè)實(shí)施例中，器件102是使用GPIO主器件、以相對(duì)高的電壓電平來驅(qū)動(dòng)I2C 總線110的處理器?？勺冸娮桦娐?12串連在器件102與I2C總線110之間?？刂齐娐?114響應(yīng)于器件102以如上所述的方式驅(qū)動(dòng)的總線I2C總線110的電壓電平的轉(zhuǎn)變，控制可 變電阻電路112，以控制總線上的下降(高至低)轉(zhuǎn)變的邊沿速率。在一些實(shí)施方式中，可 變電阻電路112被放置為接近器件102，以消除對(duì)信號(hào)116的傳輸線路影響，同時(shí)可變電阻 電路減慢I2C總線110上的下降沿。控制電路114以多種方式中的一個(gè)或多個(gè)來控制可變電阻電路112以實(shí)現(xiàn)邊沿速 率控制。在一個(gè)實(shí)施方式中，控制電路114以高和低電阻值來控制電阻電路112，以針對(duì)高 至低轉(zhuǎn)變維持高的值。在這種情況下，響應(yīng)于信號(hào)116經(jīng)歷從高電壓電平到低電壓電平的 轉(zhuǎn)變，控制電路114向可變電阻電路112發(fā)送信號(hào)，以將可變電阻電路112從高電阻狀態(tài)切 換到低電阻狀態(tài)。響應(yīng)于信號(hào)116經(jīng)歷從低電壓電平到高電壓電平的轉(zhuǎn)變，控制電路114 向可變電阻電路112發(fā)送信號(hào)，以將可變電阻電路112從低電阻狀態(tài)切換到高電阻狀態(tài)，以 針對(duì)隨后的高至低的轉(zhuǎn)變進(jìn)行準(zhǔn)備。在一個(gè)實(shí)施方式中，控制電路114還被配置為通過在電壓轉(zhuǎn)變之間將可變電阻電 路112維持在其當(dāng)前的電阻狀態(tài)下，來操作可變電阻電路112。例如，控制電路114將可變電 阻電路112在從高至低的轉(zhuǎn)變之后維持在低電阻狀態(tài)，直到下一個(gè)低至高的轉(zhuǎn)變，并且將 可變電阻電路112在從低至高的轉(zhuǎn)變之后維持在高電阻狀態(tài)，直到下一個(gè)高至低的轉(zhuǎn)變。在一些實(shí)施例中，可變電阻電路112操作以將總線116上拉。例如，如果器件102 是具有開漏輸出的低電壓器件，則可變電阻電路112可以提供如這里所述的下降沿速率控 制和電平轉(zhuǎn)移。對(duì)于這些實(shí)施例，可以結(jié)合上拉電阻電路111或與上拉電阻電路111分離 地使用可變電阻電路112來操作系統(tǒng)100。圖2示出了根據(jù)本發(fā)明的另一示例實(shí)施例的、并入有邊沿速率抑制的雙通道電平 移位器電路200的電路框圖。雙通道電平移位器200包括端子A、B、C、D、E、F、G和地(gnd)。 接地端子與提供了移位器電路的芯片襯底相連，與芯片上的NMOS晶體管的背柵極相連，并 且針對(duì)在控制邏輯250和252中使用的NMOS晶體管，與源極連接相連。雙通道電平移位器200包括兩個(gè)轉(zhuǎn)移通道。由晶體管212和214以及電阻器236 組成的第一轉(zhuǎn)移通道連接在端子D和E之間。由晶體管216和218以及電阻器238組成的 第二轉(zhuǎn)移通道連接在端子F和G之間。雙通道電平移位器200還包括NMOS晶體管210，NMOS晶體管210連接在端子B與 C之間并用作使端子A和B偏置到高于與端子C(晶體管210的源極)相連的低電壓的閾值 的參考晶體管。響應(yīng)于由處于至少高于低電源電壓的閾值電平的電源通過外部電阻器施加 于A和B端子的偏置，NMOS晶體管的柵極由將端子C連接到低電壓電源的導(dǎo)線偏置到高于 端子C上的電壓的閾值。兩個(gè)轉(zhuǎn)移通道(D、E和F、G)用于提供低電壓域中的信號(hào)與高電壓 域的信號(hào)之間的電平移位。例如，如果兩個(gè)域中的邏輯都是開漏，則在兩個(gè)電源域中都提供 高邏輯電平，并且信號(hào)是雙向的(如在I2C總線的情況下一樣)。由于端子電壓接近端子C 上的參考電壓，晶體管212用作端子D和E之間的低電阻連接，其中，晶體管212的柵-源 電壓接近參考晶體管210的閾值，并且通道電阻隨著晶體管212截止而快速增加。
雙通道電平移位器200還包括靜電放電(ESD)保護(hù)電路，包括主ESD保護(hù)器件 (ESDI、ESD3、ESD4、ESD5、ESD6、ESD7 禾口 ESD8)禾口輔 ESD 保護(hù)器件(ESD2、ESD9 禾口 ESD10)。 端子A與主ESD保護(hù)器件ESDI、串連電阻器230、PMOS晶體管的源極以及控制邏輯250和 252中的背柵極相連。電阻器230將端子A連接到參考晶體管210的柵極、輔ESD保護(hù)器件 ESD2以及電阻器232和電阻器234?，F(xiàn)在轉(zhuǎn)向由晶體管212和214、電阻器236以及相關(guān)的可變電阻控制組成的第一轉(zhuǎn) 移通道。晶體管214的控制電路由電阻器232、晶體管220以及耦合元件CO組成。電阻器 232、晶體管220以及耦合元件CO形成了晶體管214的控制電路。在一個(gè)實(shí)施方式中，耦合元件CO減小或最小化在端子E上的快速的高至低的轉(zhuǎn)變 期間柵極至端子E電壓的動(dòng)態(tài)變化，從而減小由電阻器236和晶體管214的串連組合形成 的端子D和E之間的路徑的電阻的變化。晶體管220在低至高的轉(zhuǎn)變期間用作箝位晶體管， 從而避免晶體管220的柵極過沖(例如，與端子C上的低參考電壓加上閾值標(biāo)稱工作點(diǎn)相 比)。電阻器232用作充電元件，在端子E上的高至低的轉(zhuǎn)變之后緩慢地使晶體管214的 柵極回到正確的工作點(diǎn)。在一個(gè)實(shí)施方式中，端子D至端子E的、通過晶體管214和電阻器 236的連接在高至低的轉(zhuǎn)變期間總是有效的。在高至低的轉(zhuǎn)變之后，晶體管212在端子D和E之間形成并行路徑，以減小/最小 化靜態(tài)低值。晶體管212的柵極控制電路由電阻器M0、輔ESD保護(hù)器件ESD 9和控制邏輯 模塊250組成?？刂七壿?50具有在輸入變?yōu)榈椭髮⒕w管212的柵極上拉到端子C上 的低參考電壓加上閾值偏置電壓的倒相功能?？刂七壿?50還在輸入(端子E)為高時(shí)將 柵極拉到地電勢。在一個(gè)實(shí)施方式中，控制邏輯塊250在端子E為高時(shí)實(shí)現(xiàn)低饋通電流，并且在切換 到低電阻狀態(tài)時(shí)緩慢地對(duì)晶體管212的柵極充電。例如，多級(jí)轉(zhuǎn)換緩沖器(例如，3、5或7 級(jí))可以與長柵極長度器件一起用于減小/最小化電流。在另一實(shí)現(xiàn)方式中，控制邏輯250在端子E為低之后逐漸使晶體管212導(dǎo)通。此 外，控制邏輯250在端子E變?yōu)楦咧罂焖俚財(cái)嚅_晶體管212，以使得晶體管212在下一次 高至低轉(zhuǎn)變之前斷開(例如，在基于特定電路條件來設(shè)置任意有關(guān)時(shí)間段的情況下)。在一 些實(shí)施方式中，以不短于大約60納秒的時(shí)間段導(dǎo)通或斷開并行晶體管212，并且對(duì)應(yīng)的切 換為大約120納秒，可以根據(jù)特定操作范圍來修改這些時(shí)間。第二轉(zhuǎn)移通道(晶體管16和218以及電阻器238)按照與第一轉(zhuǎn)移通道相同的方 式運(yùn)行。晶體管218的控制電路由電阻器234、晶體管222和耦合元件Cl形成。端子F和 G通過與晶體管216并行的、晶體管218和電阻器238的串連連接而連接。晶體管216的柵 極控制電路由電阻器242形成，電阻器242連接在端子G、輔ESD保護(hù)器件ESD 10以及控制 邏輯塊252的輸入之間。晶體管216的柵極與控制邏輯252的輸出相連，控制邏輯252按 照與控制邏輯250相同的方式運(yùn)行。盡管在上面并且在所附的權(quán)利要求書中描述了本發(fā)明，但是，本領(lǐng)域技術(shù)人員可 以認(rèn)識(shí)到，可以對(duì)本發(fā)明進(jìn)行多種改變而不背離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種與開漏總線一起操作的邊沿速率抑制電路，該電路包括可變電阻電路，具有用于接收可變電壓信號(hào)的輸入和與開漏總線耦合的輸出；以及 控制電路，被配置為通過以下方式操作可變電阻電路響應(yīng)于可變電壓信號(hào)經(jīng)歷從高電壓電平到低電壓電平的轉(zhuǎn)變，將可變電阻電路從高電 阻狀態(tài)切換到低電阻狀態(tài)；以及響應(yīng)于電壓信號(hào)經(jīng)歷從低電壓電平到高電壓電平的轉(zhuǎn)變，將可變電阻電路從低電阻狀 態(tài)切換到高電阻狀態(tài)。
2.根據(jù)權(quán)利要求1所述的電路，其中可變電阻電路包括低電阻電路路徑和高電阻電路路徑，以及控制電路被配置為通過激活低電阻電路路徑，將可變電阻電路從高電阻狀態(tài)切換到低 電阻狀態(tài)，并通過激活高電阻電路路徑，將可變電阻電路從低電阻狀態(tài)切換到高電阻狀態(tài)。
3.根據(jù)權(quán)利要求1所述的電路，其中可變電阻電路包括雙通道電平移位器電路，每個(gè)通道包括低電阻電路路徑和高電阻電 路路徑，并且每個(gè)通道分別與總線上的雙向通道之一耦合，以及控制電路被配置為通過激活低電阻電路路徑中的至少一個(gè)，將可變電阻電路從高電阻 狀態(tài)切換到低電阻狀態(tài)，并通過禁用低電阻電路路徑中的至少一個(gè)，將可變電阻電路從低 電阻狀態(tài)切換到高電阻狀態(tài)。
4.根據(jù)權(quán)利要求1所述的電路，其中 可變電阻電路包括低電阻電路，具有晶體管，所述晶體管在低電阻狀態(tài)下對(duì)用于傳遞信號(hào)的端子進(jìn)行耦 合；以及高電阻電路，具有晶體管和電阻器，所述晶體管被配置為在高電阻狀態(tài)下經(jīng)由電阻器 對(duì)用于傳遞信號(hào)的端子進(jìn)行耦合，以及控制電路被配置為通過使低電阻電路中的晶體管導(dǎo)通，以經(jīng)由低電阻電路中的晶體管對(duì)端子進(jìn)行耦合， 將可變電阻電路從高電阻狀態(tài)切換到低電阻狀態(tài)，以及通過斷開低電阻電路中的晶體管，將可變電阻電路從低電阻狀態(tài)切換到高電阻狀態(tài)。
5.根據(jù)權(quán)利要求1所述的電路，其中 可變電阻電路包括低電阻電路，具有晶體管，所述晶體管在低電阻狀態(tài)下對(duì)用于傳遞信號(hào)的端子進(jìn)行耦 合；以及高電阻電路，具有晶體管和電阻器，所述晶體管被配置為在高電阻狀態(tài)下經(jīng)由電阻器 對(duì)用于傳遞信號(hào)的端子進(jìn)行耦合，以及控制電路包括倒相電路，被配置為通過響應(yīng)于低輸入電壓，將低電阻電路中的晶體管的柵極拉到電路的檢測到的參考電 壓加上閾值電壓的電壓電平，以操作晶體管，將可變電阻電路從高電阻狀態(tài)切換到低電阻 狀態(tài)，通過響應(yīng)于高輸入電壓，將低電阻電路中的晶體管的柵極拉到地電勢，將可變電阻電 路從低電阻狀態(tài)切換到高電阻狀態(tài)。
6.根據(jù)權(quán)利要求1所述的電路，其中 可變電阻電路包括低電阻電路，具有晶體管，所述晶體管在低電阻狀態(tài)下對(duì)用于傳遞信號(hào)的端子進(jìn)行耦 合；以及高電阻電路，具有晶體管和電阻器，所述晶體管被配置為在高電阻狀態(tài)下經(jīng)由電阻器 對(duì)用于傳遞信號(hào)的端子進(jìn)行耦合，以及控制電路被配置為通過對(duì)低電阻電路中的晶體管的柵極施加漸進(jìn)的偏置，以緩慢地使晶體管導(dǎo)通，將可 變電阻電路從高電阻狀態(tài)切換到低電阻狀態(tài)，以及通過斷開低電阻電路中的晶體管以實(shí)現(xiàn)低饋通電流，將可變電阻電路從低電阻狀態(tài)切 換到高電阻狀態(tài)。
7.根據(jù)權(quán)利要求1所述的電路，其中可變電阻電路包括低電阻電路，具有晶體管，所述晶體管在低電阻狀態(tài)下對(duì)用于傳遞信號(hào)的端子進(jìn)行耦 合；以及高電阻電路，具有晶體管和電阻器，所述晶體管被配置為在高電阻狀態(tài)下經(jīng)由電阻器 對(duì)用于傳遞信號(hào)的端子進(jìn)行耦合，以及控制電路被配置為通過使低電阻電路中的晶體管導(dǎo)通，以經(jīng)由低電阻電路中的晶體管對(duì)端子進(jìn)行耦合， 將可變電阻電路從高電阻狀態(tài)切換到低電阻狀態(tài)，通過在比總線上傳遞的高電壓信號(hào)和低電壓信號(hào)之間的轉(zhuǎn)變時(shí)間段短的時(shí)間段內(nèi)斷 開低電阻電路中的晶體管，將可變電阻電路從低電阻狀態(tài)切換到高電阻狀態(tài)。
8.根據(jù)權(quán)利要求1所述的電路，其中可變電阻電路包括低電阻電路路徑和高電阻電路路徑，以及控制電路被配置為通過激活低電阻電路路徑，并且在低電阻電路路徑被激活的、從高電阻狀態(tài)到低電阻 狀態(tài)的轉(zhuǎn)變期間保持高電阻電路激活，將可變電阻電路從高電阻狀態(tài)切換到低電阻狀態(tài)， 以及通過激活高電阻電路路徑，將可變電阻電路從低電阻狀態(tài)切換到高電阻狀態(tài)。
9.根據(jù)權(quán)利要求1所述的電路，其中可變電阻電路包括轉(zhuǎn)移電路，所述轉(zhuǎn)移電路被配 置為提供低電壓域中的信號(hào)到高電壓域中的信號(hào)的電平移位。
10.根據(jù)權(quán)利要求1所述的電路，其中控制電路被配置為響應(yīng)于總線上的可變電壓信 號(hào)，在高電阻狀態(tài)和低電阻狀態(tài)之間切換可變電阻電路。
11.根據(jù)權(quán)利要求1所述的電路，還包括靜電放電保護(hù)電路，靜電放電保護(hù)電路被配置 為對(duì)電路中的靜電能量進(jìn)行放電。
12.根據(jù)權(quán)利要求1所述的電路，其中可變電阻電路串連在器件與總線之間，并且被配 置為在總線由與總線耦合的器件驅(qū)動(dòng)時(shí)控制開漏總線上的信號(hào)的邊沿速率。
13.根據(jù)權(quán)利要求1所述的電路，其中控制電路還被配置為通過使可變電阻電路在電 壓轉(zhuǎn)變之間保持在穩(wěn)定的電阻狀態(tài)，來操作可變電路電路。
14.根據(jù)權(quán)利要求1所述的電路，其中可變電阻電路和控制電路集成在單個(gè)電路中。
15.根據(jù)權(quán)利要求1所述的電路，其中開漏總線是按照I2C標(biāo)準(zhǔn)操作的I2C總線，并且 控制電路被配置為響應(yīng)于由不遵從I2C的器件驅(qū)動(dòng)I2C總線，通過控制可變電阻電路操作 在高電阻狀態(tài)下，來控制不遵從I2C的器件對(duì)總線的訪問。
16.一種通信系統(tǒng)，包括I2C總線，I2C總線包括雙向串行數(shù)據(jù)線和串行時(shí)鐘線；與總線耦合并被配置為通過通信協(xié)議在總線上彼此進(jìn)行通信的多個(gè)器件；雙通道可變電阻電路，被配置為將器件之一耦合到總線，每個(gè)通道分別與串行數(shù)據(jù)線 的雙向通道之一耦合，并且具有用于接收總線的可變電壓信號(hào)的輸入和與總線耦合的輸 出，以及控制電路，被配置為操作可變電阻電路，以針對(duì)每個(gè)電路響應(yīng)于可變電壓信號(hào)經(jīng)歷從高電壓電平到低電壓電平的轉(zhuǎn)變，使可變電阻電路從高電 阻狀態(tài)切換到低電阻狀態(tài)，以及響應(yīng)于電壓信號(hào)經(jīng)歷從低電壓電平到高電壓電平的轉(zhuǎn)變，使可變電阻電路從低電阻狀 態(tài)切換到高電阻狀態(tài)。
17.根據(jù)權(quán)利要求16所述的系統(tǒng)，其中可變電阻電路的每個(gè)通道分別包括低電阻通道和高電阻通道，低電阻通道具有晶體 管，高電阻通道具有與電阻器串連的晶體管，以及控制電路被配置為通過分別導(dǎo)通或斷開低電阻通道中的晶體管，在高電阻狀態(tài)和低電 阻狀態(tài)之間切換可變電阻電路。
18.一種與開漏總線一起操作的邊沿速率抑制方法，該方法包括在控制電路中，通過以下方式操作可變電阻電路，所述可變電阻電路具有用于接收可 變電壓信號(hào)的輸入和與開漏總線耦合的輸出響應(yīng)于可變電壓信號(hào)經(jīng)歷從高電壓電平到低電壓電平的轉(zhuǎn)變，將可變電阻電路從高電 阻狀態(tài)切換到低電阻狀態(tài)；以及響應(yīng)于電壓信號(hào)經(jīng)歷從低電壓電平到高電壓電平的轉(zhuǎn)變，將可變電阻電路從低電阻狀 態(tài)切換到高電阻狀態(tài)。
19.根據(jù)權(quán)利要求18所述的方法，其中可變電阻電路包括低電阻電路路徑和高電阻電 路路徑，以及操作可變電阻電路包括通過激活低電阻電路路徑，將可變電阻電路從高電阻 狀態(tài)切換到低電阻狀態(tài)，并通過激活高電阻電路路徑，將可變電阻電路從低電阻狀態(tài)切換 到高電阻狀態(tài)。
20.根據(jù)權(quán)利要求18所述的方法，其中可變電路包括通過第一晶體管耦合在兩個(gè)端子 之間的低電阻路徑和通過第二晶體管耦合到兩個(gè)端子之間的高電阻路徑，并且操作可變電 阻電路包括針對(duì)低電阻狀態(tài)，控制第一晶體管處于導(dǎo)通狀態(tài)并控制第二晶體管處于斷開狀態(tài)，以及針對(duì)高電阻狀態(tài)，控制第一晶體管處于斷開狀態(tài)并控制第二晶體管處于導(dǎo)通狀態(tài)。
全文摘要
提供了與開漏總線一起操作的邊沿速率抑制電路裝置。該電路裝置包括可變電阻電路，具有用于接收可變電壓信號(hào)的輸入和與開漏總線耦合的輸出；以及控制電路，被配置為操作可變電阻電路?？刂齐娐讽憫?yīng)于可變電壓信號(hào)，分別在高電阻狀態(tài)和低電阻狀態(tài)下操作可變電阻電路。
文檔編號(hào)G06F13/40GK102087638SQ201010575758
公開日2011年6月8日 申請(qǐng)日期2010年12月2日 優(yōu)先權(quán)日2009年12月3日
發(fā)明者阿爾瑪·S·安德森 申請(qǐng)人:Nxp股份有限公司