專利名稱：一種基于現(xiàn)場可編程門陣列和微處理器的合并單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子領(lǐng)域，涉及一種高壓交流電流高精度測量領(lǐng)域電子式互感器合 并單元，尤其是一種基于現(xiàn)場可編程門陣列(FPGA)和微處理器(PowerPC MPC8247)技術(shù)的 合并單元及其實(shí)現(xiàn)方法。
背景技術(shù)：
中國國家電網(wǎng)公司在2009年5月提出“堅(jiān)強(qiáng)智能電網(wǎng)”發(fā)展規(guī)劃，提出要建 設(shè)以特高壓電網(wǎng)為骨干、各級電網(wǎng)協(xié)調(diào)發(fā)展的堅(jiān)強(qiáng)電網(wǎng)為基礎(chǔ)，其建設(shè)計(jì)畫分為三個(gè)階 段2009-2010年將重點(diǎn)開展智能電網(wǎng)發(fā)展規(guī)劃工作；2011-2015年為全面建設(shè)階段； 2016-2020年為引領(lǐng)提升階段。而整個(gè)智能電網(wǎng)建設(shè)的主要特征就是電子式互感器和 IEC61850規(guī)約的應(yīng)用，所以研制滿足當(dāng)前智能電網(wǎng)發(fā)展需要的電子式互感器合并單元是智 能電網(wǎng)建設(shè)的重點(diǎn)之重。根據(jù)《智能變電站技術(shù)導(dǎo)則》Q/GDW383-2009標(biāo)準(zhǔn)，對電子式互感器及其合并單元 各項(xiàng)參數(shù)提出了更高的要求，合并單元的部分具體參數(shù)要求如下1)每個(gè)合并單元應(yīng)能滿足最多12個(gè)輸入通道和至少8路獨(dú)立輸出端口的要求；2)合并單元應(yīng)能同時(shí)支持IEC60044-8 (GB-20840. 8)、IEC61850-9-2等規(guī)約，在工 程應(yīng)用時(shí)能靈活配置；3)合并單元輸出保護(hù)采樣值應(yīng)不依賴于外部對時(shí)系統(tǒng)解決采樣數(shù)據(jù)同步問題，要 求采樣值發(fā)送間隔離散值小于IOus ；4)合并單元輸出接口類型點(diǎn)對點(diǎn)接口(保護(hù)、安自等)、組網(wǎng)接口(測控、計(jì)量、 故錄、PMU等)；5)合并單元應(yīng)支持多種采樣頻率，用于保護(hù)、測控的輸出接口采樣頻率宜為 4000Hz。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種給出了一種基于現(xiàn)場可編程門陣列(FPGAXC3S500E) 和微處理器(PowerPC MPC8247)技術(shù)的合并單元硬件設(shè)計(jì)方法。本發(fā)明要解決的技術(shù)問題1.解決了多于8路具有獨(dú)立數(shù)據(jù)控制器(MAC)滿足IEC61850-9-2協(xié)議報(bào)文輸出。2.解決了多路IEC61850-9-2協(xié)議報(bào)文輸出通道之間的抖動問題，實(shí)現(xiàn)了多路輸 出的同期性(采樣值發(fā)送間隔離散值小于IOus)。3.按IEC61850-9對合并單元進(jìn)行信息建模，實(shí)現(xiàn)了國家電網(wǎng)新導(dǎo)則中提出的合 并單元功能設(shè)計(jì)。本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)的缺點(diǎn)，提供一種基于可編程門陣列和微處 理器的合并單元，包括微處理器、可編程門陣列芯片、存儲器和閃存，微處理器、可編程門陣 列、存儲器和閃存分別與總線雙向連接；所述可編程門陣列芯片中設(shè)置有1-8個(gè)MAC控制器。所述可編程門陣列芯片包括8個(gè)MAC控制器，該8個(gè)MAC控制器分別與RAM接 口雙向連接；該可編程門陣列芯片用于讀取采集單元、其它合并單元送來的光纖數(shù)據(jù)，串 并轉(zhuǎn)換、解碼并校驗(yàn)處理后送給微處理器；接收微處理器的數(shù)據(jù)，編碼后通過光纖口按照 IEC61850-9-2和IEC60044-7/8規(guī)定的標(biāo)準(zhǔn)發(fā)送到保護(hù)裝置和采樣值網(wǎng)絡(luò)；接收站端同步 信號，作同步處理。所述微處理讀取FPGA提供的數(shù)據(jù)，進(jìn)行數(shù)據(jù)處理算法并按照合并單元裝置的配 置信息組織處理數(shù)據(jù)，按照IEC61850-9-2和IEC60044-7/8規(guī)定的標(biāo)準(zhǔn)發(fā)送給FPGA處理； 微處理器還負(fù)責(zé)采集單元工況的監(jiān)視、維護(hù)；微處理還提供一路100M光纖以太網(wǎng)接口用于 連接GOOSE網(wǎng)絡(luò)；并包含程序下載、調(diào)試用的IOM RJ45以太網(wǎng)端口。所述微處理采用MPC8247ZQCMIBA的CPU。所述可編程門陣列芯片采用XC3S500E-4PQ208I的FPGA。所述存儲器采用S42S32400B-6TI 的 SDRAM。所述閃存采用S29GL128N90TAI 的 FLASH。本發(fā)明針對獨(dú)立8通道采樣值發(fā)送間隔離散值小于IOus以太網(wǎng)數(shù)據(jù)輸出要求，如 果由CPU鏈路層MAC控制器去控制發(fā)送存在兩個(gè)問題，其中第一個(gè)問題是多個(gè)發(fā)送通道共 用一個(gè)MAC控制器，另外一個(gè)問題是發(fā)送間隔存在抖動問題，間隔離散值很可能大于10us。 基于以上兩點(diǎn)的考慮，最佳的解決方案是本發(fā)明提出的MPC8247中完成采樣數(shù)據(jù)處理、完 成IEC61850信息建模后把數(shù)據(jù)送到FPGA中，在FPGA中實(shí)現(xiàn)MAC控制器功能，這樣每個(gè)PHY 芯片對應(yīng)一個(gè)獨(dú)立的MAC控制器，很好的解決了數(shù)據(jù)源頭獨(dú)立和發(fā)送抖動問題。


圖1為本發(fā)明合并單元的硬件原理圖。圖2為本發(fā)明合并單元中MAC控制器和原MAC控制器的位置對比圖。圖3獨(dú)立8通道采樣值輸出(MAC在FPGA中實(shí)現(xiàn))。圖4為本發(fā)明合并單元的數(shù)據(jù)處理流程。
具體實(shí)施例方式下面結(jié)合附圖對本發(fā)明做進(jìn)一步詳細(xì)描述參見圖1-4，一種基于可編程門陣列和微處理器的合并單元，包括微處理器、可編 程門陣列芯片、存儲器和閃存，微處理器、可編程門陣列、存儲器和閃存分別與總線雙向連 接；所述可編程門陣列芯片中設(shè)置有1-8個(gè)MAC控制器。所述可編程門陣列芯片包括8個(gè)MAC控制器，該8個(gè)MAC控制器分別與RAM接 口雙向連接；該可編程門陣列芯片用于讀取采集單元、其它合并單元送來的光纖數(shù)據(jù)，串 并轉(zhuǎn)換、解碼并校驗(yàn)處理后送給微處理器；接收微處理器的數(shù)據(jù)，編碼后通過光纖口按照 IEC61850-9-2和IEC60044-7/8規(guī)定的標(biāo)準(zhǔn)發(fā)送到保護(hù)裝置和采樣值網(wǎng)絡(luò)；接收站端同步 信號，作同步處理。所述微處理讀取FPGA提供的數(shù)據(jù)，進(jìn)行數(shù)據(jù)處理算法并按照合并單元裝置的配 置信息組織處理數(shù)據(jù)，按照IEC61850-9規(guī)定的標(biāo)準(zhǔn)發(fā)送；微處理器還負(fù)責(zé)采集單元工況的監(jiān)視、維護(hù)；微處理還提供一路100M光纖以太網(wǎng)接口用于連接GOOSE網(wǎng)絡(luò)；并包含程序下 載、調(diào)試用的IOM RJ45以太網(wǎng)端口。參照圖1，本方案中的硬件選型如下CPU :MPC8247ZQCMIBA ；FPGA :XC3S500E_4PQ208I ；SDRAM :S42S32400B_6TI ； FLASH :S29GL128N90TAL·合并單元主要用于接收采集單元的數(shù)字信號，對這些信號合并、處理后按照IEC 61850標(biāo)準(zhǔn)輸出。主要提供以下功能a)接收并處理來自電子式互感器采集單元的數(shù)據(jù)，對其進(jìn)行解碼、校驗(yàn)；b)合并單元對輸入數(shù)據(jù)進(jìn)行預(yù)處理，比如濾除零漂；c)接收站端同步信號，實(shí)現(xiàn)站內(nèi)采樣同步；d)接收各路采集單元的電源狀態(tài)，并進(jìn)行處理；e)合并單元以符合IEC61850-9-2規(guī)定的協(xié)議對外輸出數(shù)據(jù)；f)合并單元按照IEC60044-8的規(guī)定向其它合并單元輸出FT3數(shù)據(jù)；FPGA的主要功能是讀取采集單元、其它合并單元送來的光纖數(shù)據(jù)，串并轉(zhuǎn) 換、解碼并校驗(yàn)處理后送給微處理器；接收微處理器的數(shù)據(jù)，編碼后通過光纖口按照 IEC61850-9-2和IEC60044-7/8規(guī)定的標(biāo)準(zhǔn)發(fā)送到保護(hù)裝置和采樣值網(wǎng)絡(luò)；接收站端同步 信號，作同步處理。微處理讀取FPGA提供的數(shù)據(jù)，進(jìn)行數(shù)據(jù)處理算法并按照合并單元裝置的配置信 息組織處理數(shù)據(jù)，按照IEC61850-9-2和IEC60044-7/8規(guī)定的標(biāo)準(zhǔn)發(fā)送給FPGA處理；微處 理器還負(fù)責(zé)采集單元工況的監(jiān)視、維護(hù)等功能；微處理還提供一路100M光纖以太網(wǎng)接口用 于連接GOOSE網(wǎng)絡(luò)；并包含程序下載、調(diào)試用的IOM RJ45以太網(wǎng)端口。SDRAM、FLASH是微處理器工作的必需存儲器。參照圖2、MAC控制器在系統(tǒng)中所處的位置。市場現(xiàn)有方案大部分MAC控制器的 CPU芯片中實(shí)現(xiàn)，而且MAC控制器的數(shù)量少而且是固定的不容易增加，本發(fā)明的模型層次如 本圖右側(cè)所示，MAC控制器在FPGA芯片中實(shí)現(xiàn)，MAC控制器的數(shù)量幾乎不受限制根據(jù)工程需 要靈活配置增加。參照圖3、本發(fā)明獨(dú)立8通道采樣值輸出(MAC在FPGA中實(shí)現(xiàn))。多個(gè)獨(dú)立PHY輸 出芯片分別對應(yīng)各自的數(shù)據(jù)MAC控制器，徹底解決了數(shù)據(jù)源頭控制獨(dú)立和通道發(fā)送同期性 問題。以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定 本發(fā)明的具體實(shí)施方式
僅限于此，對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫 離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單的推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明由所 提交的權(quán)利要求書確定專利保護(hù)范圍。
權(quán)利要求
1.一種基于可編程門陣列和微處理器的合并單元，其特征在于包括微處理器、可編 程門陣列芯片、存儲器和閃存，微處理器、可編程門陣列、存儲器和閃存分別與總線雙向連 接；所述可編程門陣列芯片中設(shè)置有1-8個(gè)MAC控制器。
2.如權(quán)利要求1所述的合并單元，其特征在于所述可編程門陣列芯片包括8個(gè)MAC 控制器，該8個(gè)MAC控制器分別與RAM接口雙向連接；該可編程門陣列芯片用于讀取采集單 元、其它合并單元送來的光纖數(shù)據(jù)，串并轉(zhuǎn)換、解碼并校驗(yàn)處理后送給微處理器；接收微處 理器的數(shù)據(jù)，編碼后通過光纖口按照IEC61850-9-2和IEC60044-7/8規(guī)定的標(biāo)準(zhǔn)發(fā)送到保 護(hù)裝置和采樣值網(wǎng)絡(luò)；接收站端同步信號，作同步處理。
3.如權(quán)利要求1所述的合并單元，其特征在于所述微處理讀取FPGA提供的數(shù)據(jù)， 進(jìn)行數(shù)據(jù)處理算法并按照合并單元裝置的配置信息組織處理數(shù)據(jù)，按照IEC61850-9-2和 IEC60044-7/8規(guī)定的標(biāo)準(zhǔn)發(fā)送給FPGA處理；微處理器還負(fù)責(zé)采集單元工況的監(jiān)視、維護(hù)； 微處理還提供一路100M光纖以太網(wǎng)接口用于連接GOOSE網(wǎng)絡(luò)；并包含程序下載、調(diào)試用的 IOM RJ45以太網(wǎng)端口。
4.如權(quán)利要求1所述的合并單元，其特征在于所述微處理采用MPC8247ZQCMIBA的CPU。
5.如權(quán)利要求1所述的合并單元，其特征在于所述可編程門陣列芯片采用 XC3S500E-4PQ208I 的 FPGA。
6.如權(quán)利要求1所述的合并單元，其特征在于所述存儲器采用S42S32400B-6TI的 SDRAM0
7.如權(quán)利要求1所述的合并單元，其特征在于所述閃存采用S29GL128N90TAI的 FLASH0
全文摘要
本發(fā)明公開了一種基于可編程門陣列和微處理器的合并單元，包括微處理器、可編程門陣列芯片、存儲器和閃存，微處理器、可編程門陣列、存儲器和閃存分別與總線雙向連接；所述可編程門陣列芯片中設(shè)置有1-8個(gè)MAC控制器。本發(fā)明提出的MPC8247中完成采樣數(shù)據(jù)處理、完成IEC61850信息建模后把數(shù)據(jù)送到FPGA中，在FPGA中實(shí)現(xiàn)MAC控制器功能，這樣每個(gè)PHY芯片對應(yīng)一個(gè)獨(dú)立的MAC控制器，很好的解決了數(shù)據(jù)源頭獨(dú)立和發(fā)送抖動問題。
文檔編號G06F15/78GK102004718SQ20101055020
公開日2011年4月6日 申請日期2010年11月18日 優(yōu)先權(quán)日2010年11月18日
發(fā)明者曾林翠, 李健, 段淵博, 白世軍, 馬洪義 申請人:中國西電電氣股份有限公司