專(zhuān)利名稱(chēng)：內(nèi)存組件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般是有關(guān)于一種集成電路，且特別是有關(guān)于一種卷標(biāo)高速緩存(Tag Cache Memories)同位性檢查(Parity Check)的同位性前瞻架構(gòu)(ParityLook-Ahead Scheme)。
背景技術(shù)：
高速緩存是用來(lái)改善性能的組件，其是通過(guò)分類(lèi)數(shù)據(jù)使其將來(lái)能夠更快速地服務(wù)對(duì)于這些數(shù)據(jù)的需求，進(jìn)而達(dá)到上述改善性能的目的。儲(chǔ)存于高速緩存中的數(shù)據(jù)可為先前已經(jīng)計(jì)算過(guò)的值或儲(chǔ)存于別處的原始值的復(fù)制(Duplicates)。假如需求的數(shù)據(jù)是包含于上述的高速緩存中[稱(chēng)之為高速緩存命中(CacheHit)]，可通過(guò)從高速緩存中簡(jiǎn)單地讀取來(lái)滿(mǎn)足上述的需求，其是相對(duì)較快速的。反之，假如需求的數(shù)據(jù)并未包含于高速緩存中[稱(chēng)之為高速緩存未中(CacheMiss)]，數(shù)據(jù)必須重新計(jì)算或從如主存儲(chǔ)器的原始儲(chǔ)存位置提取， 其中主存儲(chǔ)器是相對(duì)較緩慢的。因此，從高速緩存中可服務(wù)越多的需求，則整體系統(tǒng)的性能越好。為了保證高速緩存存取的正確性，需要檢定高速緩存地址以保證其并未損壞。一個(gè)高速緩存包含一數(shù)據(jù)高速緩存以及一卷標(biāo)高速緩存，其中儲(chǔ)存于數(shù)據(jù)高速緩存中的高速緩存數(shù)據(jù)的地址是儲(chǔ)存于卷標(biāo)高速緩存(其是用以?xún)?chǔ)存地址)中。因此，當(dāng)存取高速緩存數(shù)據(jù)的需求被提出時(shí)，需求中的地址將通過(guò)比較上述地址與儲(chǔ)存于卷標(biāo)高速緩存中的數(shù)據(jù) (稱(chēng)之為卷標(biāo)(tag))來(lái)加以檢定。圖1是繪示卷標(biāo)檢定的已知電路的方塊圖。卷標(biāo)高速緩存陣列(Array) 100儲(chǔ)存卷標(biāo)，其中上述的卷標(biāo)為高速緩存數(shù)據(jù)的地址。對(duì)每個(gè)卷標(biāo)來(lái)說(shuō)，例如卷標(biāo)tag[23:0]，卷標(biāo)tag[23:0]的同位性位(parity bit)亦被加以?xún)?chǔ)存。在卷標(biāo)檢定中，提供有標(biāo)示為phy_addr[23:0]的地址，上述地址可使用于中央處理器(Central Processing Unit ；CPU)的指令中。比較器102—位一位地比較地址phy_addr [230]與卷標(biāo)tag[23:0]，以產(chǎn)生讀取命中(Read Hit ；Rd_Hit)位。假如地址phy_addr [230]是與卷標(biāo)tag [23:0]相同，則讀取命中位為真(True)。反之，其為否(False) 0提供讀取命中位至同位性檢查單元104，以產(chǎn)生讀取同位性(Read-Parity ；Rd_ Parity)位，其中讀取同位性位是用以指出，當(dāng)其被儲(chǔ)存時(shí)，卷標(biāo)tag[23:0]與地址phy_ addr[23:0]的同位性是否相同于卷標(biāo)tag[23:0]的同位性。讀取同位性位可計(jì)算成“卷標(biāo) [23]“卷標(biāo)[22]· ·卷標(biāo)[1]“卷標(biāo)
“同位性”，其中數(shù)值卷標(biāo)
至卷標(biāo)[23]是卷標(biāo) tag [23:0]的位，且位“同位性”是卷標(biāo)tag[23:0]的同位性位，而同位性位是由卷標(biāo)高速緩存陣列100加以讀取。符號(hào)是表示一“互斥或(Exclusive-OR)”運(yùn)算子(Operator)。 同位性檢查單元104亦接收來(lái)自于卷標(biāo)高速緩存陣列100的一有效(Valid)位，其中有效位是用以指出卷標(biāo)是否有效，而假如有效位為真，則輸出上述所產(chǎn)生的讀取命中位與讀取同位性位。反之，則讀取同位性位被設(shè)定為否。對(duì)于高速緩存的性能來(lái)說(shuō)，卷標(biāo)檢定的時(shí)間是很重要的。經(jīng)估計(jì)，從卷標(biāo)高速緩存陣列100讀取卷標(biāo)tag[23:0]、同位性位以及有效位約花費(fèi)300微微秒(Pico-Seconds ；PS)。同位性檢查單元104約花費(fèi)200PS來(lái)處理卷標(biāo)tag[23:0]、有效位、讀取命中位以及同位性位。比較器102約花費(fèi)125PS來(lái)產(chǎn)生讀取命中位，而讀取命中位以及同位性位的“與 (AND) ”操作約花費(fèi)20PS。因此，卷標(biāo)檢定的總時(shí)間花費(fèi)300+200+20 = 520PS。比較器102 所使用的125PS并未被考慮在內(nèi)，因?yàn)槠涫俏挥谕恍詸z查單元104所使用的相同時(shí)間框架(200PS)中。

發(fā)明內(nèi)容
本發(fā)明的目的在提供一種具有預(yù)見(jiàn)同位性架構(gòu)的內(nèi)存組件及其制造方法。根據(jù)一觀點(diǎn)，一內(nèi)存組件包含卷標(biāo)高速緩存陣列；配置以接收一地址，并計(jì)算與輸出前同位性(Pre-Parity)位的前同位性檢查單元，其中前同位性位是從上述地址的所有位計(jì)算而得。配置比較器以比較由卷標(biāo)高速緩存陣列讀取的卷標(biāo)與上述地址，并輸出一讀取命中位。當(dāng)卷標(biāo)與地址相同時(shí)，讀取命中位為真，而當(dāng)卷標(biāo)與地址不同時(shí)，則讀取命中位為否。上述組件還包含簡(jiǎn)化的同位性檢查單元，其是配置以接收并執(zhí)行操作于前同位性位、 讀取命中位以及來(lái)自于卷標(biāo)高速緩存陣列的一同位性位之上，借以輸出一讀取同位性位。根據(jù)本發(fā)明的一實(shí)施方式，提供一種內(nèi)存組件。此內(nèi)存組件包含卷標(biāo)高速緩存陣列、前同位性檢查單元、以及比較器。卷標(biāo)高速緩存陣列包含配置以輸出一卷標(biāo)的第一輸出、配置以輸出一同位性位的第二輸出、以及配置以輸出一有效位的第三輸出，其中同位性位是表示卷標(biāo)的被儲(chǔ)存的同位性，而有效位是表示卷標(biāo)的有效狀態(tài)。此外，前同位性檢查單元包含輸入與輸出，其中輸入并未耦合至上述卷標(biāo)高速緩存陣列的第一輸出、第二輸出以及第三輸出中的任何一者。比較器包含耦合至卷標(biāo)高速緩存陣列的第一輸出的第一輸入、 被耦合以接收上述前同位性檢查單元的輸入的相同地址的第二輸入、以及一輸出。至于簡(jiǎn)化的同位性檢查單元?jiǎng)t包含耦合至上述前同位性檢查單元的輸出的第一輸入、耦合至卷標(biāo)高速緩存陣列的第二輸出的第二輸入、配置于卷標(biāo)高速緩存陣列的第三輸出的第三輸入、 以及一輸出。根據(jù)本發(fā)明的另一實(shí)施方式，提供一種制造內(nèi)存的方法。此方法包含接收一地址； 執(zhí)行前同位性檢查于上述地址上，以產(chǎn)生前同位性位；從卷標(biāo)高速緩存陣列讀取一卷標(biāo)與一同位性位，其中執(zhí)行上述前同位性檢查的步驟是在上述讀取步驟完成之前加以執(zhí)行；比較卷標(biāo)與地址以產(chǎn)生讀取命中位，其中當(dāng)卷標(biāo)與地址相同時(shí)，讀取命中位為真，且當(dāng)卷標(biāo)與地址不相同時(shí)，讀取命中位為否；以及執(zhí)行一操作于前同位性位、同位性位、以及讀取命中位，以產(chǎn)生讀取同位性位。此外，其它實(shí)施例亦揭露于本說(shuō)明書(shū)中。本發(fā)明的優(yōu)點(diǎn)為，通過(guò)同時(shí)執(zhí)行前同位性檢查與針對(duì)卷標(biāo)高速緩存的讀取，可使得內(nèi)存組件整體的卷標(biāo)檢定時(shí)間被縮減。因此，可提升內(nèi)存組件的性能，增加產(chǎn)品本身的競(jìng)爭(zhēng)優(yōu)勢(shì)。


為了對(duì)本發(fā)明的實(shí)施例及其優(yōu)點(diǎn)有更完整的理解，現(xiàn)請(qǐng)參照以上的說(shuō)明并配合相應(yīng)的附圖。相關(guān)附圖內(nèi)容說(shuō)明如下。圖1是繪示卷標(biāo)檢定的已知電路的方塊圖2是繪示根據(jù)一實(shí)施例的卷標(biāo)檢定電路的方塊圖；圖3是繪示顯示簡(jiǎn)化的同位性檢查單元的輸入與輸出值的表格；圖4是繪示使用于不同架構(gòu)的卷標(biāo)檢定的時(shí)間的比較。主要組件符號(hào)說(shuō)明20:卷標(biāo)高速緩存陣列24:輸入30 比較器34:輸入42 輸入46 輸入50 輸出102 比較器elk 頻率tag [23:0]卷標(biāo)
具體實(shí)施例方式本發(fā)明的實(shí)施例的產(chǎn)生與應(yīng)用是詳細(xì)討論如下。然而，應(yīng)該理解的是，上述實(shí)施例提供了許多可在多種特定背景中實(shí)施的可應(yīng)用的發(fā)明概念。以下所討論的特定實(shí)施例是僅做為教示之用，而并非用以限定本發(fā)明的范圍。提供一種檢定卷標(biāo)高速緩存中的卷標(biāo)的新穎性卷標(biāo)檢定電路。實(shí)施例的變化與操作討論如下。在所有的各種視圖以及例示性實(shí)施例中，相同的參考符號(hào)是用來(lái)標(biāo)示相同的單元。圖2是繪示根據(jù)一實(shí)施例的卷標(biāo)檢定電路的方塊圖。卷標(biāo)高速緩存陣列20儲(chǔ)存卷標(biāo)，其中被儲(chǔ)存的卷標(biāo)是高速緩存數(shù)據(jù)(cached data)的地址。在所有的描述中，卷標(biāo)表示為tag[23:0]，用以指出其具有從位0分布至位23的M個(gè)位。在其它實(shí)施例中，卷標(biāo)可具有如32位的不同數(shù)量的位。在一例示性卷標(biāo)檢定過(guò)程中，提供地址phy_addr[23:0]。 地址phy_addr[23:0]可為使用于CPU指令中的地址。通過(guò)前同位性檢查單元22于地址phy_addr [23:0]上執(zhí)行前同位性檢查，前同位性檢查單元22包含用以接收地址phy_ addr[23:0]的輸入M，以及用以輸出前同位性位的輸出沈。前同位性檢查單元22可執(zhí)行一互斥或運(yùn)算于地址phy_addr[23:0]的所有位上。前同位性位的計(jì)算可表示為“phy_ addr[23]"phy_addr[22]". . . phy_addr [irPhy_addr W] ”，其中符號(hào)“ ~ ”是表示一“互斥或” 運(yùn)算子。為了卷標(biāo)檢定，從卷標(biāo)高速緩存陣列20中讀取卷標(biāo)tag[23:0]、同位性位、以及有效位，其中讀取操作是通過(guò)頻率elk的邊緣所觸發(fā)(Triggered)。在無(wú)需等待頻率的邊緣的情況下執(zhí)行前同位性檢查，且在讀取操作完成之前執(zhí)行前同位性檢查。前同位性檢查亦在讀取操作完成之前被完成，并為比較器30與簡(jiǎn)化的同位性檢查單元40均留下足夠的設(shè)定時(shí)間。比較器30包含用以接收地址phy_addr[23:0]的輸入32，以及用以接收卷標(biāo) tag[23:0]的輸入34，其中卷標(biāo)tag[23:0]是讀取自卷標(biāo)高速緩存陣列20。比較器30接
6
22 前同位性檢查單元 26 輸出 32 輸入
40 同位性檢查單元 44 輸入 48 輸入
100 卷標(biāo)高速緩存陣列 104 同位性檢查單元 phy_addr [23 0]地址著一位一位地比較地址phy_addr [23 0]與卷標(biāo)tag [23 0]，并輸出一讀取命中位，假如地址phy_addr[23:0]與卷標(biāo)tag[23:0]相同，則讀取命中位為1 (真)，假如地址phy_ addr[23:0]與卷標(biāo)tag [23:0]并不相同，則讀取命中位為0 (否)。簡(jiǎn)化的同位性檢查單元40包含用以接收讀取命中位的輸入42，用以接收由前同位性檢查單元22所輸出的前同位性位的輸入44，以及分別用以接收同位性位與有效位的輸入46與48，其中同位性位與有效位是讀取自卷標(biāo)高速緩存陣列20。簡(jiǎn)化的同位性檢查單元40亦具有用以輸出讀取同位性位的輸出50。簡(jiǎn)化的同位性檢查單元40的輸入與輸出值是繪示于圖3中。須留意的是，假如有效位為0，最終的讀取命中位與讀取同位性位二者均可設(shè)定為0，以指出在卷標(biāo)tag[23:0]中的值是無(wú)效的。假如有效位為1，且讀取命中位為0，其表示，地址phy_addr[23:0]與卷標(biāo)tag[23:0]并不相同，則最終的讀取同位性位將總是被設(shè)定為0。假如有效位為1，且讀取命中位為1，其表示，地址phy_addr [23:0]與卷標(biāo)tag[23:0]是相同的，則將輸出的讀取同位性位設(shè)定成前同位性位與同位性位的互斥或狀態(tài)(前同位性~同位性)?！扒巴恍詞同位性”的結(jié)果為0或1，可取決于個(gè)自的同位性檢查為一偶(Even) 同位性檢查或?yàn)橐黄?Odd)同位性檢查。例如，假如同位性檢查為偶同位性檢查，則“前同位性~同位性”的數(shù)值0表示同位性檢查結(jié)果為正確的，且“前同位性~同位性”的數(shù)值1 指出同位性檢查結(jié)果為錯(cuò)誤的。假如同位性檢查為奇同位性檢查，則數(shù)值1的“前同位性~ 同位性”可表示同位性檢查結(jié)果為正確的，且“前同位性~同位性”的數(shù)值0表示同位性檢查結(jié)果為錯(cuò)誤的。換句話說(shuō)，此設(shè)計(jì)可實(shí)施在任何的同位性檢查中。無(wú)論如何，檢查“前同位性"同位性”的目的在于，用以決定卷標(biāo)tag[23:0]與地址phy_addr[23:0]的同位性是否相同于卷標(biāo)tag[23:0]的同位性，其中當(dāng)卷標(biāo)tag[23:0]被儲(chǔ)存時(shí)，卷標(biāo)tag[23:0]的同位性被寫(xiě)入卷標(biāo)高速緩存陣列20中。在一例示性實(shí)施例中，卷標(biāo)檢定所需的時(shí)間可如以下所示加以估計(jì)。前同位性檢查約花費(fèi)200PS。然而，因?yàn)樯鲜龅那巴恍詸z查是執(zhí)行于，存取卷標(biāo)高速緩存陣列20以讀取卷標(biāo)tag[23:0]、同位性位以及有效位的相同時(shí)間內(nèi)，且更因?yàn)樯鲜龅淖x取操作約花費(fèi)300PS，故前同位性檢查單元22所需的時(shí)間并未加以計(jì)算。比較器30約花費(fèi)125PS以產(chǎn)生讀取命中位。簡(jiǎn)化的同位性檢查單元40約花費(fèi)25PS。因此，卷標(biāo)檢定的總時(shí)間花費(fèi) 300+125+25 = 450PS。此時(shí)間是小于已知的卷標(biāo)檢定架構(gòu)所需的時(shí)間，其中已知的卷標(biāo)檢定架構(gòu)所需的時(shí)間約花費(fèi)520PS。圖4是繪示一模擬結(jié)果，其中模擬結(jié)果是說(shuō)明介于實(shí)施例所需的卷標(biāo)檢定時(shí)間與已知架構(gòu)所需的時(shí)間之間的比較。X軸指出卷標(biāo)位的總數(shù)量，而Y軸則指出卷標(biāo)檢定所需的時(shí)間，其中時(shí)間的計(jì)算是從讀取操作(來(lái)自于個(gè)別的卷標(biāo)高速緩存)完成的時(shí)間開(kāi)始?？梢杂^察到的是，假如卷標(biāo)具有M位，卷標(biāo)檢定時(shí)間可減少約(100-68. 2)百分比(其約為31.8 個(gè)百分比)。假如卷標(biāo)中的位數(shù)量增加，卷標(biāo)檢定時(shí)間的減少則更顯著。例如，假如卷標(biāo)具有32位，卷標(biāo)檢定時(shí)間可減少約(100-62. 5)百分比(其約為37. 5個(gè)百分比)。在上述的實(shí)施例中，通過(guò)同時(shí)執(zhí)行前同位性檢查與從卷標(biāo)高速緩存中進(jìn)行的讀取，卷標(biāo)檢定時(shí)間被縮減。此外，由于前同位性檢查比卷標(biāo)高速緩存的讀取花費(fèi)更少的時(shí)間，仍為比較器30與簡(jiǎn)化的同位性檢查單元40均留下足夠的設(shè)定時(shí)間，因此不需要為比較器30與簡(jiǎn)化的同位性檢查單元40增加設(shè)定時(shí)間。
雖然本發(fā)明的實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳述如上，可理解的是，在不脫離后述權(quán)利要求所定義的實(shí)施例的范圍和精神內(nèi)，當(dāng)可做各種的更動(dòng)、替代和潤(rùn)飾。此外，本發(fā)明的范圍并非欲限制在本說(shuō)明書(shū)所述的制程、機(jī)器、制造以及物質(zhì)、方式、方法和步驟的組成的特定實(shí)施例中。此技術(shù)領(lǐng)域中具有通常技藝者將可從本發(fā)明的揭露輕易地理解到前述的制程、 機(jī)器、制造、物質(zhì)的組成、方式、方法或步驟，不論是已經(jīng)存在或后續(xù)將發(fā)展的，只要能夠如本說(shuō)明相對(duì)應(yīng)的實(shí)施例一般執(zhí)行實(shí)質(zhì)相同功能或達(dá)到實(shí)質(zhì)相同的結(jié)果，均可根據(jù)本發(fā)明加以應(yīng)用。因此，所附權(quán)利要求意欲將這類(lèi)的制程、機(jī)器、制造、物質(zhì)的組成、方式、方法或步驟包含于其范圍中。另外，每一權(quán)利要求構(gòu)成一個(gè)別的實(shí)施例，且各權(quán)利要求以及實(shí)施例的組合是包含在本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種內(nèi)存組件，其特征在于，包含 一卷標(biāo)高速緩存陣列；一前同位性檢查單元，配置以接收一地址，并計(jì)算與輸出一前同位性位，其中該前同位性位是從該地址的所有位計(jì)算而得；一比較器，配置以比較由該卷標(biāo)高速緩存陣列讀取的一卷標(biāo)與該地址，并輸出一讀取命中位，其中當(dāng)該卷標(biāo)與該地址相同時(shí)，該讀取命中位為真，而當(dāng)該卷標(biāo)與該地址不同時(shí)， 則該讀取命中位為否；以及一簡(jiǎn)化的同位性檢查單元，配置以接收并執(zhí)行操作于該前同位性位、該讀取命中位以及來(lái)自于該卷標(biāo)高速緩存陣列的一同位性位之上，借以輸出一讀取同位性位。
2.根據(jù)權(quán)利要求1所述的內(nèi)存組件，其特征在于，該簡(jiǎn)化的同位性檢查單元還配置以接收來(lái)自于該卷標(biāo)高速緩存陣列的一有效位，且當(dāng)該有效位為否時(shí)，輸出該讀取同位性位為否；其中該簡(jiǎn)化的同位性檢查單元是配置以在當(dāng)該有效位與該讀取命中位為真時(shí)，輸出該讀取同位性位成該前同位性位與該同位性位的一互斥或狀態(tài)。
3.根據(jù)權(quán)利要求1所述的內(nèi)存組件，其特征在于，該前同位性檢查單元是配置以在該簡(jiǎn)化的同位性檢查單元與該比較器完成接收一有效位、該卷標(biāo)、與來(lái)自于該卷標(biāo)高速緩存陣列的該同位性位之前，計(jì)算該前同位性位。
4.根據(jù)權(quán)利要求1所述的內(nèi)存組件，其特征在于，該前同位性檢查單元是配置以不接收該卷標(biāo)；其中該簡(jiǎn)化的同位性檢查單元是配置以不接收該卷標(biāo)。
5.根據(jù)權(quán)利要求4所述的內(nèi)存組件，其特征在于，該前同位性位是等同于該地址的該所有位的一互斥或狀態(tài)。
6.一種內(nèi)存組件，其特征在于，包含 一卷標(biāo)高速緩存陣列，包含一第一輸出，配置以輸出一卷標(biāo)；一第二輸出，配置以輸出一同位性位，其中該同位性位是表示該卷標(biāo)的一被儲(chǔ)存的同位性；以及一第三輸出，配置以輸出一有效位，其中該有效位是表示該卷標(biāo)的一有效狀態(tài)； 一前同位性檢查單元，包含一輸入與一輸出，其中該輸入并未耦合至該卷標(biāo)高速緩存陣列的該第一輸出、該第二輸出以及該第三輸出中的任何一者； 一比較器，包含一第一輸入，耦合至該卷標(biāo)高速緩存陣列的該第一輸出；一第二輸入，其中該第二輸入被耦合以接收該前同位性檢查單元的該輸入的一相同位性址；以及一輸出；以及一簡(jiǎn)化的同位性檢查單元，包含 一第一輸入，耦合至該前同位性檢查單元的該輸出； 一第二輸入，耦合至該卷標(biāo)高速緩存陣列的該第二輸出； 一第三輸入，配置于該卷標(biāo)高速緩存陣列的該第三輸出；以及一輸出。
7.根據(jù)權(quán)利要求6所述的內(nèi)存組件，其特征在于，該簡(jiǎn)化的同位性檢查單元還包含一第四輸入，其中該第四輸入耦合至該比較器的該輸出；其中該簡(jiǎn)化的同位性檢查單元是配置以在當(dāng)該有效位與接收自該第四輸入的一讀取命中位為真時(shí)，輸出該同位性位與一前同位性位的一互斥或狀態(tài)，至該簡(jiǎn)化的同位性檢查單元的該輸出，其中該前同位性位是來(lái)自于該前同位性單元的該輸出。
8.根據(jù)權(quán)利要求6所述的內(nèi)存組件，其特征在于，該比較器是配置以比較由該比較器的該第一輸入讀取的該卷標(biāo)與由該比較器的該第二輸入讀取的一地址，以產(chǎn)生一讀取命中位，并輸出該讀取命中位至該比較器的該輸出；其中該前同位性檢查單元是配置以計(jì)算，接收自該前同位性檢查單元的該輸入的一地址的一前同位性位，其中該前同位性位是等同于該地址的所有位的一互斥或狀態(tài)。
9.一種制造內(nèi)存的方法，其特征在于，包含 接收一地址；執(zhí)行一前同位性檢查于該地址上，以產(chǎn)生一前同位性位；從一卷標(biāo)高速緩存陣列讀取一卷標(biāo)與一同位性位，其中執(zhí)行該前同位性檢查的步驟是在該讀取步驟完成之前加以執(zhí)行；比較該卷標(biāo)與該地址以產(chǎn)生一讀取命中位，其中當(dāng)該卷標(biāo)與該地址相同時(shí)，該讀取命中位為真，且當(dāng)該卷標(biāo)與該地址不相同時(shí)，該讀取命中位為否；以及執(zhí)行一操作于該前同位性位、該同位性位、以及該讀取命中位，以產(chǎn)生一讀取同位性位。
10.根據(jù)權(quán)利要求9所述的制造內(nèi)存的方法，其特征在于，執(zhí)行該前同位性檢查的步驟完成于一第一時(shí)間，而從該卷標(biāo)高速緩存陣列讀取該卷標(biāo)與該同位性位的步驟完成于一第二時(shí)間，該第一時(shí)間是在該第二時(shí)間之前；其中該第一時(shí)間與該第二時(shí)間之間的一差異是大于該比較步驟的一第一設(shè)定時(shí)間以及執(zhí)行該操作的步驟的一第二設(shè)定時(shí)間。
全文摘要
本發(fā)明提供一種內(nèi)存組件以及制造內(nèi)存的方法。內(nèi)存組件包含卷標(biāo)高速緩存陣列；配置以接收地址，并計(jì)算與輸出前同位性(Pre-Parity)位的前同位性檢查單元，其中前同位性位是從地址的所有位計(jì)算而得。配置比較器以比較由卷標(biāo)高速緩存陣列讀取的卷標(biāo)與上述地址，并輸出讀取命中位。當(dāng)卷標(biāo)與地址相同時(shí)，讀取命中位為真，而當(dāng)卷標(biāo)與地址不同時(shí)，則讀取命中位為否。上述組件還包含簡(jiǎn)化的同位性檢查單元，其是配置以接收并執(zhí)行操作于前同位性位、讀取命中位以及來(lái)自于卷標(biāo)高速緩存陣列的一同位性位之上，借以輸出讀取同位性位。
文檔編號(hào)G06F12/02GK102346711SQ20101053832
公開(kāi)日2012年2月8日 申請(qǐng)日期2010年11月3日 優(yōu)先權(quán)日2010年7月23日
發(fā)明者劉祈麟, 鄒宗成, 陳彝梓 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司