專利名稱：一種基于fpga的星載計(jì)算機(jī)自主切機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于FPGA的星載計(jì)算機(jī)自主切機(jī)系統(tǒng)，屬于衛(wèi)星星上電子技術(shù) 領(lǐng)域。
背景技術(shù)：
星載計(jì)算機(jī)是衛(wèi)星星上電子系統(tǒng)的核心部件，通常需要負(fù)責(zé)整星的管理與控制任 務(wù)，其可靠性直接影響整星的可靠性。大量在軌衛(wèi)星的運(yùn)行情況表明，由于受空間環(huán)境的影 響，即使采取了一系列抗輻照措施，星載計(jì)算機(jī)系統(tǒng)還是不可避免的會受空間環(huán)境因素影 響出現(xiàn)邏輯異?；蚴?，為了確保整星的安全可靠，星載計(jì)算機(jī)通常采用主備機(jī)雙機(jī)備份 的方式，主機(jī)故障時切換到備機(jī)工作，備機(jī)故障時切換到主機(jī)工作。對于星載計(jì)算機(jī)，系統(tǒng)復(fù)位可以在一定程度上排除某些突發(fā)的可恢復(fù)的故障，當(dāng) 復(fù)位不能解決故障時，可通過切機(jī)來排除。但實(shí)際應(yīng)用情況表明，切機(jī)雖然可以有效地排除 故障，但也帶來了當(dāng)前工作的星載計(jì)算機(jī)工作數(shù)據(jù)的丟失，需要地面重新上傳相關(guān)信息才 能連續(xù)工作，因此，從整星連續(xù)可靠運(yùn)行的角度出發(fā)，星載計(jì)算機(jī)的切機(jī)策略應(yīng)確保在故障 有效排除的基礎(chǔ)上盡量減少切機(jī)次數(shù)?，F(xiàn)有的星載計(jì)算機(jī)切機(jī)主要通過看門狗監(jiān)測狗咬信號的累計(jì)出現(xiàn)次數(shù)，只要累計(jì) 達(dá)到2次，就進(jìn)行主備機(jī)切換，但是實(shí)際情況中，往往當(dāng)?shù)谝淮喂芬盘柍霈F(xiàn)之后，該星載 計(jì)算機(jī)能夠正常工作很長時間，此時可以把該星載計(jì)算機(jī)看作一直正常狀態(tài)，若又出現(xiàn)了 一次狗咬信號，那么現(xiàn)有技術(shù)的處理方式會直接對該星載計(jì)算機(jī)實(shí)行切機(jī)，但這是不必要 的，其結(jié)果是不能有效的降低切機(jī)的發(fā)生，而切機(jī)會導(dǎo)致當(dāng)前工作的星載計(jì)算機(jī)工作數(shù)據(jù) 的丟失，需要地面重新上傳相關(guān)信息才能連續(xù)工作，因此，會增大衛(wèi)星在軌運(yùn)行管理的工作 量。

發(fā)明內(nèi)容
本發(fā)明的技術(shù)解決問題是克服現(xiàn)有技術(shù)的不足，提供一種基于FPGA的星載計(jì)算 機(jī)自主切機(jī)系統(tǒng)，該系統(tǒng)可有效監(jiān)測星載計(jì)算機(jī)的故障，且在排除故障的基礎(chǔ)上有效減少 了切機(jī)的次數(shù)，另外避免故障在主備機(jī)間擴(kuò)散。本發(fā)明的技術(shù)解決方案是一種基于FPGA的星載計(jì)算機(jī)自主切機(jī)系統(tǒng)，包括繼電器、主計(jì)算機(jī)、備用計(jì)算機(jī)、 主機(jī)硬件看門狗、備機(jī)硬件看門狗、主機(jī)FPGA芯片、備機(jī)FPGA芯片、主機(jī)時鐘、備機(jī)時鐘、主 機(jī)OC驅(qū)動芯片和備機(jī)OC驅(qū)動芯片；外部供電通過繼電器給主計(jì)算機(jī)和備用計(jì)算機(jī)供電，主計(jì)算機(jī)連接主機(jī)硬件看門 狗，主機(jī)硬件看門狗和主機(jī)時鐘連接主機(jī)FPGA芯片，主機(jī)FPGA芯片連接主機(jī)OC驅(qū)動芯片， 主機(jī)OC驅(qū)動芯片與繼電器連接；備用計(jì)算機(jī)連接備機(jī)硬件看門狗，備機(jī)硬件看門狗和備機(jī)時鐘連接備機(jī)FPGA芯 片，備機(jī)FPGA芯片連接備機(jī)OC驅(qū)動芯片，備機(jī)OC驅(qū)動芯片與繼電器連接
主機(jī)FPGA芯片中還包括主機(jī)狗咬計(jì)數(shù)模塊、主機(jī)連續(xù)狗咬識別模塊、主機(jī)累計(jì)狗 咬計(jì)數(shù)模塊、主機(jī)指令生成模塊和主機(jī)分頻器；備機(jī)FPGA芯片中還包括備機(jī)狗咬計(jì)數(shù)模塊、備機(jī)連續(xù)狗咬識別模塊、備機(jī)累計(jì)狗 咬計(jì)數(shù)模塊、備機(jī)指令生成模塊和備機(jī)分頻器；主計(jì)算機(jī)產(chǎn)生脈沖信號送入主機(jī)硬件看門狗中，主機(jī)硬件看門狗輸出復(fù)位信號， 并將復(fù)位信號同時送入主計(jì)算機(jī)中以及主機(jī)FPGA芯片中的主機(jī)狗咬計(jì)數(shù)模塊、主機(jī)連續(xù) 狗咬識別模塊和主機(jī)累計(jì)狗咬計(jì)數(shù)模塊中，主機(jī)狗咬計(jì)數(shù)模塊和主機(jī)累計(jì)狗咬計(jì)數(shù)模塊的 輸出信號送入主機(jī)指令生成模塊，主機(jī)連續(xù)狗咬識別模塊的輸出送入主機(jī)狗咬計(jì)數(shù)模塊， 主機(jī)時鐘通過FPGA中的主機(jī)分頻器將時鐘信號送入主機(jī)連續(xù)狗咬識別模塊和主機(jī)指令生 成模塊，主機(jī)指令生成模塊的輸出信號通過主機(jī)OC驅(qū)動芯片控制繼電器動作； 備用計(jì)算機(jī)產(chǎn)生脈沖信號送入備機(jī)硬件看門狗中，備機(jī)硬件看門狗輸出復(fù)位信 號，并將復(fù)位信號同時送入備用計(jì)算機(jī)中以及備機(jī)FPGA芯片中的備機(jī)狗咬計(jì)數(shù)模塊、備機(jī) 連續(xù)狗咬識別模塊和備機(jī)累計(jì)狗咬計(jì)數(shù)模塊中，備機(jī)狗咬計(jì)數(shù)模塊和備機(jī)累計(jì)狗咬計(jì)數(shù)模 塊的輸出信號送入備機(jī)指令生成模塊，備機(jī)連續(xù)狗咬識別模塊的輸出送入備機(jī)狗咬計(jì)數(shù)模 塊，備機(jī)時鐘通過FPGA中的備機(jī)分頻器將時鐘信號送入備機(jī)連續(xù)狗咬識別模塊和備機(jī)指 令生成模塊，備機(jī)指令生成模塊的輸出信號通過備機(jī)OC驅(qū)動芯片控制繼電器動作；繼電器初始狀態(tài)為給主計(jì)算機(jī)加電、備用計(jì)算機(jī)斷電，主計(jì)算機(jī)正常工作時不間 斷地給主機(jī)硬件看門狗發(fā)送低電平脈沖信號，此時主機(jī)硬件看門狗輸出的復(fù)位信號為高電 平，是無效狀態(tài)；若主計(jì)算機(jī)工作異常，則不能給主機(jī)硬件看門狗不間斷的發(fā)送低電平脈沖 信號，此時主機(jī)硬件看門狗輸出的復(fù)位信號為低電平，所述低電平復(fù)位信號送入主計(jì)算機(jī) 中，使得主計(jì)算機(jī)復(fù)位，同時所述低電平復(fù)位信號還送入主機(jī)狗咬計(jì)數(shù)模塊、主機(jī)連續(xù)狗咬 識別模塊和主機(jī)累計(jì)狗咬計(jì)數(shù)模塊中，主機(jī)狗咬計(jì)數(shù)模塊用于接收到的低電平復(fù)位信號次 數(shù)的計(jì)數(shù)，每接收到一次增加1，若主機(jī)狗咬計(jì)數(shù)模塊計(jì)數(shù)為2，則發(fā)送高電平的第一主機(jī) 切機(jī)使能信號給主機(jī)指令生成模塊；主機(jī)連續(xù)狗咬識別模塊統(tǒng)計(jì)從該模塊每一次接收到 低電平復(fù)位信號的時刻起IOS內(nèi)總計(jì)接收到低電平復(fù)位信號的次數(shù)，起始時刻時接收到的 低電平復(fù)位信號計(jì)數(shù)為1，若IOS后統(tǒng)計(jì)出的總次數(shù)為1，則發(fā)送清零信號給主機(jī)狗咬計(jì)數(shù) 模塊使得主機(jī)狗咬計(jì)數(shù)模塊計(jì)數(shù)清零，若IOS后主機(jī)連續(xù)狗咬識別模塊統(tǒng)計(jì)出的總次數(shù)大 于1，則不輸出清零信號；主機(jī)累計(jì)狗咬計(jì)數(shù)模塊統(tǒng)計(jì)從主計(jì)算機(jī)通電工作開始，主機(jī)硬件 看門狗輸出的低電平復(fù)位信號的累計(jì)次數(shù)，當(dāng)主機(jī)累計(jì)狗咬計(jì)數(shù)模塊統(tǒng)計(jì)出的累計(jì)次數(shù)為 N時，所述主機(jī)累計(jì)狗咬計(jì)數(shù)模塊發(fā)送高電平的第二主機(jī)切機(jī)使能信號給主機(jī)指令生成模 塊；所述N為大于3的自然數(shù)；當(dāng)?shù)谝恢鳈C(jī)切機(jī)使能信號和第二主機(jī)切機(jī)使能信號至少有 一個為高電平信號時，主機(jī)指令生成模塊將接收到的第一主機(jī)切機(jī)使能信號和第二主機(jī)切 機(jī)使能信號進(jìn)行邏輯或運(yùn)算之后處理成高電平脈沖信號輸出，通過主機(jī)OC驅(qū)動芯片的放 大驅(qū)動繼電器動作，使得繼電器將主計(jì)算機(jī)供電切斷，轉(zhuǎn)換到給備用計(jì)算機(jī)供電，備用計(jì)算 機(jī)中各個部分的工作情況和主計(jì)算機(jī)相同，如果備機(jī)指令生成模塊輸出低電平信號給備機(jī) OC驅(qū)動芯片，則備機(jī)OC驅(qū)動芯片的輸出信號控制繼電器將供電切換給主計(jì)算機(jī)。所述主機(jī)OC驅(qū)動芯片和備機(jī)OC驅(qū)動芯片采用型號為NUD3105D的OC型繼電器驅(qū) 動芯片。本發(fā)明與現(xiàn)有技術(shù)相比的有益效果是
(1)本發(fā)明的自主切機(jī)系統(tǒng)采用連續(xù)狗咬識別硬件邏輯電路對計(jì)算機(jī)故障監(jiān)測硬 件看門狗輸出的狗咬信號(復(fù)位信號)進(jìn)行監(jiān)測，可對設(shè)定時間段內(nèi)的連續(xù)狗咬信號進(jìn)行 識別，當(dāng)監(jiān)測到連續(xù)狗咬信號時，認(rèn)為當(dāng)前工作的星載計(jì)算機(jī)故障，然后產(chǎn)生切機(jī)指令，而 對設(shè)定時間內(nèi)沒有發(fā)生連續(xù)狗咬信號的情況，認(rèn)為當(dāng)前工作的計(jì)算機(jī)接收到一次狗咬信號 (復(fù)位信號)而進(jìn)行復(fù)位后已經(jīng)正常工作，不產(chǎn)生切機(jī)指令，因此可有效減少切機(jī)次數(shù)；(2)本發(fā)明的自主切機(jī)系統(tǒng)設(shè)置了累計(jì)狗咬計(jì)數(shù)模塊，可以對當(dāng)前工作計(jì)算機(jī)累 計(jì)的故障次數(shù)進(jìn)行統(tǒng)計(jì)，當(dāng)檢測到當(dāng)前工作計(jì)算機(jī)累計(jì)出現(xiàn)多次故障及復(fù)位時，認(rèn)為該計(jì) 算機(jī)不宜繼續(xù)使用，產(chǎn)生硬件切機(jī)指令，對當(dāng)前工作計(jì)算機(jī)實(shí)施切機(jī)，保證系統(tǒng)安全；(3)本發(fā)明的自主切機(jī)系統(tǒng)由純硬件實(shí)現(xiàn)，包括硬件看門狗、FPGA、OC指令驅(qū)動 模塊及繼電器組成，故障監(jiān)測及切機(jī)的實(shí)施電路完全獨(dú)立于主備份星載計(jì)算機(jī)系統(tǒng)各自的 系統(tǒng)內(nèi)，切機(jī)過程中備機(jī)加電則主機(jī)斷電，主機(jī)加電則備機(jī)斷電，不存在雙機(jī)同時加電的情 況，因此可確保整個計(jì)算機(jī)系統(tǒng)完全獨(dú)立，可防止故障在主備機(jī)間擴(kuò)散。


圖1為本發(fā)明一種基于FPGA的星載計(jì)算機(jī)自主切機(jī)系統(tǒng)的原理框圖；圖2為本發(fā)明的狗咬計(jì)數(shù)模塊原理框圖；圖3為本發(fā)明的連續(xù)狗咬識別模塊原理框圖；圖4為本發(fā)明的累計(jì)狗咬計(jì)數(shù)模塊原理框圖；圖5為本發(fā)明的指令生成模塊原理框圖。
具體實(shí)施例方式星載計(jì)算機(jī)系統(tǒng)是星上電子的核心，為了確保整星的可靠運(yùn)行，星載計(jì)算機(jī)系統(tǒng) 通常由主、備星載計(jì)算機(jī)構(gòu)成，主、備星載計(jì)算機(jī)軟硬件配置基本一致且均設(shè)置有故障監(jiān)測 電路，監(jiān)測電路通?；谟布撮T狗，主、備星載計(jì)算機(jī)間設(shè)置有主備切換電路，主機(jī)故障 時切換至備機(jī)工作，備機(jī)故障時切換至主機(jī)工作。但是因?yàn)槊恳淮吻袚Q計(jì)算機(jī)，原工作計(jì)算 機(jī)都會數(shù)據(jù)丟失，切換使用的計(jì)算機(jī)必須由地面系統(tǒng)上傳之前丟失數(shù)據(jù)，對整體系統(tǒng)非常 不利，因此，應(yīng)在保證星載計(jì)算機(jī)能夠正常工作的情況下，盡可能減少切機(jī)次數(shù)。主、備計(jì)算機(jī)切換通常由繼電器實(shí)現(xiàn)，繼電器通常采用單刀雙擲型自保持繼電器， 包括一個輸入端、兩個輸出端和兩個切換控制輸入引腳，輸入端與供電電源連接，兩個輸出 端分別與主備計(jì)算機(jī)的供電輸入連接，在繼電器的切換控制輸入引腳施加一定時間和一定 強(qiáng)度的電流便可使得繼電器發(fā)生切換。下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
進(jìn)行進(jìn)一步的詳細(xì)描述。如圖1所示，本發(fā)明基于FPGA的星載計(jì)算機(jī)自主切機(jī)系統(tǒng)，包括繼電器、主計(jì)算 機(jī)、備用計(jì)算機(jī)、主機(jī)硬件看門狗、備機(jī)硬件看門狗、主機(jī)FPGA芯片、備機(jī)FPGA芯片、主機(jī)時 鐘、備機(jī)時鐘、主機(jī)OC驅(qū)動芯片和備機(jī)OC驅(qū)動芯片；主機(jī)部分和備機(jī)部分的硬件組成，連接 方式，工作方式完全相同，都由繼電器控制供電切電。外部供電通過繼電器給主計(jì)算機(jī)和備用計(jì)算機(jī)供電，主計(jì)算機(jī)連接主機(jī)硬件看門 狗，主機(jī)硬件看門狗和主機(jī)時鐘連接主機(jī)FPGA芯片，主機(jī)FPGA芯片連接主機(jī)OC驅(qū)動芯片， 主機(jī)OC驅(qū)動芯片與繼電器連接；
備用計(jì)算機(jī)這方面的連接方式與主機(jī)的完全一致主機(jī)FPGA芯片中包括主機(jī)狗咬計(jì)數(shù)模塊、主機(jī)連續(xù)狗咬識別模塊、主機(jī)累計(jì)狗咬 計(jì)數(shù)模塊、主機(jī)指令生成模塊和主機(jī)分頻器；備機(jī)FPGA芯片中包括備機(jī)狗咬計(jì)數(shù)模塊、備機(jī)連續(xù)狗咬識別模塊、備機(jī)累計(jì)狗咬 計(jì)數(shù)模塊、備機(jī)指令生成模塊和備機(jī)分頻器；主計(jì)算機(jī)產(chǎn)生脈沖信號送入主機(jī)硬件看門狗中，主機(jī)硬件看門狗輸出復(fù)位中斷信 號，并將復(fù)位信號同時送入主計(jì)算機(jī)中以及主機(jī)FPGA芯片中的主機(jī)狗咬計(jì)數(shù)模塊、主機(jī)連 續(xù)狗咬識別模塊和主機(jī)累計(jì)狗咬計(jì)數(shù)模塊中，主機(jī)狗咬計(jì)數(shù)模塊和主機(jī)累計(jì)狗咬計(jì)數(shù)模塊 的輸出信號送入主機(jī)指令生成模塊，主機(jī)連續(xù)狗咬識別模塊的輸出送入主機(jī)狗咬計(jì)數(shù)模 塊，主機(jī)時鐘通過FPGA中的主機(jī)分頻器將時鐘信號送入主機(jī)連續(xù)狗咬識別模塊和主機(jī)指 令生成模塊，主機(jī)指令生成模塊的輸出信號通過主機(jī)OC驅(qū)動芯片控制繼電器動作；備用計(jì)算機(jī)產(chǎn)生脈沖信號送入備機(jī)硬件看門狗中，備機(jī)硬件看門狗輸出復(fù)位中斷 信號，并將復(fù)位信號同時送入備用計(jì)算機(jī)中以及備機(jī)FPGA芯片中的備機(jī)狗咬計(jì)數(shù)模塊、備 機(jī)連續(xù)狗咬識別模塊和備機(jī)累計(jì)狗咬計(jì)數(shù)模塊中，備機(jī)狗咬計(jì)數(shù)模塊和備機(jī)累計(jì)狗咬計(jì)數(shù) 模塊的輸出信號送入備機(jī)指令生成模塊，備機(jī)連續(xù)狗咬識別模塊的輸出送入備機(jī)狗咬計(jì)數(shù) 模塊，備機(jī)時鐘通過FPGA中的備機(jī)分頻器將時鐘信號送入備機(jī)連續(xù)狗咬識別模塊和備機(jī) 指令生成模塊，備機(jī)指令生成模塊的輸出信號通過備機(jī)OC驅(qū)動芯片控制繼電器動作；繼電器初始狀態(tài)為給主計(jì)算機(jī)加電、備用計(jì)算機(jī)斷電，主計(jì)算機(jī)正常工作時不間 斷地給主機(jī)硬件看門狗發(fā)送低電平脈沖信號，此時主機(jī)硬件看門狗輸出的復(fù)位信號為高電 平，是無效狀態(tài)；若主計(jì)算機(jī)工作異常，則不能給主機(jī)硬件看門狗不間斷的發(fā)送低電平脈沖 信號，此時主機(jī)硬件看門狗輸出的復(fù)位信號為低電平，所述低電平復(fù)位信號送入主計(jì)算機(jī) 中，使得主計(jì)算機(jī)復(fù)位，同時所述低電平復(fù)位信號還送入主機(jī)狗咬計(jì)數(shù)模塊、主機(jī)連續(xù)狗咬 識別模塊和主機(jī)累計(jì)狗咬計(jì)數(shù)模塊中，主機(jī)狗咬計(jì)數(shù)模塊用于接收到的低電平復(fù)位信號次 數(shù)的計(jì)數(shù)，每接收到一次增加1，若主機(jī)狗咬計(jì)數(shù)模塊計(jì)數(shù)為2，則發(fā)送高電平的第一主機(jī) 切機(jī)使能信號給主機(jī)指令生成模塊；主機(jī)連續(xù)狗咬識別模塊統(tǒng)計(jì)從該模塊每一次接收到 低電平復(fù)位信號的時刻起IOS內(nèi)總計(jì)接收到低電平復(fù)位信號的次數(shù)，起始時刻時接收到的 低電平復(fù)位信號計(jì)數(shù)為1，若IOS后統(tǒng)計(jì)出的總次數(shù)為1，則發(fā)送清零信號給主機(jī)狗咬計(jì)數(shù) 模塊使得主機(jī)狗咬計(jì)數(shù)模塊計(jì)數(shù)清零，若IOS后主機(jī)連續(xù)狗咬識別模塊統(tǒng)計(jì)出的總次數(shù)大 于1，則不輸出清零信號；主機(jī)累計(jì)狗咬計(jì)數(shù)模塊統(tǒng)計(jì)從主計(jì)算機(jī)通電工作開始，主機(jī)硬件 看門狗輸出的低電平復(fù)位信號的累計(jì)次數(shù)，當(dāng)主機(jī)累計(jì)狗咬計(jì)數(shù)模塊統(tǒng)計(jì)出的累計(jì)次數(shù)為 N時，所述主機(jī)累計(jì)狗咬計(jì)數(shù)模塊發(fā)送高電平的第二主機(jī)切機(jī)使能信號給主機(jī)指令生成模 塊；所述N為大于3的自然數(shù)；當(dāng)?shù)谝恢鳈C(jī)切機(jī)使能信號和第二主機(jī)切機(jī)使能信號至少有 一個為高電平信號時，主機(jī)指令生成模塊將接收到的第一主機(jī)切機(jī)使能信號和第二主機(jī)切 機(jī)使能信號進(jìn)行邏輯或運(yùn)算之后處理成高電平脈沖信號輸出，通過主機(jī)OC驅(qū)動芯片的放 大驅(qū)動繼電器動作，使得繼電器將主計(jì)算機(jī)供電切斷，轉(zhuǎn)換到給備用計(jì)算機(jī)供電，備用計(jì)算 機(jī)中各個部分的工作情況和主計(jì)算機(jī)相同，如果備機(jī)指令生成模塊輸出低電平信號給備機(jī) OC驅(qū)動芯片，則備機(jī)OC驅(qū)動芯片的輸出信號控制繼電器將供電切換給主計(jì)算機(jī)。本發(fā)明的星載計(jì)算機(jī)自主切機(jī)系統(tǒng)中，繼電器可以選用磁保持繼電器TQ2-L2， 或松下TQ系列其它磁保持繼電器或其它類似功能參數(shù)的磁保持繼電器；硬件看門狗采用MAXIM公司的MAX6746或類似功能的硬件看門狗；FPGA芯片采用Altera公司的Cyclone系 列的EP1C3T144芯片，也可采用Altera、Xilinx、Actel等公司的其它系列FPGA芯片；時鐘 采用常規(guī)有源晶體振蕩器，震蕩頻率為10MHz，也可采用其它頻率大于IOOHz的有源晶體振 蕩器；OC驅(qū)動模塊采用安森美的OC型繼電器或電感驅(qū)動芯片NUD3105D，也可采用其它類似 功能的OC型繼電器驅(qū)動芯片；本系統(tǒng)適用的星載計(jì)算機(jī)包括基于星上常用處理器的計(jì)算 機(jī)，如 80386、8086、TSC695、AT697、ARM 等；
本發(fā)明的星載計(jì)算機(jī)自主切機(jī)系統(tǒng)中，分頻器采用100000分頻，將IOMHz的信號 分頻為IOOHz的時鐘信號，輸入至連續(xù)狗咬識別模塊和指令生成模塊。主機(jī)部分FPGA內(nèi)部實(shí)現(xiàn)和備用計(jì)算機(jī)部分FPGA內(nèi)部實(shí)現(xiàn)完全相同，下面僅以通 用稱謂介紹。如圖2所示，狗咬計(jì)數(shù)模塊在FPGA內(nèi)部實(shí)現(xiàn)，由計(jì)數(shù)器和數(shù)字比較器組成，計(jì)數(shù)器 包括一個計(jì)數(shù)引腳、一個清零引腳和一個計(jì)數(shù)輸出引腳，狗咬信號連接至計(jì)數(shù)器的計(jì)數(shù)引 腳，對脈沖下降沿進(jìn)行計(jì)數(shù)，即對狗咬信號的下降沿進(jìn)行計(jì)數(shù)，計(jì)數(shù)結(jié)果由計(jì)數(shù)輸出引腳送 至數(shù)字比較器，數(shù)字比較器比較的閾值為2，當(dāng)計(jì)數(shù)值小于2時數(shù)字比較器輸出低電平，當(dāng) 計(jì)數(shù)值大于等于2時數(shù)字比較器輸出高電平，作為第一主機(jī)切機(jī)使能信號，輸出至切機(jī)指 令生成模塊。如圖3所示，連續(xù)狗咬識別模塊在FPGA內(nèi)部實(shí)現(xiàn)，由計(jì)數(shù)器和數(shù)字比較器組成， 計(jì)數(shù)器包括一個計(jì)數(shù)引腳、一個清零引腳和一個計(jì)數(shù)輸出引腳，清零信號與狗咬信號連接， 計(jì)數(shù)引腳與時鐘輸入信號連接，對IOOHz的時鐘信號進(jìn)行計(jì)數(shù)，計(jì)數(shù)器的計(jì)數(shù)輸出引腳連 接至數(shù)字比較器，數(shù)字比較器的比較閾值設(shè)計(jì)為1000，當(dāng)計(jì)數(shù)值達(dá)到1000(對應(yīng)時間段為 IOs)時，比較器輸出高電平，否則輸出低電平，高電平可對狗咬計(jì)數(shù)模塊進(jìn)行清零。當(dāng)兩次 狗咬時間間隔小于IOs時，計(jì)數(shù)器的計(jì)數(shù)值不能達(dá)到1000，則比較器輸出低電平，不能對狗 咬計(jì)數(shù)模塊實(shí)施清零，導(dǎo)致狗咬計(jì)數(shù)模塊累計(jì)計(jì)滿2次狗咬，進(jìn)而產(chǎn)生第一主機(jī)切機(jī)使能 信號。如圖4所示，累計(jì)狗咬計(jì)數(shù)模塊在FPGA內(nèi)部實(shí)現(xiàn)，由計(jì)數(shù)器和數(shù)字比較器組成，計(jì) 數(shù)器包括一個計(jì)數(shù)引腳和一個計(jì)數(shù)輸出引腳，計(jì)數(shù)引腳與狗咬信號連接，計(jì)數(shù)器的計(jì)數(shù)輸 出引腳連接至數(shù)字比較器，數(shù)字比較器的比較閾值設(shè)計(jì)為10，當(dāng)計(jì)數(shù)值達(dá)到10時，比較器 輸出高電平，否則輸出低電平。數(shù)字比較器的輸出連接至切機(jī)指令生成模塊，當(dāng)累計(jì)狗咬計(jì) 數(shù)模塊達(dá)到閾值時，產(chǎn)生第二主機(jī)切機(jī)使能信號。如圖5所示，指令生成模塊在FPGA內(nèi)部實(shí)現(xiàn)，主機(jī)指令生成模塊和備機(jī)指令生成 模塊構(gòu)成完全相同，由邏輯或門、計(jì)數(shù)器和數(shù)字比較器組成，計(jì)數(shù)器有一個計(jì)數(shù)使能引腳、 一個計(jì)數(shù)引腳和一個計(jì)數(shù)輸出引腳。邏輯或門的輸入信號為狗咬計(jì)數(shù)模塊輸出的第一切機(jī) 使能信號和累計(jì)狗咬計(jì)數(shù)模塊輸出的第二切機(jī)使能信號，邏輯或門的輸出連接至計(jì)數(shù)器的 計(jì)數(shù)使能引腳，當(dāng)邏輯或門輸出高電平時，計(jì)數(shù)器對IOOHz的時鐘信號進(jìn)行計(jì)數(shù)，同時數(shù)字 比較器輸出高電平，當(dāng)計(jì)數(shù)滿16 (對應(yīng)160ms)時，數(shù)字比較器輸出低電平，即產(chǎn)生160ms的 高電平脈沖信號作為切機(jī)指令信號。第一主機(jī)切機(jī)使能信號、第二主機(jī)切機(jī)使能信號與第 一備機(jī)切機(jī)使能信號、第二備機(jī)切機(jī)使能信號相同，稱謂僅作為區(qū)分。FPGA輸出的切機(jī)指令信號通過OC型繼電器或電感驅(qū)動芯片NUD3105D的驅(qū)動作用 到雙機(jī)切換磁保持繼電器的切換控制引腳。雙機(jī)切換磁保持繼電器TQ2-L2為單刀雙擲型繼電器，其兩個切換控制引腳分別與主備機(jī)的OC指令驅(qū)動模塊的輸出連接，其電源輸入來 自于主備機(jī)統(tǒng)一的外部供電輸入，其電源輸出分別連接至主備機(jī)各自的供電輸入。當(dāng)雙機(jī) 切換磁保持繼電器的切換控制引腳接收到備機(jī)加電主機(jī)斷電切機(jī)指令則產(chǎn)生切換，使得外 部供電輸入與備機(jī)供電輸入導(dǎo)通，當(dāng)雙機(jī)切換磁保持繼電器的切換控制引腳接收到主機(jī)加 備主機(jī)斷電切機(jī)指令則產(chǎn)生切換，使得外部供電輸入與主機(jī)供電輸入導(dǎo)通。
本發(fā)明說明書中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員的公知技術(shù)。
權(quán)利要求
一種基于FPGA的星載計(jì)算機(jī)自主切機(jī)系統(tǒng)，其特征在于包括繼電器、主計(jì)算機(jī)、備用計(jì)算機(jī)、主機(jī)硬件看門狗、備機(jī)硬件看門狗、主機(jī)FPGA芯片、備機(jī)FPGA芯片、主機(jī)時鐘、備機(jī)時鐘、主機(jī)OC驅(qū)動芯片和備機(jī)OC驅(qū)動芯片；外部供電通過繼電器給主計(jì)算機(jī)和備用計(jì)算機(jī)供電，主計(jì)算機(jī)連接主機(jī)硬件看門狗，主機(jī)硬件看門狗和主機(jī)時鐘連接主機(jī)FPGA芯片，主機(jī)FPGA芯片連接主機(jī)OC驅(qū)動芯片，主機(jī)OC驅(qū)動芯片與繼電器連接；備用計(jì)算機(jī)連接備機(jī)硬件看門狗，備機(jī)硬件看門狗和備機(jī)時鐘連接備機(jī)FPGA芯片，備機(jī)FPGA芯片連接備機(jī)OC驅(qū)動芯片，備機(jī)OC驅(qū)動芯片與繼電器連接主機(jī)FPGA芯片中還包括主機(jī)狗咬計(jì)數(shù)模塊、主機(jī)連續(xù)狗咬識別模塊、主機(jī)累計(jì)狗咬計(jì)數(shù)模塊、主機(jī)指令生成模塊和主機(jī)分頻器；備機(jī)FPGA芯片中還包括備機(jī)狗咬計(jì)數(shù)模塊、備機(jī)連續(xù)狗咬識別模塊、備機(jī)累計(jì)狗咬計(jì)數(shù)模塊、備機(jī)指令生成模塊和備機(jī)分頻器；主計(jì)算機(jī)產(chǎn)生脈沖信號送入主機(jī)硬件看門狗中，主機(jī)硬件看門狗輸出復(fù)位信號，并將復(fù)位信號同時送入主計(jì)算機(jī)中以及主機(jī)FPGA芯片中的主機(jī)狗咬計(jì)數(shù)模塊、主機(jī)連續(xù)狗咬識別模塊和主機(jī)累計(jì)狗咬計(jì)數(shù)模塊中，主機(jī)狗咬計(jì)數(shù)模塊和主機(jī)累計(jì)狗咬計(jì)數(shù)模塊的輸出信號送入主機(jī)指令生成模塊，主機(jī)連續(xù)狗咬識別模塊的輸出送入主機(jī)狗咬計(jì)數(shù)模塊，主機(jī)時鐘通過FPGA中的主機(jī)分頻器將時鐘信號送入主機(jī)連續(xù)狗咬識別模塊和主機(jī)指令生成模塊，主機(jī)指令生成模塊的輸出信號通過主機(jī)OC驅(qū)動芯片控制繼電器動作；備用計(jì)算機(jī)產(chǎn)生脈沖信號送入備機(jī)硬件看門狗中，備機(jī)硬件看門狗輸出復(fù)位信號，并將復(fù)位信號同時送入備用計(jì)算機(jī)中以及備機(jī)FPGA芯片中的備機(jī)狗咬計(jì)數(shù)模塊、備機(jī)連續(xù)狗咬識別模塊和備機(jī)累計(jì)狗咬計(jì)數(shù)模塊中，備機(jī)狗咬計(jì)數(shù)模塊和備機(jī)累計(jì)狗咬計(jì)數(shù)模塊的輸出信號送入備機(jī)指令生成模塊，備機(jī)連續(xù)狗咬識別模塊的輸出送入備機(jī)狗咬計(jì)數(shù)模塊，備機(jī)時鐘通過FPGA中的備機(jī)分頻器將時鐘信號送入備機(jī)連續(xù)狗咬識別模塊和備機(jī)指令生成模塊，備機(jī)指令生成模塊的輸出信號通過備機(jī)OC驅(qū)動芯片控制繼電器動作；繼電器初始狀態(tài)為給主計(jì)算機(jī)加電、備用計(jì)算機(jī)斷電，主計(jì)算機(jī)正常工作時不間斷地給主機(jī)硬件看門狗發(fā)送低電平脈沖信號，此時主機(jī)硬件看門狗輸出的復(fù)位信號為高電平，是無效狀態(tài)；若主計(jì)算機(jī)工作異常，則不能給主機(jī)硬件看門狗不間斷的發(fā)送低電平脈沖信號，此時主機(jī)硬件看門狗輸出的復(fù)位信號為低電平，所述低電平復(fù)位信號送入主計(jì)算機(jī)中，使得主計(jì)算機(jī)復(fù)位，同時所述低電平復(fù)位信號還送入主機(jī)狗咬計(jì)數(shù)模塊、主機(jī)連續(xù)狗咬識別模塊和主機(jī)累計(jì)狗咬計(jì)數(shù)模塊中，主機(jī)狗咬計(jì)數(shù)模塊用于接收到的低電平復(fù)位信號次數(shù)的計(jì)數(shù)，每接收到一次增加1，若主機(jī)狗咬計(jì)數(shù)模塊計(jì)數(shù)為2，則發(fā)送高電平的第一主機(jī)切機(jī)使能信號給主機(jī)指令生成模塊；主機(jī)連續(xù)狗咬識別模塊統(tǒng)計(jì)從該模塊每一次接收到低電平復(fù)位信號的時刻起10S內(nèi)總計(jì)接收到低電平復(fù)位信號的次數(shù)，起始時刻時接收到的低電平復(fù)位信號計(jì)數(shù)為1，若10S后統(tǒng)計(jì)出的總次數(shù)為1，則發(fā)送清零信號給主機(jī)狗咬計(jì)數(shù)模塊使得主機(jī)狗咬計(jì)數(shù)模塊計(jì)數(shù)清零，若10S后主機(jī)連續(xù)狗咬識別模塊統(tǒng)計(jì)出的總次數(shù)大于1，則不輸出清零信號；主機(jī)累計(jì)狗咬計(jì)數(shù)模塊統(tǒng)計(jì)從主計(jì)算機(jī)通電工作開始，主機(jī)硬件看門狗輸出的低電平復(fù)位信號的累計(jì)次數(shù)，當(dāng)主機(jī)累計(jì)狗咬計(jì)數(shù)模塊統(tǒng)計(jì)出的累計(jì)次數(shù)為N時，所述主機(jī)累計(jì)狗咬計(jì)數(shù)模塊發(fā)送高電平的第二主機(jī)切機(jī)使能信號給主機(jī)指令生成模塊；所述N為大于3的自然數(shù)；當(dāng)?shù)谝恢鳈C(jī)切機(jī)使能信號和第二主機(jī)切機(jī)使能信號至少有一個為高電平信號時，主機(jī)指令生成模塊將接收到的第一主機(jī)切機(jī)使能信號和第二主機(jī)切機(jī)使能信號進(jìn)行邏輯或運(yùn)算之后處理成高電平脈沖信號輸出，通過主機(jī)OC驅(qū)動芯片的放大驅(qū)動繼電器動作，使得繼電器將主計(jì)算機(jī)供電切斷，轉(zhuǎn)換到給備用計(jì)算機(jī)供電，備用計(jì)算機(jī)中各個部分的工作情況和主計(jì)算機(jī)相同，如果備機(jī)指令生成模塊輸出低電平信號給備機(jī)OC驅(qū)動芯片，則備機(jī)OC驅(qū)動芯片的輸出信號控制繼電器將供電切換給主計(jì)算機(jī)。
2.根據(jù)權(quán)利要求1所述的一種基于FPGA的星載計(jì)算機(jī)自主切機(jī)系統(tǒng)，其特征在于所 述主機(jī)OC驅(qū)動芯片和備機(jī)OC驅(qū)動芯片采用型號為NUD3105D的OC型繼電器驅(qū)動芯片。
全文摘要
本發(fā)明涉及一種基于FPGA的星載計(jì)算機(jī)自主切機(jī)系統(tǒng)，該系統(tǒng)采用硬件看門狗、狗咬計(jì)數(shù)模塊、連續(xù)狗咬識別模塊對當(dāng)前工作計(jì)算機(jī)的工作狀態(tài)進(jìn)行監(jiān)測，當(dāng)監(jiān)測到1次狗咬時，對當(dāng)前工作計(jì)算機(jī)進(jìn)行復(fù)位，當(dāng)在一定時間段t內(nèi)連續(xù)監(jiān)測到2次狗咬時，切換到備機(jī)，如果兩次狗咬時間間隔大于t時，只對當(dāng)前工作計(jì)算機(jī)復(fù)位而不實(shí)施切機(jī)，系統(tǒng)還采用累計(jì)狗咬計(jì)數(shù)模塊對當(dāng)前工作計(jì)算機(jī)的累計(jì)故障進(jìn)行監(jiān)測，當(dāng)累計(jì)故障次數(shù)大于設(shè)定值N時，實(shí)施切機(jī)。該系統(tǒng)可有效監(jiān)測星載計(jì)算機(jī)的故障，且在排除故障的基礎(chǔ)上有效減少了切機(jī)的次數(shù)。
文檔編號G06F11/00GK101968756SQ201010298019
公開日2011年2月9日 申請日期2010年9月29日 優(yōu)先權(quán)日2010年9月29日
發(fā)明者劉思遠(yuǎn), 劉勝利, 張曉敏, 楊芳 申請人:航天東方紅衛(wèi)星有限公司