專利名稱：基于解析冗余機制的雙cpu冗余控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子電路領(lǐng)域，涉及雙CPU冗余控制系統(tǒng)，該系統(tǒng)用于工業(yè)實時監(jiān)控 領(lǐng)域。
背景技術(shù)：
冗余控制系統(tǒng)就是增加備用關(guān)鍵設(shè)備，一旦工作系統(tǒng)發(fā)生故障，控制系統(tǒng)以最快 速度啟動備用設(shè)備，從而維持系統(tǒng)的正常工作。在工業(yè)控制領(lǐng)域，CPU模塊是控制系統(tǒng)的核 心，為了提高系統(tǒng)的可靠性，常采用雙CPU冗余控制系統(tǒng)。目前的雙CPU冗余控制系統(tǒng)多采用“冷備份”或“熱備份”冗余策略。所謂“冷備 份”冗余策略就是在系統(tǒng)設(shè)計時，多配置一套CPU模塊作為備份，一旦正在運行的CPU模塊 出現(xiàn)故障時，能及時更換，這種冗余方案中備份的CPU模塊并沒有安裝在控制設(shè)備上，其弊 端在于一旦出現(xiàn)故障系統(tǒng)必須停止工作一段時間以便更換備用CPU模塊；所謂“熱備份”冗 余策略就是指備用CPU模塊在線工作，只是不參與控制，即無輸出控制功能，一旦參與控制 的CPU模塊出現(xiàn)故障，它便可自動接管故障CPU模塊，并參與控制，系統(tǒng)可不受停機損失。此 冗余策略中，兩個CPU模塊有主從之分，處于熱備份狀態(tài)的CPU模塊為從，參與控制的CPU 模塊為主，從CPU模塊具有與主CPU模塊完全相同的系統(tǒng)輸入，唯一區(qū)別在于當(dāng)主CPU模塊 常時，從CPU模塊不具備系統(tǒng)輸出功能。“熱備份”策略較“冷備份”策略省去了系統(tǒng)停機時 間，系統(tǒng)故障時可無間斷運行，可靠性高，但正常情況下，主CPU模塊承擔(dān)了系統(tǒng)全部輸出 功能，從CPU模塊卻無任何輸出功能，CPU利用率偏低；而且在系統(tǒng)運行之初，必須規(guī)定一個 CPU模塊為主，一個CPU模塊為備用，通用性不好。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述已有技術(shù)的缺點，提出一種基于解析冗余機制的雙 CPU冗余控制系統(tǒng)，以縮短系統(tǒng)停機時間、提高CPU利用率和系統(tǒng)可靠性。為了實現(xiàn)上述目的，本發(fā)明的基于解析冗余機制的雙CPU冗余控制系統(tǒng)包括兩個 CPU模塊，其中這兩個CPU模塊采用“互備份”冗余策略，分別用于控制不同的負載，每個CPU 模塊又包括數(shù)據(jù)采集子模塊用于采集系統(tǒng)輸入信號，并將采集到的數(shù)據(jù)發(fā)送至eCAN總線通 信子模塊和解析冗余機制子模塊；eCAN總線通信子模塊用于實現(xiàn)第一個CPU模塊A和第二個CPU模塊B之間的同 步和實時數(shù)據(jù)交換，為解析冗余機制子模塊對第一個CPU模塊A和第二個CPU模塊B進行 故障判斷提供數(shù)據(jù)源，保證雙CPU冗余切換實時性；解析冗余機制子模塊用于接收數(shù)據(jù)采集子模塊和eCAN總線通信子模塊提供的 數(shù)據(jù)源，并對所述的兩個CPU模塊的故障進行判斷，將故障判斷結(jié)果發(fā)送至冗余切換子模 塊；冗余切換子模塊用于根據(jù)故障判斷結(jié)果，對冗余控制子模塊輸出切換控制信
4號；冗余控制子模塊用于根據(jù)切換控制信號對出現(xiàn)故障的CPU模塊所控制負載進行 接管，若第一個CPU模塊A故障，則第二個CPU模塊B接管第一個負載1，同時封鎖第一個 CPU模塊A輸出控制功能，反之亦然；所述的數(shù)據(jù)采集子模塊與eCAN總線通信子模塊雙向連接，eCAN總線通信子模塊 與解析冗余機制子模塊單向連接，解析冗余機制子模塊與冗余切換子模塊單向連接，冗余 切換子模塊與冗余控制子模塊單向連接。本發(fā)明具有如下優(yōu)點(1)由于采用的“互備份”冗余策略，在第一個CPU模塊A和第二個CPU模塊B均 無故障時，第一個CPU模塊A控制負載1，第二個CPU模塊B控制負載2，提高了 CPU禾Ij用率。(2)由于采用eCAN總線通信實現(xiàn)兩個CPU模塊之間的CPU同步，保證了冗余切換 的實時性，提高了系統(tǒng)可靠性。(3)由于采用解析冗余機制對所述的CPU模塊的故障進行判斷，其故障檢測響應(yīng) 時間為40ms，縮短了系統(tǒng)停機時間，提高了系統(tǒng)可靠性。


圖1是本發(fā)明的總體結(jié)構(gòu)框圖；圖2是本發(fā)明的第一個CPU模塊A的冗余控制子模塊電路原理圖；圖3時本發(fā)明的第二個CPU模塊B的冗余控制子模塊電路原理圖。
具體實施例方式參考圖1，本發(fā)明主要由第一個CPU模塊A、第二個CPU模塊B、第一個負載1和第 二個負載2組成，第一個CPU模塊A控制第一個負載1，第二個CPU模塊B控制第二個負載 2。每個CPU模塊包括數(shù)據(jù)采集子模塊、eCAN總線通信子模塊、解析冗余機制子模塊、冗余切 換子模塊和冗余控制子模塊。數(shù)據(jù)采集子模塊與eCAN總線通信子模塊雙向連接，eCAN總線 通信子模塊與解析冗余機制子模塊單向連接，解析冗余機制子模塊與冗余切換子模塊單向 連接，冗余切換子模塊與冗余控制子模塊單向連接。數(shù)據(jù)采集子模塊采集系統(tǒng)輸入信號，并 將采集到的數(shù)據(jù)發(fā)送至eCAN總線通信子模塊和解析冗余機制子模塊，eCAN總線通信子模 塊實現(xiàn)第一個CPU模塊A和第二個CPU模塊B之間的同步和實時數(shù)據(jù)交換，為解析冗余機 制子模塊對第一個CPU模塊A和第二個CPU模塊B進行故障判斷提供數(shù)據(jù)源，解析冗余子 模塊接收數(shù)據(jù)采集子模塊和eCAN總線通信子模塊提供的數(shù)據(jù)源，并對所述的兩個CPU模塊 的故障進行判斷，將故障判斷結(jié)果發(fā)送至冗余切換子模塊，該子模塊根據(jù)故障判斷結(jié)果，對 冗余控制子模塊輸出切換控制信號，冗余控制子模塊根據(jù)切換控制信號對出現(xiàn)故障的CPU 模塊所控制負載進行接管。所述的冗余控制子模塊用軟件方式或硬件方式實現(xiàn)，例如第一 個CPU模塊A的冗余控制子模塊的硬件實現(xiàn)方式如圖2所示，第二個CPU模塊B的冗余控 制子模塊硬件實時方式如圖3所示。參照圖2，第一個CPU模塊A的冗余控制子模塊，是由一個邏輯非門D，一個邏輯非 門E、一個四輸入或門H、一個54LS244緩沖器F和一個54LS244緩沖器G組成，但不局限于 54LS244緩沖器，其中四輸入或門H分別與邏輯非門D、邏輯非門E和54LS244緩沖器F單
5向連接，非門E分別與54LS244緩沖器F和54LS244緩沖器G單向連接。參照圖3，第二個CPU模塊B的冗余控制子模塊，是由一個邏輯非門J、一個邏輯非 門K、一個四輸入或門N、一個54LS244緩沖器L和一個54LS244緩沖器M組成，但不局限于 54LS244緩沖器，其中四輸入或門N分別與邏輯非門J、邏輯非門K和54LS244緩沖器L單 向連接，非門K分別與54LS244緩沖器L和54LS244緩沖器M單向連接。本發(fā)明系統(tǒng)工作時，由兩個CPU模塊的eCAN總線通信子模塊每隔IOms通過發(fā)送 同步請求、應(yīng)答、確認信號實現(xiàn)CPU同步，eCAN總線通信子模塊向數(shù)據(jù)采集子模塊發(fā)送數(shù)據(jù) 采集指令，數(shù)據(jù)采集子模塊對輸入信號連續(xù)采樣8次，將得到的8組數(shù)據(jù)通過排序找出其 中最大值和最小值并丟棄，把余下的6組數(shù)據(jù)算術(shù)平均做為當(dāng)前采集數(shù)據(jù)值，并發(fā)送至解 析冗余機制子模塊和eCAN總線通信子模塊，第一個CPU模塊A的eCAN總線子模塊與第二 個CPU模塊B的eCAN總線子模塊交換采集數(shù)據(jù)值，并將交換得到采集數(shù)據(jù)值發(fā)送至解析 冗余機制子模塊，該子模塊比較兩個CPU模塊的采集數(shù)據(jù)值，若采集數(shù)據(jù)值一致，則判定兩 個CPU模塊均無故障，否則讀取上一周期采集數(shù)據(jù)值作為歷史采集數(shù)據(jù)值，并繼續(xù)比較后 三個同步周期兩個CPU模塊采集數(shù)據(jù)值是否一致，若不一致，計算第一個CPU模塊A四個 周期采集數(shù)據(jù)值的算術(shù)平均值與其歷史采集數(shù)據(jù)值的差值，同時計算第二個CPU模塊B四 個周期采集數(shù)據(jù)值的算術(shù)平均值與其歷史采集數(shù)據(jù)值的差值，比較兩個CPU模塊的差值大 小，差值大的CPU模塊被判定出現(xiàn)故障，故障檢測響應(yīng)時間為40ms，并將判定故障結(jié)果發(fā)送 至切換控制子模塊，該子模塊根據(jù)故障結(jié)果輸出切換控制信號至冗余控制子模塊，該切換 控制信號包括第一個CPU模塊A對負載1的控制信號Magi、第一個CPU模塊A對負載2的 控制信號Magl_2、第二個CPU模塊B對負載2的控制信號Mag2、第二個CPU模塊B對負載 1的控制信號Mag2_l、第一個CPU模塊A對第二個CPU模塊B的控制信號CONl和第二個 CPU模塊A對第一個CPU模塊B的控制信號C0N2，第一個CPU模塊A的冗余控制子模塊接 收Magl_2、Mag2和CONl實現(xiàn)對第二個負載2的控制，第二個CPU模塊B的冗余控制子模 塊接收Mag2_l、Magl和C0N2實現(xiàn)對第一個負載1的控制。其中CONl是由第一個CPU模 塊A的第一個切換使能信號CPUl_Em、第二個切換使能信號CPU1_EN2、第三個切換使能信 號CPU1_EN3和第四個切換使能信號CPU1_EN4通過組合邏輯實現(xiàn)，C0N2是由第二個CPU模 塊B的第一個切換使能信號CPU2_Em、第二個切換使能信號CPU2_EN2、第三個切換使能信 號CPU2_EN3和第四個切換使能信號CPU2_EN4通過組合邏輯實現(xiàn)。若判定兩個CPU模塊均無故障時，第一個CPU模塊A的冗余切換子模塊輸出第一 個CPU模塊A的第一個切換使能信號CPUl_Em為1、第二個切換使能信號CPU1_EN2為0、 第三個切換使能信號CPU1_EN3為1和第四個切換使能信號CPU1_EN4為1，邏輯非門D輸出 為1，四輸入或門H輸出信號為1，該信號輸入至54LS244緩沖器F使其不使能，Magl_2不輸 出，邏輯非門E輸出信號為0，該信號輸入至54LS244緩沖器G使其使能，Mag2輸出控制第 二個負載2 ；第二個CPU模塊B的冗余切換子模塊輸出第二個CPU模塊B的第一個切換使 能信號CPU2_Em為1、第二個切換使能信號CPU2_EN2為0、第三個切換使能信號CPU2_EN3 為1和第四個切換使能信號CPU2_EN4為1，邏輯非門J輸出為1，四輸入或門N輸出信號為 1，該信號輸入至54LS244緩沖器L使其不使能，Mag2_l不輸出，邏輯非門K輸出信號為0， 該信號輸入至54LS244緩沖器M使其使能，Magl輸出控制第一個負載1。若判定第二個CPU模塊B出現(xiàn)故障時，第一個CPU模塊A的冗余切換子模塊輸出第一個CPU模塊A的第一個切換使能信號CPUl_Em為0、第二個切換使能信號CPU1_EN2為 1、第三個切換使能信號CPU1_EN3為0和第四個切換使能信號CPU1_EN4為0，邏輯非門D輸 出為0，四輸入或門H輸出信號為0，該信號輸入至54LS244緩沖器F使其使能，Magl_2輸 出接管第二個負載2，邏輯非門E輸出信號為1，該信號輸入至54LS244緩沖器G使其不使 能，Mag2不輸出。 若判定第一個CPU模塊A出現(xiàn)故障時，第二個CPU模塊B的冗余切換子模塊輸出 第二個CPU模塊B的第一個切換使能信號CPUl_Em為0、第二個切換使能信號CPU1_EN2為 1、第三個切換使能信號CPU1_EN3為0和第四個切換使能信號CPU1_EN4為0，，邏輯非門J 輸出為0，四輸入或門N輸出信號為0，該信號輸入至54LS244緩沖器L使其使能，Mag2_l輸 出接管第一個負載1，邏輯非門K輸出信號為1，該信號輸入至54LS244緩沖器M使其不使 能，Magl不輸出。
權(quán)利要求
一種基于解析冗余機制的雙CPU冗余控制系統(tǒng)，包括兩個CPU模塊，其特征在于這兩個CPU模塊采用“互備份”冗余策略，分別用于控制不同的負載，每個CPU模塊又包括數(shù)據(jù)采集子模塊用于采集系統(tǒng)輸入信號，并將采集到的數(shù)據(jù)發(fā)送至eCAN總線通信子模塊和解析冗余機制子模塊；eCAN總線通信子模塊用于實現(xiàn)第一個CPU模塊(A)和第二個CPU模塊(B)之間的同步和實時數(shù)據(jù)交換，為解析冗余機制子模塊對第一個CPU模塊(A)和第二個CPU模塊(B)進行故障判斷提供數(shù)據(jù)源，保證雙CPU冗余切換實時性；解析冗余機制子模塊用于接收數(shù)據(jù)采集子模塊和eCAN總線通信子模塊提供的數(shù)據(jù)源，并對所述的兩個CPU模塊的故障進行判斷，將故障判斷結(jié)果發(fā)送至冗余切換子模塊；冗余切換子模塊用于根據(jù)故障判斷結(jié)果，對冗余控制子模塊輸出切換控制信號；冗余控制子模塊用于根據(jù)切換控制信號對出現(xiàn)故障的CPU模塊所控制負載進行接管，若第一個CPU模塊(A)故障，則第二個CPU模塊(B)接管第一個負載(1)，同時封鎖第一個CPU模塊(A)輸出控制功能，反之亦然；所述的數(shù)據(jù)采集子模塊與eCAN總線通信子模塊雙向連接，eCAN總線通信子模塊與解析冗余機制子模塊單向連接，解析冗余機制子模塊與冗余切換子模塊單向連接，冗余切換子模塊與冗余控制子模塊單向連接。
2.根據(jù)權(quán)利要求1所述的雙CPU冗余控制系統(tǒng)，其特征在于所述的數(shù)據(jù)采集子模塊采 集系統(tǒng)輸入信號，是連續(xù)采樣8次，將得到的8組數(shù)據(jù)通過排序找出其中最大值和最小值并 丟棄，把余下的6組數(shù)據(jù)做算術(shù)平均做為當(dāng)前采樣值。
3.根據(jù)權(quán)利要求1所述的雙CPU冗余控制系統(tǒng)，其特征在于所述的eCAN總線通信子模 塊，通過發(fā)送同步請求、應(yīng)答、確認信號實現(xiàn)第一個CPU模塊㈧與第二個CPU模塊⑶的 CPU同步，其同步周期為10ms，同步建立后向數(shù)據(jù)采集子模塊發(fā)送數(shù)據(jù)采集指令。
4.根據(jù)權(quán)利要求1所述的雙CPU冗余控制系統(tǒng)，其特征在于所述的解析冗余機制子模 塊，通過實時對比第一個CPU模塊(A)與第二個CPU模塊(B)采集數(shù)據(jù)的一致性來對CPU 模塊故障進行判斷，其故障檢測響應(yīng)時間為40ms。
5.根據(jù)權(quán)利要求1所述的雙CPU冗余控制系統(tǒng)，其特征在于所述的冗余切換控制子模 塊輸出的切換控制信號，包括第一個CPU模塊㈧對負載⑴的控制信號Magi、第一個CPU 模塊㈧對負載⑵的控制信號Magl_2、第二個CPU模塊⑶對負載⑵的控制信號Mag2、 第二個CPU模塊⑶對負載⑴的控制信號Mag2_l、第一個CPU模塊㈧對第二個CPU模 塊(B)的控制信號CONl和第二個CPU模塊(A)對第一個CPU模塊(B)的控制信號C0N2。
6.根據(jù)權(quán)利要求5所述的雙CPU冗余控制系統(tǒng)，其特征在于所述的控制信號CONl是由 第一個CPU模塊(A)的第一個切換使能信號CPUl_Em、第二個切換使能信號CPU1_EN2、第 三個切換使能信號CPU1_EN3和第四個切換使能信號CPU1_EN4通過組合邏輯實現(xiàn)。
7.根據(jù)權(quán)利要求5所述的雙CPU冗余控制系統(tǒng)，其特征在于所述的控制信號C0N2是由 第二個CPU模塊(B)的第一個切換使能信號CPU2_Em、第二個切換使能信號CPU2_EN2、第 三個切換使能信號CPU2_EN3和第四個切換使能信號CPU2_EN4通過組合邏輯實現(xiàn)。
8.根據(jù)權(quán)利要求1所述的雙CPU冗余控制系統(tǒng)，其特征在于所述的第一個CPU模塊(A) 的冗余控制子模塊，是由一個邏輯非門(D)，一個邏輯非門(E)、一個四輸入或門(H)、一個 54LS244緩沖器(F)和一個54LS244緩沖器(G)組成，其中四輸入或門(H)分別與邏輯非門(D)、邏輯非門(E)和54LS244緩沖器(F)單向連接，邏輯非門(E)分別與54LS244緩沖器 (F)和54LS244緩沖器(G)單向連接。
9.根據(jù)權(quán)利要求1所述的雙CPU冗余控制系統(tǒng)，其特征在于所述的第二個CPU模塊(B) 的冗余控制子模塊，是由一個邏輯非門(J)、一個邏輯非門(K)、一個四輸入或門(N)、一個 54LS244緩沖器(L)和一個54LS244緩沖器(M)組成，其中四輸入或門(N)分別與邏輯非門 (J)、邏輯非門(K)和54LS244緩沖器(L)單向連接，邏輯非門(K)分別與54LS244緩沖器 (L)和54LS244緩沖器(M)單向連接。
全文摘要
本發(fā)明公開了一種基于解析冗余機制的雙CPU冗余控制系統(tǒng)，主要解決現(xiàn)有雙CPU冗余控制系統(tǒng)停機時間長、CPU利用率低和可靠性低的問題。本發(fā)明由兩個CPU模塊組成，每個CPU模塊又包括數(shù)據(jù)采集子模塊、eCAN總線通信子模塊、解析冗余機制子模塊、冗余切換子模塊和冗余控制子模塊。兩個CPU模塊采用“互備份”冗余策略，通過eCAN總線通信實現(xiàn)雙CPU同步和數(shù)據(jù)交換，利用解析冗余機制對CPU模塊故障進行判斷，若兩個CPU模塊均無故障時，第一個CPU模塊A控制第一個負載1，第二個CPU模塊B控制第二個負載2；若第一個CPU模塊A故障，第二個CPU模塊B接管第一個負載1，反之亦然。該系統(tǒng)縮短系統(tǒng)停機時間，提高CPU利用率和系統(tǒng)可靠性，本發(fā)明可適用于工業(yè)實時監(jiān)控等領(lǐng)域。
文檔編號G06F11/16GK101916218SQ201010251448
公開日2010年12月15日 申請日期2010年8月10日 優(yōu)先權(quán)日2010年8月10日
發(fā)明者單曉明, 徐連軍, 李亞鵬, 相征 申請人:西安電子科技大學(xué)