專利名稱：一種快速實現(xiàn)浮點加法的電路的制作方法
技術領域：
本發(fā)明涉及一種浮點算法的電路，尤其涉及一種基于協(xié)處理器和數(shù)字信號處理器應用的快速實現(xiàn)浮點加法的電路。
背景技術：
如今多媒體在人們的日常生活中得到了非常普遍的應用。在應用中對產品的圖象加速模塊以及CPU處理速度的要求越來越高，這些應用設計中必然涉及大量的浮點運算電路，運算速度直接影響到產品應用的最終性能。為了解決這些問題，快速運算電路結果應運而生。浮點數(shù)表示的范圍非常大，但是在進行加法時，需要先轉成定點數(shù)，然后進行運算，最后結果再轉成浮點數(shù)。傳統(tǒng)電路一般采用5級流水結構，如圖1中所示，內容如下流水部件1，帶符號9位定點減法運算單元，對兩個操作數(shù)的指數(shù)求差值；流水部件2，移位單元，用于根據(jù)流水部件1中得到的差，把較小數(shù)的尾數(shù)向右移動；流水部件3，為帶符號25位定點加法運算單元，用于對兩個操作數(shù)的尾數(shù)相加；流水部件4為有效數(shù)據(jù)檢測單元，用于從結果的次高位(符號位是最高位)到最低位尋找第一個與符號位相反數(shù)的位置并記錄，剩余部分即為結果的尾數(shù)；流水部件5為結果調整單元，用于根據(jù)流水部件4 的結果，對指數(shù)進行調整，輸出最終結果。上述這5級流水結構的電路中每一級電路所花費的時間基本接近于一個定點加法電路的所需要的時間。而浮點乘法只需要一個定點乘法和一個定點加法(并行運算)，大概需要兩級流水。因此浮點加法就成為整個浮點運算的瓶頸?；谏鲜鰡栴}，如何能找到一種快速實現(xiàn)浮點加法設計電路成為本發(fā)明所要解決的問題。

發(fā)明內容
本發(fā)明目的提供一種基于協(xié)處理器和數(shù)字信號處理器應用的快速實現(xiàn)浮點加法的電路，能夠有效提高信號處理器的性能，簡化設計電路，提高計算速度，滿足應用需求。一種快速實現(xiàn)浮點加法的電路，由減法運算單元、移位單元、兩個加法運算單元、 有效數(shù)據(jù)檢測單元、結果調整單元以及選擇器構成。減法運算單元，用于對操作數(shù)指數(shù)求差值；移位單元，根據(jù)減法運算單元中得到的差，把較小數(shù)的尾數(shù)向右移動；加法運算單元，用于對操作數(shù)的尾數(shù)相加；有效數(shù)據(jù)檢測單元，用于從結果的次高位到最低位尋找第一個與符號位相反數(shù)的位置并記錄；結果調整單元，根據(jù)有效數(shù)據(jù)檢測單元的結果，對指數(shù)進行調整；選擇器，用于對中間計算結果選擇輸出。本發(fā)明提出的一種實現(xiàn)浮點加法的電路，包含兩部分獨立運算單元A單元和B單元，A單元和B單元并行進行運算。A單元由加法運算單元、有效數(shù)據(jù)檢測單元和結果調整單元構成。B單元由減法運算單元、移位器和加法運算單元構成。A單元和B單元的運算中間結果，通過選擇器選擇輸出。整個電路的加法運算單元有兩個，分別處理不同情形中尾數(shù)相加操作。


圖1 一般情形下的浮點加法電路結構2本發(fā)明提出的快速實現(xiàn)浮點加法的電路結構圖
具體實施方案以下結合附圖對本發(fā)明提出的內容進行詳細的描述。實施例一選取兩組操作數(shù)作為具體實施例，其中sign為符號，exp為指數(shù)，man為尾數(shù)。操作數(shù) 1 :sign = 0，exp = 7f, man = 4000。操作數(shù) 2 :sign = 0，exp = 85，man = 3780。B單元運算為，通過減法運算單元對兩數(shù)的指數(shù)求差值，指數(shù)差為6，操作數(shù)1補上最高位1然后通過移位器右移6位，得到0300，與操作數(shù)2 (b780，最高位也需要補1)通過加法運算單元對尾數(shù)進行相加，得到ba80。A單元運算為，尾數(shù)通過加法運算單元對兩個尾數(shù)相加得到17780，經(jīng)有效數(shù)據(jù)檢測單元尋找非第一個非0位置在第17位，經(jīng)結果調整單元，指數(shù)加1，exp = 86，尾數(shù)為 bbc0o根據(jù)指數(shù)的差大于1，經(jīng)選擇器選擇左邊的結果，sign = 0,exp = 85,man = 3a80, 完成浮點加法運算。實施例二 選取兩組操作數(shù)操作數(shù) 1，sign = 0，exp = 7f, man = 4000。操作數(shù) 2，sign = 1，exp = 7f, man = 3fe7。B單元運算為，通過減法運算單元兩個指數(shù)求差值，得到指數(shù)差為0。經(jīng)移位器操作移零位，然后通過加法運算單元兩個尾數(shù)相加，得到0019(有符號加法)。A單元運算為，經(jīng)加法運算單元將操作數(shù)兩個尾數(shù)相加得到0019，經(jīng)有效數(shù)據(jù)檢測單元尋找非0位置，得到結果是第5位，然后經(jīng)結果調整單元將指數(shù)調整為78，尾數(shù)調整為 4800。指數(shù)差小于1，選擇右邊結果經(jīng)選擇器輸出，sign = 0，exp = 78，man = 4800。
權利要求
1.一種快速實現(xiàn)浮點加法的電路，包含兩部分獨立運算單元，其特征在于所述浮點加法電路由減法運算單元、移位單元、兩個加法運算單元、有效數(shù)據(jù)檢測單元、結果調整單元以及選擇器構成。
2.如權利要求1所述的一種快速實現(xiàn)浮點加法的電路，其特征在于所述兩部分獨立運算單元并行進行運算。
3.如權利要求1所述的一種快速實現(xiàn)浮點加法的電路，其特征在于兩個加法運算單元分別設置于整個電路的兩部分獨立運算單元中，實現(xiàn)操作數(shù)尾數(shù)相加運算。
4.如權利要求1所述的一種快速實現(xiàn)浮點加法的電路，其特征在于所述減法運算單元對操作數(shù)的指數(shù)求差值運算。
5.如權利要求1所述的一種快速實現(xiàn)浮點加法的電路，其特征在于所述移位器根據(jù)減法運算單元中得到的差值，把較小數(shù)的尾數(shù)向右移動。
6.如權利要求1所述的一種快速實現(xiàn)浮點加法的電路，其特征在于所述有效數(shù)據(jù)檢測單元對操作數(shù)尾數(shù)相加的結果從次高位到最低位尋找第一個與符號位相反數(shù)的位置并記錄。
7.如權利要求1所述的一種快速實現(xiàn)浮點加法的電路，其特征在于所述結果調整單元對從有效數(shù)據(jù)檢測單元輸出的指數(shù)進行調整。
8.如權利要求1所述的一種快速實現(xiàn)浮點加法的電路，其特征在于所述選擇器根據(jù)減法運算單元運算操作數(shù)的指數(shù)差值選擇輸出結果。
全文摘要
本發(fā)明提供一種快速實現(xiàn)浮點加法的電路，電路包含兩部分運算單元，整個電路由減法運算單元、移位單元、兩個加法運算單元、有效數(shù)據(jù)檢測單元、結果調整單元以及選擇器構成。采用增設一個加法運算單元，將整個浮點加法的運算分為兩部分進行操作，減少運算步驟，降低運算過程的時間。通過本發(fā)明內容，能夠有效提高信號處理器的性能，簡化電路設計結構，提高計算速度，滿足應用需求。
文檔編號G06F7/57GK102243577SQ201010170290
公開日2011年11月16日 申請日期2010年5月10日 優(yōu)先權日2010年5月10日
發(fā)明者王永流 申請人:上海華虹集成電路有限責任公司