專利名稱：一種具有四種工作模式的fifo緩存電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明設(shè)計一種FIFO緩存電路，尤其涉及一種具有四種工作模式的FIFO緩存電路。
背景技術(shù)：
FIFO (first in first out，先入先出)緩存是數(shù)字電路設(shè)計中常用的電路結(jié)構(gòu)， 其主要的功能包括匹配讀、寫速度的差異，隔離不同時鐘域的數(shù)據(jù)通路。FIFO緩存的存儲體通常為雙端口的SRAM (Static Random AccessMemory，靜態(tài)隨機(jī)存儲器)，一個端口用作寫端口，另一個端口用作讀端口。通常的FIFO的結(jié)構(gòu)框圖如附圖2中所示，SRAM左側(cè)的端口用于讀操作，SRAM右側(cè)的端口用于寫操作，F(xiàn)IFO狀態(tài)產(chǎn)生邏輯單元用于產(chǎn)生FIFO的“滿”標(biāo)志、“空”標(biāo)志及其它狀態(tài)。當(dāng)圖2中的時鐘0和時鐘1處在不同時鐘域的時候，F(xiàn)IFO狀態(tài)產(chǎn)生邏輯單元需要對跨時鐘域的信號進(jìn)行相應(yīng)處理。當(dāng)系統(tǒng)中同時存在從時鐘域1到時鐘域2和時鐘域2到時鐘域1數(shù)據(jù)傳輸?shù)臅r候(傳輸方向為二者之一)，F(xiàn)IFO電路的設(shè)計要做相應(yīng)調(diào)整。有的設(shè)計采用兩個FIFO，分別用于兩個方向的數(shù)據(jù)傳輸；有的設(shè)計將FIFO放到一個時鐘域，但需對另一個時鐘域的讀使能、寫使能、讀數(shù)據(jù)等信號進(jìn)行跨時鐘域處理。這些處理方式增加了系統(tǒng)電路中設(shè)計電路的浪費(fèi)及電路設(shè)計的復(fù)雜度。

發(fā)明內(nèi)容
本發(fā)明目的提供一種具有四種工作模式的FIFO緩存電路，可以實現(xiàn)四種模式的數(shù)據(jù)傳輸，可以以較少數(shù)量的FIFO達(dá)到系統(tǒng)設(shè)計的要求，同時可簡化系統(tǒng)跨時鐘域電路的設(shè)計。一種具有四種工作模式的FIFO緩存電路，包含雙端口 SRAM、訪問模式切換控制邏輯單元、寫地址0生成邏輯單元、讀地址0生成邏輯單元、寫地址1生成邏輯單元、讀地址1 生成邏輯單元以及FIFO狀態(tài)產(chǎn)生邏輯單元。雙端口 SRAM，用于存放數(shù)據(jù)；訪問模式切換控制邏輯單元，用于訪問模式切換時，控制讀、寫地址的切換；寫地址0生成邏輯單元，用于生成寫地址0 ；讀地址0生成邏輯單元，用于生成讀地址0 ；寫地址1生成邏輯單元，用于生成寫地址1 ；讀地址1生成邏輯單元，用于生成讀地址1 ；FIFO狀態(tài)產(chǎn)生邏輯單元，用于生成FIFO的狀態(tài)信號。本發(fā)明在時鐘域0和時鐘域1內(nèi)的數(shù)據(jù)傳輸包含四種模式模式一數(shù)據(jù)傳輸從時鐘域0到時鐘域1 ；模式二 數(shù)據(jù)傳輸從時鐘域1到時鐘域0 ；模式三數(shù)據(jù)傳輸從時鐘域0到時鐘域0 ；
模式四數(shù)據(jù)傳輸從時鐘域1到時鐘域1。本發(fā)明內(nèi)容中涉及的時鐘1和時鐘2既可以為同步的時鐘又可以為異步的時鐘， 當(dāng)時鐘1和時鐘2為異步的時候，F(xiàn)IFO狀態(tài)產(chǎn)生邏輯單元需要將讀地址和寫地址信號編碼為格雷碼。采用本發(fā)明所提供的一種具有四種工作模式的FIFO緩存電路，當(dāng)數(shù)據(jù)傳輸在上述四種模式間(任一時刻只有一種模式)動態(tài)切換時，能夠?qū)崿F(xiàn)只用一個FIFO完成對四種數(shù)據(jù)傳輸模式的支持，有效簡化了系統(tǒng)的電路設(shè)計，使得本發(fā)明所提供的FIFO緩存適于復(fù)雜環(huán)境應(yīng)用。


圖1具有四種工作模式的FIFO緩存電路框2通常應(yīng)用中的FIFO緩存電路框圖
具體實施方案以下結(jié)合附圖對本發(fā)明所提供的內(nèi)容進(jìn)行詳細(xì)的描述表1給出了本發(fā)明所提供的FIFO緩存電路在四種模式切換中的具體實施內(nèi)容四種模式分別為模式一，數(shù)據(jù)傳輸從時鐘域0到時鐘域1 ；模式二，數(shù)據(jù)傳輸從時鐘域1到時鐘域0 ；模式三，數(shù)據(jù)傳輸從時鐘域0到時鐘域0 ；模式四，數(shù)據(jù)傳輸從時鐘域1 到時鐘域1。
權(quán)利要求
1.一種具有四種工作模式的FIFO緩存電路，包含雙端口 SRAM、FIFO狀態(tài)產(chǎn)生邏輯單元、寫地址0生成邏輯單元、讀地址0生成邏輯單元、寫地址1生成邏輯單元、讀地址1生成邏輯單元，其特征在于還包含訪問模式切換控制邏輯單元。
2.如權(quán)利要求1所述的一種具有四種工作模式的FIFO緩存電路，其特征在于訪問模式切換控制邏輯單元控制四種工作模式之間的動態(tài)切換。
3.如權(quán)利要求1或2所述的一種具有四種工作模式的FIFO緩存電路，其特征在于所述四種工作模式為模式一，數(shù)據(jù)傳輸從時鐘域0到時鐘域1 ；模式二，數(shù)據(jù)傳輸從時鐘域1 到時鐘域0 ；模式三，數(shù)據(jù)傳輸從時鐘域0到時鐘域0 ；模式四，數(shù)據(jù)傳輸從時鐘域1到時鐘域1。
4.如權(quán)利要求3所述的一種具有四種工作模式的FIFO緩存電路，其特征在于所述時鐘1和時鐘2為同步時鐘或為異步時鐘。
5.如權(quán)利要求4所述的一種具有四種工作模式的FIFO緩存電路，其特征在于所述時鐘1和時鐘2為異步時鐘時，F(xiàn)IFO狀態(tài)產(chǎn)生邏輯單元將讀地址和寫地址信號編碼為格雷碼。
全文摘要
本發(fā)明涉及一種具有四種工作模式的FIFO緩存電路，包含雙端口SRAM、訪問模式切換控制邏輯單元、寫地址0生成邏輯單元、讀地址0生成邏輯單元、寫地址1生成邏輯單元、讀地址1生成邏輯單元以及FIFO狀態(tài)產(chǎn)生邏輯單元。本發(fā)明所提供的FIFO緩存包含四種工作模式，當(dāng)數(shù)據(jù)傳輸在四種模式間動態(tài)切換時，能夠?qū)崿F(xiàn)只用一個FIFO完成對四種數(shù)據(jù)傳輸模式的支持，有效簡化系統(tǒng)的電路設(shè)計，使得本發(fā)明所提供的FIFO緩存適于復(fù)雜環(huán)境應(yīng)用。
文檔編號G06F5/06GK102169425SQ20101011438
公開日2011年8月31日 申請日期2010年2月26日 優(yōu)先權(quán)日2010年2月26日
發(fā)明者遲志剛 申請人:上海華虹集成電路有限責(zé)任公司