專利名稱：：具有用于提供降低電源消耗的睡眠狀態(tài)的次要存儲(chǔ)器控制器的集成電路及方法具有用于提供降低電源消耗的睡眠狀態(tài)的次要存儲(chǔ)器控制器的集成電路及方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于集成電路，以及在集成電路中的電源管理。
背景技術(shù)：
以電池供電的電子裝置(包含如系統(tǒng)芯片(System-On-Chip；S0C)的集成電路)包含各種當(dāng)該電子裝置閑置時(shí)的期間用于節(jié)省電源的電源模式。舉例而言，為了接收打入的電話，如移動(dòng)通信裝置的電子裝置正常情況總是保持電源開啟狀態(tài)，并且可持續(xù)許多分鐘或小時(shí)而沒有使用。該裝置上的操作軟件或其它類似軟件可監(jiān)控該裝置的活動(dòng)及/或使用定時(shí)器，使得各種閑置狀態(tài)造成裝置切換進(jìn)入降低電源的模式。集成電路技術(shù)已經(jīng)發(fā)展出多種用于降低該集成電路的電源消耗的技術(shù)，進(jìn)而節(jié)省整體電子裝置的電源消耗。此類技術(shù)采用具有“電源島(powerisland)”的架構(gòu)，其中，一些功能可互相隔離。舉例而言，CPU可位于其本身的電源島上，使得其它周遭電源島可處于睡眠模式，或關(guān)閉(shutdown)，而不會(huì)影響到該CPU。將了解到，至少有一個(gè)電源島必須是“總是開啟的(always-on)”，亦即，“電源開啟的(powered-on)”，使得當(dāng)該集成電路切換至喚醒狀態(tài)時(shí)(正常來說是基于一些經(jīng)偵測到的事件)，可提供語境(context)以使得該操作系統(tǒng)及/或其它軟件與邏輯電路可恢復(fù)至其在進(jìn)入該睡眠模式與(至少暫時(shí)的)停止操作(haltingoperation)之前的個(gè)別操作狀態(tài)。為了完成此工作，必須在該睡眠狀態(tài)期間存儲(chǔ)語境信息且必須可在喚醒事件發(fā)生時(shí)被擷取(retrieve)。此類信息的存儲(chǔ)與存取控制以及恢復(fù)此類信息需要電源，而該電源受限于集成電路可進(jìn)入多“深度”的睡眠(“深度睡眠”)而無須完全重新啟動(dòng)，因此在睡眠狀態(tài)之前，損失任何的操作語境。因此，亟欲得到一種維持語境信息并且使許多電源島盡可能進(jìn)入睡眠狀態(tài)的方法。
發(fā)明內(nèi)容本說明書所揭露的實(shí)施例提供一種方法，包括判斷集成電路已經(jīng)達(dá)到最小操作水平以及睡眠模式為允許的；響應(yīng)判斷已經(jīng)達(dá)到該最小操作水平，將最小操作語境信息存儲(chǔ)至該隨機(jī)存取存儲(chǔ)器(RAM)；切換至該RAM中的睡眠模式碼；以及，將存儲(chǔ)器控制自主要存儲(chǔ)器控制器轉(zhuǎn)換至次要存儲(chǔ)器控制器，其中，該次要存儲(chǔ)器控制器僅控制該RAM。該方法可包含響應(yīng)判斷已經(jīng)達(dá)到最小操作水平，將該睡眠模式碼與喚醒碼存儲(chǔ)至該RAM，其中，該喚醒碼操作以利用該RAM中所存儲(chǔ)的最小操作語境信息以恢復(fù)最小操作語境。該方法亦可包含使多個(gè)集成電路電源島進(jìn)入電源關(guān)閉模式(poweredoffmode)，并且使得次要存儲(chǔ)器控制器電源島處于正常電源模式。該次要存儲(chǔ)器控制器電源島亦可處于低電源模式，其中，所施加的電源較低且時(shí)鐘(clock)經(jīng)關(guān)斷(turnoff)或降低。喚醒事件可恢復(fù)時(shí)鐘。在本發(fā)明所揭示的另一實(shí)施例中，一種方法包含當(dāng)該集成電路正處于睡眠模式時(shí)，接收集成電路中的硬件中斷；響應(yīng)接收該硬件中斷，接收請(qǐng)求以喚醒該集成電路；通過該次要存儲(chǔ)器控制器存取RAM中所存儲(chǔ)的喚醒碼，該喚醒碼用于恢復(fù)該集成電路的最小操作語境；執(zhí)行該喚醒碼并恢復(fù)該集成電路的最小操作語境；以及，將存儲(chǔ)器控制自該次要存儲(chǔ)器控制器轉(zhuǎn)換至主要存儲(chǔ)器控制器。該方法亦可包含，在將存儲(chǔ)器控制自該次要存儲(chǔ)器控制器轉(zhuǎn)換至主要存儲(chǔ)器控制器之前使該集成電路的主要存儲(chǔ)器控制器電源島恢復(fù)供電；以及，利用該RAM中所存儲(chǔ)的完整操作語境信息恢復(fù)該集成電路的完整操作語境。所述實(shí)施例亦包含一種集成電路，具有隨機(jī)存取存儲(chǔ)器(RAM)；主要存儲(chǔ)器控制器，該主要存儲(chǔ)器控制器操作地耦接至該RAM與該集成電路的其它存儲(chǔ)器，該主要存儲(chǔ)器控制器位于多個(gè)電路島的存儲(chǔ)器控制器島上；次要存儲(chǔ)器控制器，該次要存儲(chǔ)器控制器操作地耦接至該RAM，并且位于次要存儲(chǔ)器控制器島上，該次要存儲(chǔ)器控制器用于根據(jù)自該主要存儲(chǔ)器控制器轉(zhuǎn)換控制以控制該RAM，并且操作以在喚醒操作期間對(duì)來自該RAM的最小操作語境信息提供存??；以及，邏輯電路，該邏輯電路操作以將控制自該主要存儲(chǔ)器控制器轉(zhuǎn)換至該次要存儲(chǔ)器控制器，用于進(jìn)入該集成電路的睡眠模式，該睡眠模式包含使該存儲(chǔ)器控制器島進(jìn)入睡眠模式。所述實(shí)施例的集成電路亦可包含處理器，該處理器操作地耦接至該RAM、該主要存儲(chǔ)器控制器、以及該次要存儲(chǔ)器控制器，并且操作以判斷集成電路已經(jīng)達(dá)到最小操作水平以及睡眠模式為允許的；響應(yīng)判斷已經(jīng)達(dá)到該最小操作水平，將最小操作語境信息存儲(chǔ)至該RAM；切換至該RAM中的睡眠模式碼；以及，將存儲(chǔ)器控制自該主要存儲(chǔ)器控制器傳遞至該次要存儲(chǔ)器控制器。圖1為依據(jù)實(shí)施例具有多個(gè)電路島、位于主要存儲(chǔ)器控制器島上的主要存儲(chǔ)器控制器、以及位于次要島上的次要存儲(chǔ)器控制器的集成電路的方塊圖2為依據(jù)實(shí)施例描繪用于集成電路的睡眠模式與用于如圖1所示的多個(gè)電路島的各種電源狀態(tài)的狀態(tài)圖3為依據(jù)實(shí)施例描繪集成電路正進(jìn)入睡眠模式的高水平操作的流程圖4為依據(jù)實(shí)施例描繪集成電路正自睡眠模式喚醒的高水平操作的流程圖5為描繪一個(gè)實(shí)施例的額外細(xì)節(jié)的流程圖，其中，集成電路正進(jìn)入睡眠模式；圖6為描繪一個(gè)實(shí)施例的額外細(xì)節(jié)的流程圖，其中，集成電路正自睡眠模式喚醒；圖7為依據(jù)實(shí)施例顯示用于正進(jìn)入睡眠模式的集成電路的各種邏輯電路與軟件之間的訊息或其它互動(dòng)的細(xì)節(jié)的信號(hào)流向圖；以及圖8為依據(jù)實(shí)施例顯示用于正自睡眠模式喚醒的集成電路的各種邏輯電路與軟件之間的訊息或其它互動(dòng)的細(xì)節(jié)的信號(hào)流向圖。具體實(shí)施方式現(xiàn)在請(qǐng)參照附加圖式，其中，類似的編號(hào)代表類似的組件，圖1為集成電路(IC)100的方塊圖，該集成電路100在一些實(shí)施例中可為系統(tǒng)芯片。如圖1的例示實(shí)施例所示，該集成電路100包含位于CPU島113上的中央處理單元(CPU)。該集成電路100進(jìn)一步包含位于數(shù)字靜態(tài)相機(jī)島121上的數(shù)字靜態(tài)相機(jī)(DSC)處理器以及位于視頻島123上的視頻處理器。圖中亦顯示外圍島102，可支持各種接口(如USB、SD、UART等，但不限于此)。輸入/輸出模塊101提供各種實(shí)體接口，所述實(shí)體接口可與該外圍島102所支持的接口有關(guān)。舉例而言，該輸入/輸出模塊101可提供USB實(shí)體端口與其它輸入/輸出端口及/或墊片(pad)。再者，該輸入/輸出模塊101具有輸入端口(inputport)或墊片，用于接收例如來自電路板的輸入電壓。該輸入/輸出模塊101亦可連接至外部的雙倍數(shù)據(jù)速率(doubledatarate)同步隨機(jī)存取存儲(chǔ)器，例如DDRRAM125。依據(jù)圖1所描繪的實(shí)施例，該集成電路100進(jìn)一步包含主要存儲(chǔ)器控制器島103。該主要存儲(chǔ)器控制器島103進(jìn)一步由圖形處理器106、音頻處理器107、只讀存儲(chǔ)器RAM105、以及主要存儲(chǔ)器控制器104所構(gòu)成。圖中亦顯示次要存儲(chǔ)器控制器島109。此島為“總是開啟的(always-on)”島。也就是說，即便當(dāng)該集成電路100進(jìn)入睡眠模式(稍后將于本說明書中詳述)時(shí)，亦總是供電至該次要存儲(chǔ)器控制器島109。該次要存儲(chǔ)器控制器島109包含該次要存儲(chǔ)器控制器112、能量控制器110、以及顯示控制器111。該次要存儲(chǔ)器控制器112操作地耦接至晶粒上隨機(jī)存取存儲(chǔ)器(on-dieRAM)115，并且當(dāng)該集成電路100進(jìn)入睡眠模式時(shí)可控制該晶粒上隨機(jī)存取存儲(chǔ)器115。該晶粒上隨機(jī)存取存儲(chǔ)器(RAM)115進(jìn)一步包含睡眠模式碼116與喚醒碼117，該睡眠模式碼116與該喚醒碼117稍后亦將于本說明書中說明。當(dāng)必須進(jìn)入睡眠模式時(shí)，該睡眠模式碼116與該喚醒碼117僅存在于RAM115中。最后，如圖1所示，該集成電路100亦具有系統(tǒng)時(shí)鐘(systemclock)119，用于提供時(shí)鐘信號(hào)至各個(gè)島，并且亦用于在睡眠模式的某些情況下提供較低速率的時(shí)鐘信號(hào)至島。應(yīng)了解到，本說明所提供的圖1與其它圖式僅為例示而并非意圖描繪集成電路的完整示意圖。舉例而言，圖1所示的集成電路可包含圖1未顯示的例如為了實(shí)現(xiàn)完整SOC所必須的其它電路島或其它組件。因此，本說明書所提供的圖1與其它圖式僅為例示且說明本說明書所揭示的各種實(shí)施例與為使所屬領(lǐng)域的技術(shù)人員能夠制造與使用所需的邏輯電路。因此，圖1所示的集成電路中可存在其它電路島或邏輯電路，且繼續(xù)存在于依據(jù)本說明書所揭示的各個(gè)實(shí)施例中。再者，除了處理器及/或其它邏輯電路以外，如圖所示的各個(gè)電路島可進(jìn)一步包含電源柵控邏輯電路(powergatinglogic)，用于控制電源輸入及/或電源輸出至與自該集成電路的各個(gè)島以及其它部分/組件。再者，為了控制輸入/輸出至各個(gè)島的電源，電源柵控邏輯電路可存在于該集成電路100的各個(gè)位置。在一些實(shí)施例中，圖1所描繪的各個(gè)電路島(如該存儲(chǔ)器控制器島103、該外圍島102、該數(shù)字靜態(tài)相機(jī)島121、CPU島113、以及該視頻島123，但不限定于此)可經(jīng)內(nèi)部電源柵控(internallypowergated)。再者，在一些實(shí)施例中，該晶粒上隨機(jī)存取存儲(chǔ)器115亦可具有內(nèi)部電源柵控。舉例而言，該晶粒上RAM115可以32KB為增量進(jìn)行柵控(gate-ablein32KBincrement)。該晶粒上隨機(jī)存取存儲(chǔ)器115可存儲(chǔ)該喚醒碼117，使得位于CPU島113上的CPU可利用該喚醒碼117加速自睡眠模式回復(fù)。該次要存儲(chǔ)器控制器島109(如先前所述為總是開啟的)具有喚醒源(wakeupsource)與起動(dòng)時(shí)鐘源(bootclocksource),且可與系統(tǒng)時(shí)鐘119進(jìn)行互動(dòng)，以提供經(jīng)降低的電源時(shí)鐘信號(hào)至該集成電路100的各個(gè)電路島。再者，雖然該次要存儲(chǔ)器控制器島109“總是開啟的”亦即總是電源開啟的，但不會(huì)7總是被時(shí)鐘化(clocked)。舉例而言，該次要存儲(chǔ)器控制器島109可為電源開啟的，但并未被時(shí)鐘化，使得其處于如圖2所示的暫停狀態(tài)(suspendstate)205o該次要存儲(chǔ)器控制器112的優(yōu)點(diǎn)(在其它優(yōu)點(diǎn)之中)在于較該主要存儲(chǔ)器控制器104小且較不復(fù)雜。舉例而言，對(duì)于僅存取靜態(tài)RAM(如晶粒上RAM115)而不存取動(dòng)態(tài)RAM(如DDRRAM125)而言，該次要存儲(chǔ)器控制器112無須包含復(fù)雜的DDR接口邏輯電路。再者，允許較少客戶端(client)存取該次要存儲(chǔ)器控制器112，(亦即，數(shù)字靜態(tài)相機(jī)、視頻、音頻等無法存取)使得復(fù)雜度與尺寸更形降低。因此，相較于該主要存儲(chǔ)器控制器104的尺寸，該次要存儲(chǔ)器控制器112的較小尺寸提供了在暫停模式中較小漏電流、以及在主動(dòng)模式中較低電源消耗的優(yōu)點(diǎn)。為了節(jié)省額外的電源，當(dāng)集成電路100的各個(gè)電路島處于睡眠狀態(tài)中時(shí)，外部存儲(chǔ)器(如該DDRRAM125)可經(jīng)控制并且處于自我刷新模式(self-refreshmode)中。同樣地，為了節(jié)省電源，亦可在例如各個(gè)時(shí)間關(guān)閉該輸入/輸出模塊101的各個(gè)邏輯電路。舉例而言，在一些實(shí)施例中，可于適當(dāng)時(shí)間控制關(guān)閉USB實(shí)體端口及/或其它端口，藉此節(jié)省電源。圖2為描繪可施加于集成電路100的電路島的各種電源狀態(tài)的狀態(tài)圖。舉例而言，在狀態(tài)201中，可完全關(guān)閉該集成電路100的電源。該集成電路100可進(jìn)入如正常操作狀態(tài)(normaloperationstate)203所示的正常操作狀態(tài)。在各個(gè)實(shí)施例中，正常操作可包含例如自最大電源水平(maximumpowerlevel)至低電源水平或較低性能水平的電源狀態(tài)范圍，并且亦可包含集成電路100的一些電路島系經(jīng)開啟或關(guān)閉的情況。在待命(standby)209狀態(tài)中，可關(guān)斷所述電路島，然而，有一些系統(tǒng)時(shí)鐘119仍在活動(dòng)中。舉例而言，一個(gè)鎖相回路(phase-lockedloop；PLL)可繼續(xù)執(zhí)行其輸出柵控(outputgated)，在喚醒期間，該鎖相回路可能未經(jīng)柵控。因?yàn)樵揚(yáng)LL仍在活動(dòng)，由于該P(yáng)LL必須鎖定，故無須額外的喚醒時(shí)間。在一些實(shí)施例中，如緩慢狀態(tài)(slowstate)207的暫時(shí)狀態(tài)(transitorystate)可用以自該待命狀態(tài)209與暫停狀態(tài)205切換至正常操作狀態(tài)203。該暫停狀態(tài)205亦為習(xí)知的“睡眠模式”。在該暫停狀態(tài)205(或睡眠狀態(tài))中，除了所述實(shí)施例的“總是開啟的”次要存儲(chǔ)器控制器島109以外，可關(guān)閉該集成電路100的所有電路島，并且可通過硬件柵控所述系統(tǒng)時(shí)鐘119。因此，代表該暫停狀態(tài)205較該待命狀態(tài)209為該集成電路100節(jié)省更多電源。為了使得該集成電路100判斷何時(shí)自該正常操作狀態(tài)203進(jìn)入待命209或暫停狀態(tài)205，該集成電路必須具有觸發(fā)事件(triggeringevent)。舉例而言，在CPU島113的CPU上所執(zhí)行的操作系統(tǒng)可監(jiān)控該集成電路100的活動(dòng)，且倘若活動(dòng)不頻繁，則采取適當(dāng)?shù)男袆?dòng)以進(jìn)入暫停狀態(tài)205，藉此節(jié)省電源。同樣地，該集成電路100的喚醒事件可觸發(fā)CPU島113的CPU進(jìn)入暫時(shí)的緩慢狀態(tài)207以及最后進(jìn)入該正常操作狀態(tài)203，藉此自該睡眠模式或暫停狀態(tài)205喚醒。各種事件皆可能觸發(fā)該集成電路100喚醒，如發(fā)生在該輸入/輸出模塊101的輸入。所屬領(lǐng)域的技術(shù)人員可了解其它各種事件。圖3描繪該集成電路100的高水平操作的實(shí)施例，其中，該集成電路100進(jìn)入睡眠模式。因此，舉例而言，在步驟301中，該CPU(更具體而言是該CPU上所正執(zhí)行的操作系統(tǒng)(OS))可判斷該集成電路已經(jīng)達(dá)到最小操作水平且允許睡眠模式。依據(jù)所述實(shí)施例以及步驟303中所示，響應(yīng)判斷已經(jīng)達(dá)到該最小操作水平，該操作系統(tǒng)可將最小操作語境信息存儲(chǔ)至隨機(jī)存取存儲(chǔ)器(如晶粒上RAM115)。在步驟305中，可基于來自CPU島113上的中央處理單元的命令(command)將存儲(chǔ)器控制自該主要存儲(chǔ)器控制器104轉(zhuǎn)換至該次要存儲(chǔ)器控制器112。在多個(gè)實(shí)施例中，該次要存儲(chǔ)器控制器112僅可控制該晶粒上RAM115。也就是說，不像該主動(dòng)存儲(chǔ)器控制器104可對(duì)該集成電路100的其它存儲(chǔ)器(如ROM105，但不限定于此)提供存取，該次要存儲(chǔ)器控制器112僅可存取該內(nèi)部存儲(chǔ)器，亦即，晶粒上RAM115。在一些實(shí)施例中，可通過能量控制器110完成自該主要存儲(chǔ)器控制器104轉(zhuǎn)換至該次要存儲(chǔ)器控制器112。舉例而言，該能量控制器110可接收來自該CPU的命令，造成該能量控制器110自該主要存儲(chǔ)器控制器104轉(zhuǎn)換至該次要存儲(chǔ)器控制器112。如步驟307所示，響應(yīng)判斷已經(jīng)達(dá)到該最小操作水平，CPU島113的CPU上所正執(zhí)行的OS可存儲(chǔ)睡眠模式碼與喚醒碼。如圖1所示的睡眠模式碼116與喚醒碼117，該睡眠模式碼與喚醒碼將存儲(chǔ)在該晶粒上RAM115上。也就是說，該睡眠模式碼116與喚醒碼117僅可當(dāng)被需要時(shí)存在于RAM115中，使得該RAM115在正常操作期間能夠進(jìn)行其它工作。該喚醒碼117用于利用最小操作語境信息恢復(fù)最小操作語境并且重新啟用(re-enabling)該DDRRAM125，該最小操作語境信息亦由該操作系統(tǒng)存儲(chǔ)在該晶粒上RAM115中，而該DDRRAM125可存儲(chǔ)完整操作語境信息(completeoperationcontextinformation)。圖4依據(jù)所述實(shí)施例描繪該集成電路100的高水平喚醒操作。在步驟401中，CPU島113上的中央處理單元可接收硬件中斷。可通過該CPU接收該硬件中斷，同時(shí)該集成電路100的各個(gè)島處于睡眠模式。如步驟403所示，該CPU或操作系統(tǒng)可(經(jīng)由該能量控制器)請(qǐng)求該次要存儲(chǔ)器控制器島109存取該喚醒碼117與該最小操作語境信息(亦存儲(chǔ)在該晶粒上SRAM115中)，如步驟405所示。該CPU可接著執(zhí)行該喚醒碼117并且恢復(fù)該集成電路100的最小操作語境，如步驟407所示。在步驟409中，該存儲(chǔ)器控制可自該次要存儲(chǔ)器控制器112轉(zhuǎn)換回到該主要存儲(chǔ)器控制器104，以準(zhǔn)備恢復(fù)該集成電路100在正常操作。圖5針對(duì)實(shí)施例顯示該集成電路100的額外細(xì)節(jié)，其中，該集成電路進(jìn)入睡眠模式。在步驟501中，該操作系統(tǒng)監(jiān)控該集成電路100的活動(dòng)水平。在步驟503中，該操作系統(tǒng)判斷睡眠模式為恰當(dāng)?shù)?。舉例而言，該集成電路100可具有多個(gè)不同的電路島或者通?？沙掷m(xù)一段時(shí)間周期(如定時(shí)器所判斷)為非活動(dòng)中的(inactive)。在步驟505中，該操作系統(tǒng)將語境信息存儲(chǔ)至該存儲(chǔ)器(如晶粒上RAM115)。依據(jù)該睡眠程序，該CPU接著可自該能量控制器110(位于該次要存儲(chǔ)器控制器島109上)請(qǐng)求低電源模式。作為響應(yīng)，該能量控制器110可傳送睡眠中斷至該CPU，如步驟509所示。該CPU接著可請(qǐng)求該主要存儲(chǔ)器控制器104保留RAM115中用于睡眠模式碼116與喚醒碼117的存儲(chǔ)器空間，如步驟511所示。在步驟511中，倘若該CPU113請(qǐng)求，則該存儲(chǔ)器控制器亦可標(biāo)注經(jīng)保留的RAM115存儲(chǔ)器空間作為固定存儲(chǔ)器空間(securememory)0然而，此存儲(chǔ)器保留(memoryreservation)及/或標(biāo)注存儲(chǔ)器作為固定存儲(chǔ)器空間并未存在于所有實(shí)施例中。如步驟513所示，該CPU將該睡眠模式碼116與喚醒碼117以及語境信息寫入至該晶粒上RAM115。如步驟515所示，該CPU接著跳至該睡眠模式碼116。如步驟517所示，該睡眠模式碼116接著可使該外部存儲(chǔ)器處于自我刷新模式。舉例而言，該DDRRAM125可處于自我刷新模式。在進(jìn)入該睡眠模式之前，可利用該DDRRAM125以存儲(chǔ)該整體語境信息，使得該OS能夠返回該OS在進(jìn)入該睡眠模式之前的操作狀態(tài)。依據(jù)所述實(shí)施例，任何適合的存儲(chǔ)器皆可用于存儲(chǔ)該語境存儲(chǔ)器。通過將該DDRRAM125保持在自我刷新模式，能夠節(jié)省電源，同時(shí)當(dāng)需要該整體語境信息進(jìn)行喚醒操作時(shí)，該OS將可擷取該整體語境信息。在所述實(shí)施例中，該DDRRAM125不僅僅存儲(chǔ)該整體語境信息，亦存儲(chǔ)該總體操作系統(tǒng)(OS)映像(image)。在步驟517之后，如步驟519所示，在一些實(shí)施例中，該睡眠模式碼116可接著經(jīng)由該能量控制器110將存儲(chǔ)器控制自該主要存儲(chǔ)器控制器104轉(zhuǎn)換至該次要存儲(chǔ)器控制器112。如步驟521所示，該次要存儲(chǔ)器控制器112接著僅存取該晶粒上RAM115。在步驟523中，包含該CPU島113的各個(gè)島皆可被關(guān)閉或處于暫停狀態(tài)205。圖6描繪相應(yīng)于圖5所描繪的集成電路100睡眠模式操作500的喚醒操作600。因此，在步驟601中，發(fā)生喚醒事件，造成該集成電路100將該CPU恢復(fù)至主動(dòng)，如步驟603所示。在步驟605中，該能量控制器110基于該系統(tǒng)中斷(systeminterrupt)而接收對(duì)于正常電源的請(qǐng)求。在步驟607中，該能量控制器重置(reSet)CPU島113上的CPU。接下來，如步驟609所示，該喚醒碼117可恢復(fù)該主要存儲(chǔ)器控制器島103。在替代實(shí)施例中，可通過該能量控制器110達(dá)到上述功能。在步驟611中，該喚醒碼117可利用晶粒上RAM115中所存儲(chǔ)的語境信息恢復(fù)該語境信息。在步驟613中，該次要存儲(chǔ)器控制器112將控制轉(zhuǎn)換回到該主要存儲(chǔ)器控制器104。此控制轉(zhuǎn)換可由該CPU或(在一些實(shí)施例中)經(jīng)由該能量控制器110自動(dòng)啟動(dòng)。如步驟615所示，該主要存儲(chǔ)器控制器104可接著使得該DDRRAM125與其它存儲(chǔ)器脫離自我刷新模式。最終，如步驟617所示，控制經(jīng)傳遞回到該操作系統(tǒng)。圖7與圖8為信號(hào)流向圖，提供本說明書所揭露利用該睡眠與喚醒程序的實(shí)施例的額外細(xì)節(jié)。在圖7與圖8中，圖式頂部的方塊代表軟件及/或該集成電路100的組件。舉例而言，該軟件在該CPU113上操作。該軟件可為操作系統(tǒng)或可為該睡眠模式碼116或喚醒碼117。此碼可位于圖式左邊行所指示的各個(gè)位置。舉例而言，該碼可位于該隨機(jī)存取存儲(chǔ)器或DDR、僅該隨機(jī)存取存儲(chǔ)器或CPU高速緩存上。該圖式右邊行指示出當(dāng)該主要存儲(chǔ)器控制器操作時(shí)或當(dāng)該次要存儲(chǔ)器控制器操作時(shí)所發(fā)生的信號(hào)流的信號(hào)。圖7依據(jù)所述實(shí)施例描繪睡眠模式操作700。最初，該操作系統(tǒng)系執(zhí)行在該CPU上且為CPU113上的軟件。該軟件或操作系統(tǒng)必須決定可接受該集成電路100進(jìn)入睡眠模式。一旦發(fā)生這種情況，必須將語境存儲(chǔ)至例如該DDRRAM125。上述情況如圖7所描繪的信號(hào)701。存儲(chǔ)至該DDRRAM125的語境信息為完整語境信息。亦即，在開始睡眠模式程序700之前，用于操作在集成電路100上的所有系統(tǒng)與程序的完整語境信息。該信號(hào)701包含該操作系統(tǒng)準(zhǔn)備進(jìn)入低電源模式。因此，CPU113上的操作系統(tǒng)可傳送性能請(qǐng)求703至該能量控制器110，請(qǐng)求低電源性能模式(lowpowerperformancemode)。該能量控制器110可以適當(dāng)?shù)挠嵪⒒蛑袛?05來響應(yīng)該操作系統(tǒng)。如先前所討論，在一些實(shí)施例中，如信號(hào)701所示，該操作系統(tǒng)可指示該主要存儲(chǔ)器控制器104保留該睡眠模式碼與喚醒碼所需的存儲(chǔ)器空間，并且將其標(biāo)注為固定存儲(chǔ)器以防止竄改(tamper)。如信號(hào)709所示，該操作系統(tǒng)可接著將該睡眠模式碼116與喚醒碼117復(fù)制至該晶粒上RAM115。如訊息711所示，該操作系統(tǒng)可接著轉(zhuǎn)換至(或跳至)該晶粒上RAM115中的睡眠模式碼。如圖7左側(cè)所示，該CPU113上的軟件現(xiàn)在位于該RAM115上。該睡眠模式碼116(現(xiàn)正執(zhí)行作為該CPU113上的軟件)可傳送訊息713至該能量控制器110，該能量控制器110接著傳送訊息714至該主要存儲(chǔ)器控制器104，以指示該主要存儲(chǔ)器控制器104將控制轉(zhuǎn)換至該次要存儲(chǔ)器控制器。響應(yīng)該訊息714，該主要存儲(chǔ)器控制器亦可使存儲(chǔ)器(如DDRRAM125)進(jìn)入自我刷新模式。在圖7所描繪的實(shí)例中，該DDRRAM125存儲(chǔ)該集成電路100的完整語境、以及該總體OS映像。在一些實(shí)施例中，由于存儲(chǔ)器即將改變至該自我刷新模式，故該睡眠模式碼116可使得該CPU(如信號(hào)715所示者)準(zhǔn)備自該CPU高速緩存執(zhí)行剩余的睡眠模式碼。然而，當(dāng)該睡眠模式碼可自該SRAM115整體執(zhí)行時(shí)，在大部分實(shí)施例中，不必要使用該CPU高速緩存。這時(shí)，該睡眠模式碼可傳送訊息717至該能量控制器110，指示其開始切換至該次要存儲(chǔ)器控制器109。在轉(zhuǎn)換至該次要存儲(chǔ)器控制器112之前，該主要存儲(chǔ)器控制器104與該能量控制器110之間可能發(fā)生信號(hào)交換(handshaking)719。該主要存儲(chǔ)器控制器104接著可通過信號(hào)721使該DDRRAM125處于自我刷新模式。執(zhí)行在該CPU上的睡眠模式碼116可通過訊息723使得該次要存儲(chǔ)器控制器開始活動(dòng)。當(dāng)該次要存儲(chǔ)器控制器正在活動(dòng)時(shí)，其可經(jīng)由該能量控制器110與訊息725進(jìn)行響應(yīng)。執(zhí)行在該CPU113上的睡眠模式碼116可經(jīng)由各種訊息(如訊息727，但不限定于此)與該能量控制器110進(jìn)一步通信，該訊息727可編程該能量控制器110，使得各個(gè)指數(shù)(index)符合該集成電路100的電路島的各種電源模式。該睡眠模式碼116可傳送訊息(如訊息729)至該存儲(chǔ)器控制器114，以設(shè)定該存儲(chǔ)器控制器114，使得CPU重置向量點(diǎn)(vectorpoint)至該喚醒碼117。倘若可能，則該睡眠模式碼可傳送訊息731至該次要存儲(chǔ)器控制器112，以降低該隨機(jī)存取存儲(chǔ)器的各個(gè)部分的電源。該軟件接著可經(jīng)由時(shí)鐘管理訊息(clockmanagementmessage)733對(duì)該能量控制器110實(shí)施時(shí)鐘管理，并且經(jīng)由訊息735指示該能量控制器110降低該主要存儲(chǔ)器控制器103的電源。作為響應(yīng)，該能量控制器110可傳送訊息737至該主要存儲(chǔ)器控制器103，使得該主要存儲(chǔ)器控制器103經(jīng)電源柵控。再者，該能量控制器110可如信號(hào)739所示般電源柵控該CPU113，并且經(jīng)由信號(hào)741關(guān)斷該次要存儲(chǔ)器控制器島109的時(shí)鐘。圖8描繪相應(yīng)圖7所示的睡眠模式程序700的喚醒程序800。因此，該信號(hào)801代表該能量控制器110所接收的中斷。該中斷符合造成該系統(tǒng)自該睡眠模式蘇醒的喚醒事件。應(yīng)了解到，在圖8中，亦存在有中斷控制器邏輯電路(雖然未顯示)且該中斷信號(hào)801代表經(jīng)由中斷控制器邏輯電路傳遞的中斷。響應(yīng)該喚醒事件，該能量控制器110可傳送信號(hào)803至該次要存儲(chǔ)器控制器島109并且回頭開啟該時(shí)鐘。于此時(shí)，該能量控制器110亦可(響應(yīng)該中斷喚醒事件信號(hào)801)傳送相應(yīng)的中斷805至該CPU113，可結(jié)合芯片中斷邏輯電路(未顯示)完成此傳送。該能量控制器110接著可傳送重置信號(hào)至該CPU113如同重置809，并且亦可啟動(dòng)時(shí)鐘信號(hào)至該CPU113。該CPU113接著可經(jīng)由該喚醒碼117處理該中斷，該喚醒碼117存儲(chǔ)在該晶粒上RAM115中。如信號(hào)811所示，該CPU113可轉(zhuǎn)換至(或“跳至”)該RAM115中所存儲(chǔ)的喚醒碼117。執(zhí)行在該CPU113上來自該SRAM115的喚醒碼117現(xiàn)在可傳送指令813至該能量控制器110，指示其經(jīng)由該主要存儲(chǔ)器控制器島103與訊息815來喚醒該主要存儲(chǔ)器控制器104。執(zhí)行在該CPU113上的喚醒碼117可經(jīng)由操作(operation)817擷取語境信息(該語境信息存儲(chǔ)在該晶粒上RAM115)，并且將其置于該CPU高速緩存中。然而，對(duì)于大部分實(shí)施例而言，該喚醒碼117將自該晶粒上RAM115被總體執(zhí)行。當(dāng)自該次要存儲(chǔ)器控制器112轉(zhuǎn)換至該主要存儲(chǔ)器控制器104正在發(fā)生時(shí)，該CPU可接著執(zhí)行來自該晶粒上RAM115(或在一些實(shí)施例中，來自該高速緩存)的碼。該喚醒碼117可傳送指令819至該能量控制器11110，請(qǐng)求轉(zhuǎn)換回到該主要存儲(chǔ)器控制器104。該主要存儲(chǔ)器控制器104與該能量控制器110之間接著可能發(fā)生信號(hào)交換821。再者，該主要存儲(chǔ)器控制器104可經(jīng)由指令823使該DDRRAM125脫離自我刷新模式。執(zhí)行在該CPU113上的喚醒碼117可接著選擇該能量控制器110(如訊息825所示)，以檢查該主要存儲(chǔ)器控制器104是否為活動(dòng)中。該能量控制器110可傳送響應(yīng)訊息(respondmessage)827至該CPU，指出該主要存儲(chǔ)器控制器104現(xiàn)已再次活動(dòng)中。如8所示，該CPU113可接著跳至該恢復(fù)碼(restorationcode)，亦即，存儲(chǔ)在該DDRRAM125中的整體語境信息。如信號(hào)831所示，該CPU可接著執(zhí)行各種清除操作(如CPU重置向量重新映射(vectorremapping))(自訊息7所設(shè)定的CPU重置向量回復(fù)舊觀，以表明該喚醒碼117)，并且經(jīng)由信號(hào)833恢復(fù)時(shí)鐘頻率。最后，如835所示，該操作系統(tǒng)接管，并且如信號(hào)837所示由該操作系統(tǒng)處理該喚醒事件。依據(jù)本說明書所揭露的各個(gè)實(shí)施例，該操作系統(tǒng)(執(zhí)行在例如CPU島113的CPU上)清楚地執(zhí)行該睡眠模式與喚醒模式操作。也就是說，該操作系統(tǒng)不會(huì)察覺于該睡眠模式與喚醒模式操作期間所發(fā)生的操作。該操作系統(tǒng)僅察覺已經(jīng)發(fā)生的睡眠事件與喚醒事件。依據(jù)所述實(shí)施例，盡管該集成電路100的多個(gè)電路島(包含該主要存儲(chǔ)器控制器電路島10處于睡眠模式或者暫停模式，但該集成電路100的完整操作語境根據(jù)喚醒事件而恢復(fù)。對(duì)于所屬領(lǐng)域的技術(shù)人員而言，各個(gè)實(shí)施例皆可有多個(gè)不同應(yīng)用。舉例而言，經(jīng)由該主要存儲(chǔ)器控制器島103上的音頻處理器107可進(jìn)行音頻應(yīng)用。在這種情況下，可關(guān)閉該CPU島113而不會(huì)對(duì)音頻有不良影響，進(jìn)而提供低電源的音頻錄放模式(lowpoweraudioplaybackmode)。對(duì)于所屬領(lǐng)域的技術(shù)人員而言，將清楚明了其它的可能應(yīng)用。在本說明所揭露的例示實(shí)施例中，該睡眠模式碼116與喚醒碼117為例如晶粒上RAM115中所存儲(chǔ)的軟件碼。然而，其它實(shí)施例可包含邏輯電路，操作以執(zhí)行本說明書所揭露的睡眠模式與喚醒模式操作。又其它實(shí)施例可包含該晶粒上RAM115中所存儲(chǔ)的軟件碼(如睡眠模式碼116與喚醒碼117)的組合，結(jié)合位于該集成電路100上的各個(gè)邏輯電路。舉例而言，此類邏輯電路可包含在與該次要存儲(chǔ)器控制器112在一起的該次要存儲(chǔ)器控制器島109上。對(duì)于本說明書所揭露的例示實(shí)施例，以及有關(guān)圖1所描繪的集成電路100實(shí)例而言，CPU島113的CPU結(jié)合該睡眠模式碼116及/或該喚醒碼117配制邏輯電路，操作以將存儲(chǔ)器存取控制自該主要存儲(chǔ)器控制器104轉(zhuǎn)換至該次要存儲(chǔ)器控制器112，用于進(jìn)入該集成電路100的睡眠模式。所述實(shí)施例的睡眠模式可包含將集成電路100的一個(gè)或數(shù)個(gè)電路島進(jìn)入睡眠模式，并且例如可包含使該主要存儲(chǔ)器控制器島103進(jìn)入睡眠模式。如本說明書中所使用，名詞CPU或“處理器”可能涉及一種或多種專用的或非專用的微處理器、微控制器、序列發(fā)生器(sequencer)、微序列發(fā)生器、數(shù)字信號(hào)處理器、處理引擎、硬件加速器(例如GPU)、專用集成電路(ASIC)、狀態(tài)機(jī)、可編程邏輯電路陣列、及/或能夠處理數(shù)據(jù)或信息的任何單一或集合電路組件，以及上述各者的任何組合。同樣地，“存儲(chǔ)器”可能涉及任何適合的易失性或非易失性存儲(chǔ)器、存儲(chǔ)器裝置、芯片或電路、或任何存儲(chǔ)裝置、芯片或電路(如系統(tǒng)存儲(chǔ)器、框架緩沖存儲(chǔ)器、閃存、隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、緩存器、栓鎖(latch)、或上述各者的任何組合，但不限定于此)。為了避免疑慮，“邏輯電路”可能涉及任何電路系統(tǒng)或電路組件(無論一個(gè)或多個(gè)電路或集成電路)，如處理器(能夠執(zhí)行可執(zhí)行指令(executableinstruction))、晶體管、電子電路系統(tǒng)、存儲(chǔ)器、組合邏輯電路、或者上述各者能夠提供所欲的操作與功能的任何組合，但不限定于此。名詞“集成電路”可用以交換地指出整體電路(例如芯片)以及局部電路?！靶盘?hào)”可能涉及任何適合的數(shù)據(jù)、信息或指示器。此外，如同所屬領(lǐng)域的技術(shù)人員所將了解的，“模塊”或處理器的操作、設(shè)計(jì)與組織可以硬件描述語言(如Verilog、VHDL、或其它適合的硬件描述語言(如能夠存儲(chǔ)在計(jì)算機(jī)可讀取媒體上的硬件描述語言碼或指令))進(jìn)行描述。以上所詳述的說明書與實(shí)例僅為說明與描述的目的，并非限定本發(fā)明。舉例而言，可以任何適合的方式完成上述操作?？梢匀魏芜m當(dāng)?shù)捻樞蛲瓿伤龇椒ú襟E，同樣能夠提供上述的操作結(jié)果。因此，本發(fā)明實(shí)施例意圖涵蓋落在上述基本原則與本發(fā)明附加權(quán)利要求書的精神與范疇內(nèi)的任何及所有變更、變化或等效態(tài)樣。權(quán)利要求1.一種方法，包括響應(yīng)允許的睡眠模式，將最小操作語境信息存儲(chǔ)至隨機(jī)存取存儲(chǔ)器(RAM)；切換至該RAM中的睡眠模式碼；以及將存儲(chǔ)器控制自主要存儲(chǔ)器控制器轉(zhuǎn)換至次要存儲(chǔ)器控制器，其中，該次要存儲(chǔ)器控制器僅控制該RAM。2.如權(quán)利要求1所述的方法，包括響應(yīng)判斷已經(jīng)達(dá)到最小操作水平且該睡眠模式為允許的，將該睡眠模式碼與喚醒碼存儲(chǔ)至該RAM，該喚醒碼用于利用該RAM中所存儲(chǔ)的該最小操作語境信息以恢復(fù)最小操作語境。3.如權(quán)利要求1所述的方法，包括使多個(gè)集成電路電源島進(jìn)入電源關(guān)閉模式，并且使得次要存儲(chǔ)器控制器電源島處于正常電源模式。4.如權(quán)利要求1所述的方法，在使多個(gè)集成電路電源島進(jìn)入電源關(guān)閉模式，并且使得次要存儲(chǔ)器控制器電源島處于正常電源模式之前，包括將整體操作語境信息存儲(chǔ)至動(dòng)態(tài)存儲(chǔ)器；以及使該動(dòng)態(tài)存儲(chǔ)器進(jìn)入自我刷新模式。5.如權(quán)利要求1所述的方法，包括響應(yīng)判斷已經(jīng)達(dá)到最小操作水平且該睡眠模式為允許的，將完整語境信息存儲(chǔ)在存儲(chǔ)器中。6.如權(quán)利要求3所述的方法，包括使中央處理單元(CPU)電源島以及主要存儲(chǔ)器控制器電源島進(jìn)入該電源關(guān)閉模式。7.如權(quán)利要求1所述的方法，在切換至該RAM中的睡眠模式碼之前，包括傳送命令至該主要存儲(chǔ)器控制器，以標(biāo)注MM區(qū)域作為固定存儲(chǔ)器，該RAM區(qū)域用于存儲(chǔ)該最小操作語境信息與喚醒碼。8.一種方法，包括接收集成電路中的硬件中斷，該集成電路正處于睡眠模式；響應(yīng)接收該硬件中斷，接收請(qǐng)求以喚醒該集成電路；通過該次要存儲(chǔ)器控制器存取RAM中所存儲(chǔ)的喚醒碼，該喚醒碼用于恢復(fù)該集成電路的最小操作語境；執(zhí)行該喚醒碼并恢復(fù)該集成電路的最小操作語境；以及將存儲(chǔ)器控制自該次要存儲(chǔ)器控制器轉(zhuǎn)換至主要存儲(chǔ)器控制器。9.如權(quán)利要求8所述的方法，在將存儲(chǔ)器控制自該次要存儲(chǔ)器控制器轉(zhuǎn)換至主要存儲(chǔ)器控制器之前，包括使該集成電路的主要存儲(chǔ)器控制器電源島恢復(fù)供電；以及利用該RAM中所存儲(chǔ)的完整操作語境信息恢復(fù)該集成電路的完整操作語境。10.如權(quán)利要求9所述的方法，包括將該集成電路的控制自該喚醒碼轉(zhuǎn)換至集成電路操作系統(tǒng)，該集成電路操作系統(tǒng)返回該完整操作語境。11.如權(quán)利要求9所述的方法，包括使動(dòng)態(tài)存儲(chǔ)器脫離自我刷新模式，其中，該動(dòng)態(tài)存儲(chǔ)器存儲(chǔ)整體操作語境信息。12.如權(quán)利要求9所述的方法，包括使數(shù)字靜態(tài)相機(jī)電源島、視頻電源島、以及外圍電源島恢復(fù)供電。13.如權(quán)利要求8所述的方法，其中，位于與該次要存儲(chǔ)器控制器一起的次要存儲(chǔ)器控制器電源島上的能量控制器基于該硬件中斷接收對(duì)于正常操作電源的請(qǐng)求。14.一種集成電路，包括隨機(jī)存取存儲(chǔ)器(RAM)；主要存儲(chǔ)器控制器，該主要存儲(chǔ)器控制器操作地耦接至該RAM與該集成電路的其它存儲(chǔ)器，該主要存儲(chǔ)器控制器位于該多個(gè)電路島的存儲(chǔ)器控制器島上；次要存儲(chǔ)器控制器，該次要存儲(chǔ)器控制器操作地耦接至該RAM，并且位于次要存儲(chǔ)器控制器島上，該次要存儲(chǔ)器控制器用于根據(jù)自該主要存儲(chǔ)器控制器轉(zhuǎn)換控制以控制該RAM，該次要存儲(chǔ)器控制器操作以在喚醒操作期間對(duì)來自該RAM的最小操作語境信息提供存取；以及邏輯電路，該邏輯電路操作以將控制自該主要存儲(chǔ)器控制器轉(zhuǎn)換至該次要存儲(chǔ)器控制器，用于進(jìn)入該集成電路的睡眠模式，該睡眠模式包含使該存儲(chǔ)器控制器島進(jìn)入睡眠模式。15.如權(quán)利要求14所述的集成電路，包括處理器，該處理器操作地耦接至該RAM、該主要存儲(chǔ)器控制器、以及該次要存儲(chǔ)器控制器，并且操作以判斷集成電路已經(jīng)達(dá)到最小操作水平以及睡眠模式為允許的；響應(yīng)判斷已經(jīng)達(dá)到該最小操作水平，將最小操作語境信息存儲(chǔ)至該RAM；切換至該RAM中的睡眠模式碼；以及將存儲(chǔ)器控制自該主要存儲(chǔ)器控制器傳遞至該次要存儲(chǔ)器控制器。16.如權(quán)利要求15所述的集成電路，其中，該處理器進(jìn)一步操作以響應(yīng)判斷已經(jīng)達(dá)到該最小操作水平，將該睡眠模式碼與喚醒碼存儲(chǔ)在該RAM中，該喚醒碼利用該RAM中所存儲(chǔ)的該最小操作語境信息恢復(fù)最小操作語境。17.如權(quán)利要求14所述的集成電路，進(jìn)一步包括能量控制器，該能量控制器位于與該次要存儲(chǔ)器控制器一起的次要存儲(chǔ)器控制器電源島上，該能量控制器操作地耦接至該次要存儲(chǔ)器控制器與該處理器，該能量控制器操作以使多個(gè)集成電路電源島進(jìn)入睡眠模式，并且使得該次要存儲(chǔ)器控制器電源島處于正常電源模式。18.如權(quán)利要求15所述的集成電路，其中，該處理器進(jìn)一步操作以響應(yīng)判斷已經(jīng)達(dá)到該最小操作水平，將完整語境信息存儲(chǔ)在存儲(chǔ)器中。19.如權(quán)利要求18所述的集成電路，其中，該主要存儲(chǔ)器控制器操作以使該存儲(chǔ)器進(jìn)入自我刷新模式。20.如權(quán)利要求16所述的集成電路，其中，該處理器進(jìn)一步操作以當(dāng)該處理器正處于睡眠模式時(shí)，接收硬件中斷，該硬件中斷相應(yīng)于喚醒事件；以及其中，該次要存儲(chǔ)器控制器操作以存取RAM中所存儲(chǔ)的喚醒碼，并且用于恢復(fù)該集成電路的最小操作語境；其中，該處理器進(jìn)一步操作以執(zhí)行該喚醒碼并恢復(fù)該集成電路的最小操作語境；以及將存儲(chǔ)器控制自該次要存儲(chǔ)器控制器傳遞至該主要存儲(chǔ)器控制器。21.一種存儲(chǔ)用于設(shè)計(jì)處理器的指令的計(jì)算機(jī)可讀取媒體，當(dāng)制造時(shí)，該處理器適于響應(yīng)睡眠模式為允許的，將最小操作語境信息存儲(chǔ)至隨機(jī)存取存儲(chǔ)器(RAM)；切換至該RAM中的睡眠模式碼；以及將存儲(chǔ)器控制自主要存儲(chǔ)器控制器轉(zhuǎn)換至次要存儲(chǔ)器控制器，其中，該次要存儲(chǔ)器控制器僅控制該RAM。22.如權(quán)利要求21所述的計(jì)算機(jī)可讀取媒體，其中，該指令包括硬件描述語言指令。全文摘要一種方法，包括判斷集成電路(100)已經(jīng)達(dá)到最小操作水平以及睡眠模式為允許的；響應(yīng)判斷已經(jīng)達(dá)到該最小操作水平，將最小操作語境信息存儲(chǔ)至該RAM(115)；切換至該RAM(115)中的睡眠模式碼(116)；以及，將存儲(chǔ)器控制自主要存儲(chǔ)器控制器(104)轉(zhuǎn)換至次要存儲(chǔ)器控制器，其中，該次要存儲(chǔ)器控制器(112)僅控制該RAM(115)。該方法可包含響應(yīng)判斷該睡眠模式為允許的，將該睡眠模式碼(116)與喚醒碼(117)存儲(chǔ)在該RAM中，其中，該喚醒碼(117)利用該RAM(115)中所存儲(chǔ)的最小操作語境信息以恢復(fù)最小操作語境。該方法亦可包含使多個(gè)集成電路電源島進(jìn)入睡眠模式，并且使得次要存儲(chǔ)器控制器電源島(109)處于正常電源模式。文檔編號(hào)G06F12/00GK102037428SQ200980118492公開日2011年4月27日申請(qǐng)日期2009年5月20日優(yōu)先權(quán)日2008年5月22日發(fā)明者J·L·埃斯利熱申請(qǐng)人:Ati技術(shù)無限責(zé)任公司