專(zhuān)利名稱(chēng)：用于多級(jí)緩存利用的設(shè)備和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及緩存利用。更具體地，本發(fā)明的一些實(shí)施例涉及用于在諸如基于處理 器的系統(tǒng)的電子系統(tǒng)中利用多級(jí)非易失性緩存的設(shè)備和方法。
背景技術(shù)：
許多電子系統(tǒng)受益于緩存存儲(chǔ)器的使用。在一些電子系統(tǒng)中，可以提供驅(qū)動(dòng)器軟 件來(lái)利用緩存存儲(chǔ)器。在 ftp://download. intel.com/design/flash/NAND/turbomemory/whitepaper. pdf公布的白皮書(shū)中，白皮書(shū)把Intel Turbo Memory描述為由Intel Turbo Memory控制 器ASIC(特定用途集成電路)芯片和能夠在休眠后更快地恢復(fù)工作(productivity)的兩 個(gè)Intel NAND閃速非易失性存儲(chǔ)器部件組成，從而通過(guò)限制硬盤(pán)驅(qū)動(dòng)器訪問(wèn)來(lái)提供附加的 節(jié)能并且提高應(yīng)用響應(yīng)性以獲得更豐富的用戶體驗(yàn)。


通過(guò)如附圖中示出的優(yōu)選實(shí)施例的以下描述，本發(fā)明的各個(gè)特征將顯而易見(jiàn)，其 中貫穿附圖相似的附圖標(biāo)記一般指的是相同的部件。附圖不必按比例繪制，相反重點(diǎn)放在 示出本發(fā)明的原理。圖1是依據(jù)本發(fā)明一些實(shí)施例的電子系統(tǒng)的框圖。圖2是依據(jù)本發(fā)明一些實(shí)施例的基于處理器的系統(tǒng)的框圖。圖3是依據(jù)本發(fā)明一些實(shí)施例的另一個(gè)基于處理器的系統(tǒng)的框圖。圖4是依據(jù)本發(fā)明一些實(shí)施例的流程圖。圖5是依據(jù)本發(fā)明一些實(shí)施例的另一個(gè)流程圖。圖6是依據(jù)本發(fā)明一些實(shí)施例的另一個(gè)流程圖。
具體實(shí)施例方式在以下的描述中，為了解釋而非限制的目的，闡述了諸如特定結(jié)構(gòu)、架構(gòu)、接口、技 術(shù)等等的具體細(xì)節(jié)以便提供對(duì)本發(fā)明的各個(gè)方面的徹底理解。然而，對(duì)于得益于本公開(kāi)的 本領(lǐng)域的技術(shù)人員將顯而易見(jiàn)的是，可以在偏離這些具體細(xì)節(jié)的其他示例中實(shí)踐本發(fā)明的 各個(gè)方面。在某些實(shí)例中，省略對(duì)熟知的裝置、電路和方法的描述以免因不必要的細(xì)節(jié)而使 本發(fā)明的描述晦澀難懂。參考圖1，非易失性緩存存儲(chǔ)器10可以包括位于電子系統(tǒng)的系統(tǒng)存儲(chǔ)器12和大容 量?jī)?chǔ)存器裝置13之間的多級(jí)非易失性緩存存儲(chǔ)器11，以及耦合到多級(jí)非易失性緩存存儲(chǔ) 器11的控制器14，其中控制器14可以被配置成控制對(duì)多級(jí)非易失性緩存存儲(chǔ)器11的利 用。例如，多級(jí)非易失性緩存存儲(chǔ)器11可以包括第一級(jí)非易失性緩存存儲(chǔ)器15以及第二 級(jí)非易失性緩存存儲(chǔ)器16，該第一級(jí)非易失性緩存存儲(chǔ)器15具有第一操作特性集，該第二 級(jí)非易失性緩存存儲(chǔ)器16具有第二操作特性集，其中第二操作特性集不同于第一操作特
5性集。例如，控制器可以被配置成依據(jù)相應(yīng)的第一和第二操作特性集而與第二級(jí)非易失性 緩存存儲(chǔ)器16不同地利用第一級(jí)非易失性緩存存儲(chǔ)器15。在緩存存儲(chǔ)器10的一些實(shí)施例中，例如第一級(jí)非易失性緩存存儲(chǔ)器15可以包括 與第二級(jí)非易失性緩存存儲(chǔ)器16相比相對(duì)更快的緩存存儲(chǔ)器。在緩存存儲(chǔ)器10的一些實(shí) 施例中，例如第二級(jí)非易失性緩存存儲(chǔ)器16可以包括與第一級(jí)非易失性緩存存儲(chǔ)器15相 比相對(duì)更高的儲(chǔ)存密度緩存存儲(chǔ)器。例如，第一級(jí)非易失性緩存存儲(chǔ)器15可以包括單級(jí)單 元(SLC)NAND閃速存儲(chǔ)器，而第二級(jí)非易失性緩存存儲(chǔ)器16可以包括多級(jí)單元(MLC)NAND 閃速存儲(chǔ)器。例如，在緩存存儲(chǔ)器10的一些實(shí)施例中，控制器14可以被配置成實(shí)施針對(duì)第一級(jí) 非易失性緩存存儲(chǔ)器15的第一緩存插入策略以及針對(duì)第二級(jí)非易失性緩存存儲(chǔ)器16的第 二緩存插入策略，其中第一緩存插入策略不同于第二緩存插入策略。例如，控制器14可以 被進(jìn)一步配置成接收對(duì)大容量?jī)?chǔ)存器訪問(wèn)的請(qǐng)求，該請(qǐng)求請(qǐng)求要在大容量?jī)?chǔ)存器裝置13 上訪問(wèn)的信息；并且依據(jù)相應(yīng)的第一和第二緩存插入策略把該信息緩存在第一級(jí)非易失性 緩存存儲(chǔ)器15和第二級(jí)非易失性緩存存儲(chǔ)器16中的一個(gè)中。大容量?jī)?chǔ)存器訪問(wèn)可以對(duì)應(yīng) 于讀訪問(wèn)或?qū)懺L問(wèn)。例如，控制器14可以是非易失性緩存存儲(chǔ)器裝置的集成部分或者可以 位于電子系統(tǒng)中的其他地方并且通過(guò)總線或其他電子連接而耦合到多級(jí)非易失性緩存存 儲(chǔ)器11。參考圖2，基于處理器的系統(tǒng)20可以包括處理器21、耦合到處理器21的系統(tǒng)存儲(chǔ) 器22、大容量?jī)?chǔ)存器裝置23、以及位于系統(tǒng)存儲(chǔ)器22和大容量?jī)?chǔ)存器裝置23之間的多級(jí) 非易失性緩存存儲(chǔ)器(NVM) 24。例如，處理器21可以是中央處理單元(CPU)。例如，系統(tǒng)存 儲(chǔ)器22可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。例如，系統(tǒng)存儲(chǔ)器22可以經(jīng)由存儲(chǔ)器控制集 線器(MCH) 25而耦合到處理器21。例如，大容量?jī)?chǔ)存器裝置23可以是旋轉(zhuǎn)介質(zhì)，諸如硬盤(pán) 驅(qū)動(dòng)器或光盤(pán)驅(qū)動(dòng)器。例如，大容量?jī)?chǔ)存器裝置23可以是非旋轉(zhuǎn)介質(zhì)，諸如固態(tài)驅(qū)動(dòng)器。例 如，緩存24和大容量?jī)?chǔ)存器裝置23兩者可以經(jīng)由輸入/輸出控制集線器(ICH) 26而耦合 至Ij MCH0基于處理器的系統(tǒng)20還可以包括存儲(chǔ)在基于處理器的系統(tǒng)20上的用于使基于處 理器的系統(tǒng)利用多級(jí)非易失性緩存存儲(chǔ)器24的代碼。例如，該代碼可以存儲(chǔ)在大容量?jī)?chǔ)存 器裝置23、系統(tǒng)存儲(chǔ)器22或者其它耦合到基于處理器的系統(tǒng)20的存儲(chǔ)器或儲(chǔ)存器裝置上。 例如，該代碼可以存儲(chǔ)為耦合到ICH 26的基本輸入/輸出系統(tǒng)(BIOS) 27的一部分。在基于處理器的系統(tǒng)20的一些實(shí)施例中，多級(jí)非易失性緩存存儲(chǔ)器24可以包括 第一級(jí)非易失性緩存存儲(chǔ)器28以及第二級(jí)非易失性緩存存儲(chǔ)器29，該第一級(jí)非易失性緩 存存儲(chǔ)器28具有第一操作特性集，該第二級(jí)非易失性緩存存儲(chǔ)器29具有第二操作特性集， 其中第二操作特性集不同于第一操作特性集。例如，所述代碼可以被配置成使基于處理器 的系統(tǒng)依據(jù)相應(yīng)的第一和第二操作特性集而與第二級(jí)非易失性緩存存儲(chǔ)器29不同地利用 第一級(jí)非易失性緩存存儲(chǔ)器28。例如，在基于處理器的系統(tǒng)20的一些實(shí)施例中，第一級(jí)非易失性緩存存儲(chǔ)器28可 以包括與第二級(jí)非易失性緩存存儲(chǔ)器29相比相對(duì)更快的緩存存儲(chǔ)器。例如，第二級(jí)非易失 性緩存存儲(chǔ)器29可以包括與第一級(jí)非易失性緩存存儲(chǔ)器28相比相對(duì)更高的儲(chǔ)存密度緩存 存儲(chǔ)器。例如，第一級(jí)非易失性緩存存儲(chǔ)器28可以包括SLC NAND閃速存儲(chǔ)器，而第二級(jí)非
6易失性緩存存儲(chǔ)器29可以包括MLC NAND閃速存儲(chǔ)器。例如，在基于處理器的系統(tǒng)20的一些實(shí)施例中，所述代碼可以被配置成使基于處 理器的系統(tǒng)實(shí)施針對(duì)第一級(jí)非易失性緩存存儲(chǔ)器28的第一緩存插入策略以及針對(duì)第二級(jí) 非易失性緩存存儲(chǔ)器29的第二緩存插入策略，其中第一緩存插入策略不同于第二緩存插 入策略。例如，所述代碼可以被進(jìn)一步配置成使基于處理器的系統(tǒng)接收對(duì)大容量?jī)?chǔ)存器訪 問(wèn)的請(qǐng)求，該請(qǐng)求請(qǐng)求要在大容量?jī)?chǔ)存器裝置上訪問(wèn)的信息；并且依據(jù)相應(yīng)的第一和第二 緩存插入策略把該信息緩存在第一級(jí)非易失性緩存存儲(chǔ)器和第二級(jí)非易失性緩存存儲(chǔ)器 中的一個(gè)中。大容量?jī)?chǔ)存器訪問(wèn)可以對(duì)應(yīng)于讀訪問(wèn)或?qū)懺L問(wèn)。例如，在基于處理器的系統(tǒng)20的一些實(shí)施例中，全部或部分代碼可以由控制器31 實(shí)施或執(zhí)行，該控制器31可以與多級(jí)非易失性緩存存儲(chǔ)器24集成。替換地，參考圖3，基于 處理器的系統(tǒng)32的一些實(shí)施例可以包括控制器33，該控制器33位于基于處理器的系統(tǒng)32 中的其他地方并且經(jīng)由總線或其他電子連接而耦合到多級(jí)非易失性緩存存儲(chǔ)器24。例如， 控制器33可以與ICH 26集成。參考圖4，依據(jù)本發(fā)明的一些實(shí)施例，利用非易失性緩存存儲(chǔ)器可以包括在電子 系統(tǒng)的系統(tǒng)存儲(chǔ)器和大容量?jī)?chǔ)存器裝置之間定位多級(jí)非易失性緩存存儲(chǔ)器(例如，塊41)； 在多級(jí)非易失性緩存存儲(chǔ)器中提供第一級(jí)非易失性緩存存儲(chǔ)器，該第一級(jí)非易失性緩存存 儲(chǔ)器具有第一操作特性集(例如，塊42)；在多級(jí)非易失性緩存存儲(chǔ)器中提供第二級(jí)非易失 性緩存存儲(chǔ)器，該第二級(jí)非易失性緩存存儲(chǔ)器具有第二操作特性集，其中第二操作特性集 不同于第一操作特性集(例如，塊43)；以及依據(jù)相應(yīng)的第一和第二操作特性集而與第二級(jí) 非易失性緩存存儲(chǔ)器不同地利用第一級(jí)非易失性緩存存儲(chǔ)器(例如，塊44)。參考圖5，在本發(fā)明的一些實(shí)施例中，例如，第一級(jí)非易失性緩存存儲(chǔ)器可以包括 與第二級(jí)非易失性緩存存儲(chǔ)器相比相對(duì)更快的緩存存儲(chǔ)器(例如，塊51)。例如，第二級(jí)非 易失性緩存存儲(chǔ)器可以包括與第一級(jí)非易失性緩存存儲(chǔ)器相比相對(duì)更高的儲(chǔ)存密度緩存 存儲(chǔ)器(例如，塊52)。例如，第一級(jí)非易失性緩存存儲(chǔ)器可以包括SLC NAND閃速存儲(chǔ)器， 而第二級(jí)非易失性緩存存儲(chǔ)器可以包括MLC NAND閃速存儲(chǔ)器(例如，塊53)。參考圖6，本發(fā)明的一些實(shí)施例還可以包括針對(duì)第一級(jí)非易失性緩存存儲(chǔ)器實(shí) 施第一緩存插入策略(例如，塊61)；以及針對(duì)第二級(jí)非易失性緩存存儲(chǔ)器實(shí)施第二緩存插 入策略，其中第一緩存插入策略不同于第二緩存插入策略(例如，塊62)。本發(fā)明的一些實(shí) 施例還可以包括接收對(duì)大容量?jī)?chǔ)存器訪問(wèn)的請(qǐng)求，該請(qǐng)求請(qǐng)求要在大容量?jī)?chǔ)存器裝置上 訪問(wèn)的信息(例如，塊63)；并且依據(jù)相應(yīng)的第一和第二緩存插入策略把該信息緩存在第一 級(jí)非易失性緩存存儲(chǔ)器和第二級(jí)非易失性緩存存儲(chǔ)器中的一個(gè)中(例如，塊64)。大容量?jī)?chǔ) 存器訪問(wèn)可以對(duì)應(yīng)于讀訪問(wèn)或?qū)懺L問(wèn)。有利地，本發(fā)明的一些實(shí)施例可以在系統(tǒng)中提供多級(jí)非易失性I/O緩存層次，該 系統(tǒng)可以使用針對(duì)所使用的具體非易失性儲(chǔ)存技術(shù)類(lèi)型而調(diào)整的管理算法。在本發(fā)明的一 些實(shí)施例中，系統(tǒng)可以能夠利用具有多種類(lèi)型的非易失性存儲(chǔ)器的更大緩存。例如，第一級(jí) 緩存可能用相對(duì)快速的SLC NAND閃存或其他快速非易失性存儲(chǔ)器技術(shù)來(lái)實(shí)施，而第二級(jí)緩 存可以以相對(duì)較慢的但更密集的MLC NAND閃存來(lái)實(shí)施。有利地，兩個(gè)或更多層的緩存層次 可以允許更高的性能、更低的功率和/或更經(jīng)濟(jì)的I/O緩存解決方案。例如，本發(fā)明的一些實(shí)施例可以提供基于使用逐漸更快速度以及使用緩存管理算法的非易失性裝置的多級(jí)I/O緩存，所述緩存管理算法針對(duì)底層非易失性存儲(chǔ)器裝置的不 同特性進(jìn)行具體調(diào)整。例如，在兩級(jí)緩存系統(tǒng)中，緩存算法可以針對(duì)第一級(jí)和第二級(jí)緩存而 被不同地調(diào)整。例如，如果第二級(jí)緩存用MLC NAND閃速存儲(chǔ)器來(lái)實(shí)施，則這些裝置具有與 SLC NAND閃速存儲(chǔ)器的操作特性不同的操作特性集。例如通過(guò)比較，MLC讀速度可能是SLC 讀速度的大約75%，MLC寫(xiě)速度可能是SLC寫(xiě)速度的大約25%，并且MLC寫(xiě)耗損特性可能 比SLC寫(xiě)耗損特性差大約十倍。然而，對(duì)于相同的管芯面積而言，與SLCNAND閃速存儲(chǔ)器相 比，MLC NAND閃速存儲(chǔ)器可以提供大約兩倍的儲(chǔ)存容量，因此MLC可以比SLC每位便宜大 致 30% -50%。例如，用于第一級(jí)緩存的緩存插入策略可以優(yōu)先考慮較小的不大頻繁使用的信 息。然而，相對(duì)更具差別的緩存插入策略可以被優(yōu)選用于第二級(jí)緩存以最小化寫(xiě)到MLC緩 存陣列的寫(xiě)數(shù)量。例如，用于第二級(jí)緩存的緩存插入策略與第一級(jí)緩存插入策略相比可以 包括相對(duì)更高的頻率閾值和/或相對(duì)更高的最小大小閾值，從而優(yōu)先考慮較大的更頻繁使 用的信息。本領(lǐng)域的技術(shù)人員將明白，鑒于本描述的好處，眾多各種其他電路以及硬件和/ 或軟件的組合可以被配置成實(shí)施依據(jù)本文描述的實(shí)施例和本發(fā)明的其他實(shí)施例的各種方 法、電路和系統(tǒng)。圖1到6的示例是合適實(shí)施例的非限制性示例。本發(fā)明的前面和其他方面被單獨(dú)和組合地獲得。本發(fā)明不應(yīng)當(dāng)被解釋為要求這樣 的方面中的兩個(gè)或更多，除非特定權(quán)利要求明確要求。此外，雖然關(guān)于當(dāng)前被認(rèn)為是優(yōu)選示 例的內(nèi)容描述了本發(fā)明，但是要理解，本發(fā)明不限于所公開(kāi)的示例，而是相反，旨在覆蓋被 包含在本發(fā)明的精神和范圍內(nèi)的各種修改和等效布置。
權(quán)利要求
一種基于處理器的系統(tǒng)，包括處理器；耦合到該處理器的系統(tǒng)存儲(chǔ)器；大容量?jī)?chǔ)存器裝置；多級(jí)非易失性緩存存儲(chǔ)器，位于系統(tǒng)存儲(chǔ)器和大容量?jī)?chǔ)存器裝置之間；以及代碼，被存儲(chǔ)在基于處理器的系統(tǒng)上以使基于處理器的系統(tǒng)利用多級(jí)非易失性緩存存儲(chǔ)器，其中該多級(jí)非易失性緩存存儲(chǔ)器包括第一級(jí)非易失性緩存存儲(chǔ)器，該第一級(jí)非易失性緩存存儲(chǔ)器具有第一操作特性集；以及第二級(jí)非易失性緩存存儲(chǔ)器，該第二級(jí)非易失性緩存存儲(chǔ)器具有第二操作特性集，其中第二操作特性集不同于第一操作特性集，且其中該代碼被配置成使基于處理器的系統(tǒng)依據(jù)相應(yīng)的第一和第二操作特性集而與第二級(jí)非易失性緩存存儲(chǔ)器不同地利用第一級(jí)非易失性緩存存儲(chǔ)器。
2.權(quán)利要求1的系統(tǒng)，其中不同的第一和第二操作特性集對(duì)應(yīng)于第一級(jí)非易失性緩存 存儲(chǔ)器和第二級(jí)非易失性緩存存儲(chǔ)器的不同物理特性。
3.權(quán)利要求2的系統(tǒng)，其中第一級(jí)非易失性緩存存儲(chǔ)器包括與第二級(jí)非易失性緩存存 儲(chǔ)器相比相對(duì)更快的緩存存儲(chǔ)器。
4.權(quán)利要求3的系統(tǒng)，其中第二級(jí)非易失性緩存存儲(chǔ)器包括與第一級(jí)非易失性緩存存 儲(chǔ)器相比相對(duì)更高的儲(chǔ)存密度緩存存儲(chǔ)器。
5.權(quán)利要求4的系統(tǒng)，其中第一級(jí)非易失性緩存存儲(chǔ)器包括單級(jí)單元NAND閃速存儲(chǔ) 器，而第二級(jí)非易失性緩存存儲(chǔ)器包括多級(jí)單元NAND閃速存儲(chǔ)器。
6.權(quán)利要求1的系統(tǒng)，其中所述代碼被配置成使基于處理器的系統(tǒng)實(shí)施針對(duì)第一級(jí)非 易失性緩存存儲(chǔ)器的第一緩存插入策略以及針對(duì)第二級(jí)非易失性緩存存儲(chǔ)器的第二緩存 插入策略，其中第一緩存插入策略不同于第二緩存插入策略。
7.權(quán)利要求6的系統(tǒng)，其中所述代碼被進(jìn)一步配置成使基于處理器的系統(tǒng)接收對(duì)大 容量?jī)?chǔ)存器訪問(wèn)的請(qǐng)求，該請(qǐng)求請(qǐng)求要在大容量?jī)?chǔ)存器裝置上訪問(wèn)的信息；并且依據(jù)相應(yīng) 的第一和第二緩存插入策略把信息緩存在第一級(jí)非易失性緩存存儲(chǔ)器和第二級(jí)非易失性 緩存存儲(chǔ)器中的一個(gè)中。
8.一種非易失性緩存存儲(chǔ)器，包括多級(jí)非易失性緩存存儲(chǔ)器，被配置成位于電子系統(tǒng)的系統(tǒng)存儲(chǔ)器和大容量?jī)?chǔ)存器裝置 之間；以及耦合到多級(jí)非易失性緩存存儲(chǔ)器的控制器，其中該控制器被配置成控制多級(jí)非易失性 緩存存儲(chǔ)器的利用，其中多級(jí)非易失性緩存存儲(chǔ)器包括第一級(jí)非易失性緩存存儲(chǔ)器，該第一級(jí)非易失性緩存存儲(chǔ)器具有第一操作特性集；以及第二級(jí)非易失性緩存存儲(chǔ)器，該第二級(jí)非易失性緩存存儲(chǔ)器具有第二操作特性集，其 中第二操作特性集不同于第一操作特性集，且其中該控制器被配置成依據(jù)相應(yīng)的第一和第二操作特性集而與第二級(jí)非易失性緩 存存儲(chǔ)器不同地利用第一級(jí)非易失性緩存存儲(chǔ)器。
9.權(quán)利要求8的緩存存儲(chǔ)器，其中不同的第一和第二操作特性集對(duì)應(yīng)于第一級(jí)非易失 性緩存存儲(chǔ)器和第二級(jí)非易失性緩存存儲(chǔ)器的不同物理特性。
10.權(quán)利要求9的緩存存儲(chǔ)器，其中第一級(jí)非易失性緩存存儲(chǔ)器包括與第二級(jí)非易失 性緩存存儲(chǔ)器相比相對(duì)更快的緩存存儲(chǔ)器。
11.權(quán)利要求10的緩存存儲(chǔ)器，其中第二級(jí)非易失性緩存存儲(chǔ)器包括與第一級(jí)非易失 性緩存存儲(chǔ)器相比相對(duì)更高的儲(chǔ)存密度緩存存儲(chǔ)器。
12.權(quán)利要求11的緩存存儲(chǔ)器，其中第一級(jí)非易失性緩存存儲(chǔ)器包括單級(jí)單元NAND閃 速存儲(chǔ)器，而第二級(jí)非易失性緩存存儲(chǔ)器包括多級(jí)單元NAND閃速存儲(chǔ)器。
13.權(quán)利要求8的緩存存儲(chǔ)器，其中所述控制器被配置成實(shí)施針對(duì)第一級(jí)非易失性緩 存存儲(chǔ)器的第一緩存插入策略以及針對(duì)第二級(jí)非易失性緩存存儲(chǔ)器的第二緩存插入策略， 其中第一緩存插入策略不同于第二緩存插入策略。
14.權(quán)利要求13的緩存存儲(chǔ)器，其中所述控制器被進(jìn)一步配置成接收對(duì)大容量?jī)?chǔ)存 器訪問(wèn)的請(qǐng)求，該請(qǐng)求請(qǐng)求要在大容量?jī)?chǔ)存器裝置上訪問(wèn)的信息；并且依據(jù)相應(yīng)的第一和 第二緩存插入策略把信息緩存在第一級(jí)非易失性緩存存儲(chǔ)器和第二級(jí)非易失性緩存存儲(chǔ) 器中的一個(gè)中。
15.一種利用非易失性緩存存儲(chǔ)器的方法，包括在電子系統(tǒng)的系統(tǒng)存儲(chǔ)器和大容量?jī)?chǔ)存器裝置之間定位多級(jí)非易失性緩存存儲(chǔ)器；在多級(jí)非易失性緩存存儲(chǔ)器中提供第一級(jí)非易失性緩存存儲(chǔ)器，該第一級(jí)非易失性緩 存存儲(chǔ)器具有第一操作特性集；在多級(jí)非易失性緩存存儲(chǔ)器中提供第二級(jí)非易失性緩存存儲(chǔ)器，該第二級(jí)非易失性緩 存存儲(chǔ)器具有第二操作特性集，其中第二操作特性集不同于第一操作特性集；以及依據(jù)相應(yīng)的第一和第二操作特性集而與第二級(jí)非易失性緩存存儲(chǔ)器不同地利用第一 級(jí)非易失性緩存存儲(chǔ)器。
16.權(quán)利要求15的方法，其中第一級(jí)非易失性緩存存儲(chǔ)器包括與第二級(jí)非易失性緩存 存儲(chǔ)器相比相對(duì)更快的緩存存儲(chǔ)器。
17.權(quán)利要求16的方法，其中第二級(jí)非易失性緩存存儲(chǔ)器包括與第一級(jí)非易失性緩存 存儲(chǔ)器相比相對(duì)更高的儲(chǔ)存密度緩存存儲(chǔ)器。
18.權(quán)利要求17的方法，其中第一級(jí)非易失性緩存存儲(chǔ)器包括單級(jí)單元NAND閃速存儲(chǔ) 器，而第二級(jí)非易失性緩存存儲(chǔ)器包括多級(jí)單元NAND閃速存儲(chǔ)器。
19.權(quán)利要求15的方法，進(jìn)一步包括針對(duì)第一級(jí)非易失性緩存存儲(chǔ)器實(shí)施第一緩存插入策略；以及針對(duì)第二級(jí)非易失性緩存存儲(chǔ)器實(shí)施第二緩存插入策略，其中第一緩存插入策略不同 于第二緩存插入策略。
20.權(quán)利要求19的方法，進(jìn)一步包括接收對(duì)大容量?jī)?chǔ)存器訪問(wèn)的請(qǐng)求，該請(qǐng)求請(qǐng)求要在大容量?jī)?chǔ)存器裝置上訪問(wèn)的信息；并且依據(jù)相應(yīng)的第一和第二緩存插入策略把信息緩存在第一級(jí)非易失性緩存存儲(chǔ)器和第二級(jí)非易失性緩存存儲(chǔ)器中的一個(gè)中。
全文摘要
在一些實(shí)施例中，非易失性緩存存儲(chǔ)器可以包括多級(jí)非易失性緩存存儲(chǔ)器，被配置成位于電子系統(tǒng)的系統(tǒng)存儲(chǔ)器和大容量?jī)?chǔ)存器裝置之間；以及耦合到多級(jí)非易失性緩存存儲(chǔ)器的控制器，其中控制器被配置成控制對(duì)多級(jí)非易失性緩存存儲(chǔ)器的利用。公開(kāi)和要求保護(hù)其他實(shí)施例。
文檔編號(hào)G06F3/06GK101981555SQ200980110592
公開(kāi)日2011年2月23日 申請(qǐng)日期2009年6月24日 優(yōu)先權(quán)日2008年6月30日
發(fā)明者D·朱內(nèi)曼, R·S·特特里克, R·布倫南 申請(qǐng)人:英特爾公司