專利名稱：一種串行數(shù)據(jù)發(fā)送電路及接收電路的制作方法
技術(shù)領(lǐng)域：
一種串行數(shù)據(jù)發(fā)送電路及接收電路
技術(shù)領(lǐng)域：
本實(shí)用新型屬于電子科學(xué)與技術(shù)領(lǐng)域，特別地，是關(guān)于一種具有加密功能的串行數(shù)據(jù)收發(fā)電路。
背景技術(shù)：
在數(shù)據(jù)通信、計算機(jī)網(wǎng)絡(luò)以及分布式工業(yè)控制系統(tǒng)中，廣泛采用串行通信來交換 數(shù)據(jù)和信息。RS232C是一種串行通信接口的電氣標(biāo)準(zhǔn)，不僅被內(nèi)置于每一臺計算機(jī)中，同時 也被內(nèi)置于各種外設(shè)中。但是，基于RS232C的串行通信不具有加密功能，限制了 RS232C在 加密串行通信中的應(yīng)用。針對現(xiàn)有技術(shù)存在的安全性能上的不足，亟需提供一種具有加密解密功能的串行 數(shù)據(jù)收發(fā)電路，以確保用戶的數(shù)據(jù)安全。

發(fā)明內(nèi)容為了克服現(xiàn)有的串行通信技術(shù)中存在的安全隱患，本實(shí)用新型提供一種具有加密 解密功能的串行數(shù)據(jù)收發(fā)電路，以確保用戶的數(shù)據(jù)安全。本實(shí)用新型提供了一種串行數(shù)據(jù)發(fā)送電路，該串行數(shù)據(jù)發(fā)送電路包括地址計數(shù) 器，用于輸出一計數(shù)值；密鑰存儲器，用于存儲密鑰數(shù)據(jù)，并以所述計數(shù)值為地址讀取所述 密鑰數(shù)據(jù)來產(chǎn)生使能信號；移位寄存器，用于裝入待發(fā)數(shù)據(jù)，并根據(jù)所述使能信號對所述待 發(fā)數(shù)據(jù)進(jìn)行移位及發(fā)送。根據(jù)本實(shí)用新型一優(yōu)選實(shí)施例，串行數(shù)據(jù)發(fā)送電路進(jìn)一步包括晶振電路，所述晶 振電路為所述地址計數(shù)器、所述密鑰存儲器以及所述移位寄存器提供工作所需的時鐘信號。根據(jù)本實(shí)用新型一優(yōu)選實(shí)施例，串行數(shù)據(jù)發(fā)送電路進(jìn)一步包括發(fā)送控制器，所述 發(fā)送控制器在接收到發(fā)送請求后向所述地址計數(shù)器發(fā)送復(fù)位清零信號以對所述計數(shù)值進(jìn) 行清零，并向所述移位寄存器發(fā)送裝載信號以裝入所述待發(fā)數(shù)據(jù)。根據(jù)本實(shí)用新型一優(yōu)選實(shí)施例，移位寄存器在所述使能信號為第一電平時對所述 待發(fā)數(shù)據(jù)進(jìn)行移位及發(fā)送，并在所述使能信號為第二電平時不進(jìn)行移位及發(fā)送。根據(jù)本實(shí)用新型一優(yōu)選實(shí)施例，密鑰存儲器以所述計數(shù)值為地址讀取所述密鑰數(shù) 據(jù)并直接作為所述使能信號。本實(shí)用新型提供了一種串行數(shù)據(jù)接收電路，該行數(shù)據(jù)接收電路包括地址計數(shù)器， 用于輸出一計數(shù)值；密鑰存儲器，用于存儲密鑰數(shù)據(jù)，并以所述計數(shù)值為地址讀取所述密鑰 數(shù)據(jù)來產(chǎn)生使能信號；移位寄存器，根據(jù)所述使能信號進(jìn)行移位并接收傳輸數(shù)據(jù)。根據(jù)本實(shí)用新型一優(yōu)選實(shí)施例，串行數(shù)據(jù)接收電路進(jìn)一步包括晶振電路，所述晶 振電路為所述地址計數(shù)器、所述密鑰存儲器以及所述移位寄存器提供工作所需的時鐘信 號。根據(jù)本實(shí)用新型一優(yōu)選實(shí)施例，串行數(shù)據(jù)接收電路進(jìn)一步包括起始位檢測電路，用于檢測所述傳輸數(shù)據(jù)的起始位，并在檢測到所述起始位時發(fā)出觸發(fā)信號；接收控制器，在接收到所述觸發(fā)信號后向所述地址計數(shù)器發(fā)送復(fù)位清零信號以對所述計數(shù)值進(jìn)行清零，并 對所述使能信號進(jìn)行計數(shù)，且在所述使能信號的計數(shù)到預(yù)定個數(shù)時，發(fā)出取數(shù)脈沖；接收鎖 存器，在接收所述取數(shù)脈沖后讀取所述移位寄存器所存儲的傳輸數(shù)據(jù)。根據(jù)本實(shí)用新型一優(yōu)選實(shí)施例，移位寄存器在所述使能信號為第一電平時進(jìn)行移位并接收所述傳輸數(shù)據(jù)，在所述使能信號為第二電平時不進(jìn)行移位并忽略所述傳輸數(shù)據(jù)。根據(jù)本實(shí)用新型一優(yōu)選實(shí)施例，密鑰存儲器以所述計數(shù)值為地址讀取所述密鑰數(shù)據(jù)并直接作為所述使能信號。通過上述結(jié)構(gòu)，本實(shí)用新型提供了一種具有加密功能的串行數(shù)據(jù)收發(fā)電路，由于本實(shí)用新型是在通用串行通信技術(shù)的基礎(chǔ)上進(jìn)行改進(jìn)，因此本實(shí)用新型具有常規(guī)串行通信 技術(shù)的優(yōu)點(diǎn)，如占用布線資源少，傳輸距離遠(yuǎn)，另外，本實(shí)用新型還可以在FPGA(可編程邏 輯器件)上實(shí)現(xiàn)，因此對用戶而言簡單而靈活，并且，由于用戶可更改密鑰存儲器中所存儲 的密鑰，因此更具有加密算法多樣化的優(yōu)點(diǎn)。

圖1是本實(shí)用新型的串行數(shù)據(jù)加密系統(tǒng)的示意圖。圖2是本實(shí)用新型的串行數(shù)據(jù)發(fā)送電路的電路結(jié)構(gòu)圖。圖3是本實(shí)用新型的串行數(shù)據(jù)接收電路的電路結(jié)構(gòu)圖。圖4是本實(shí)用新型的加密及解密過程的示意圖。
具體實(shí)施方式有關(guān)本實(shí)用新型的特征及技術(shù)內(nèi)容，請參考以下的詳細(xì)說明與附圖，附圖僅提供 參考與說明，并非用來對本實(shí)用新型加以限制。圖1所示出的是本實(shí)用新型的串行數(shù)據(jù)加密系統(tǒng)的示意圖。如圖1所示，本實(shí)用 新型的串行數(shù)據(jù)加密系統(tǒng)由串行數(shù)據(jù)發(fā)送電路101和串行數(shù)據(jù)接收電路102兩大功能電路 組成。其中，串行數(shù)據(jù)發(fā)送電路101的TXD端與串行數(shù)據(jù)接收電路102的RXD端連接，以傳 輸經(jīng)安全加密的串行數(shù)據(jù)。串行數(shù)據(jù)發(fā)送電路101與串行數(shù)據(jù)接收電路102的連接方式可 采用有線或無線方式。圖2所示出的是本實(shí)用新型的串行數(shù)據(jù)發(fā)送電路101的電路結(jié)構(gòu)圖。如圖2所示， 串行數(shù)據(jù)發(fā)送電路101由地址計數(shù)器201、密鑰存儲器202，移位寄存器203、晶振電路204 以及發(fā)送控制電路205組成。其中，密鑰存儲器202的數(shù)據(jù)位寬是1位，其深度與加密算法 的復(fù)雜程度有關(guān)，一般為32、64、128或256等，其具有多種實(shí)施方式，可優(yōu)選為只讀存儲器 ROM。移位寄存器203優(yōu)選采用并轉(zhuǎn)串移位寄存器。于下文將詳細(xì)描述串行數(shù)據(jù)發(fā)送電路 101的工作原理。在串行數(shù)據(jù)發(fā)送電路101中，晶振電路204產(chǎn)生時鐘信號CLK，時鐘信號CLK輸入 地址計數(shù)器201、密鑰存儲器202、移位寄存器203的時鐘輸入端，可使以上三者同步工作。 在發(fā)送控制電路205接收到其它電路(未繪示)向其發(fā)送的請求信號時，發(fā)送控制電路205 對地址計數(shù)器201發(fā)出復(fù)位清零信號RESET，使得地址計數(shù)器201的起始計數(shù)值為0，同時 發(fā)送控制電路205還向移位寄存器203發(fā)出裝載信號LOAD，使得移位寄存器203裝入待發(fā)數(shù)據(jù)206。地址計數(shù)器201輸出其計數(shù)值作為密鑰存儲器202的地址信號，其初始值計數(shù)值 是0，并且在時鐘信號CLK控制下不斷自加，而密鑰存儲器202同樣在時鐘信號CLK控制下， 以地址計數(shù)器201的計數(shù)值作為地址，依次遍歷到所對應(yīng)的內(nèi)存段，并找到該內(nèi)存段所存 儲的密鑰，在時鐘信號CLK控制下依序輸出該密鑰至移位寄存器203作為移位寄存器203 的使能信號EN。在其他實(shí)施例中，地址計數(shù)器201可以其他方式輸出計數(shù)值，并可對讀取的 密鑰進(jìn)行適當(dāng)變換后作為使能信號EN輸出到移位寄存器203。由于時鐘信號CLK和使能信號EN輸入至移位寄存器203，因此在時鐘信號CLK的 控制下，當(dāng)使能信號EN為高電平(即，有效電平)時，移位寄存器203移位一次，進(jìn)而發(fā)送 移位寄存器203內(nèi)存儲的待發(fā)數(shù)據(jù)206。當(dāng)使能信號EN為低電平時，移位寄存器203不移 位，移位寄存器203的移位輸出保持原有電平狀態(tài)，并在傳輸線路中保持剛發(fā)送的電平值。因此，通過在密鑰存儲器202中存儲一些雜亂無序的數(shù)據(jù)，即無規(guī)律的0/1位元 值，從而可產(chǎn)生一個脈沖寬度是“雜亂無序”的使能信號EN，透過這些使能信號EN來控制移 位寄存器203的移位動作，可使得移位寄存器203輸出的數(shù)據(jù)TXD的脈沖寬度變得“雜亂無 序”，從而起到加密作用。應(yīng)該注意的是，在無數(shù)據(jù)發(fā)送時或在數(shù)據(jù)發(fā)送完成后的空閑狀態(tài) 中，在傳輸線路中保持 數(shù)據(jù)信號為高電平。另外，在有效數(shù)據(jù)發(fā)送前，移位寄存器203會在 有效數(shù)據(jù)前加上一位元值為0的起始電平作為起始位，并且，移位寄存器203會在有效數(shù)據(jù) 尾部加上一位元值為1的終止電平作為終止位。圖3所示出的是本實(shí)用新型的串行數(shù)據(jù)接收電路102的電路結(jié)構(gòu)圖。如圖3所 示，串行數(shù)據(jù)接收電路102包括地址計數(shù)器301、密鑰存儲器302、移位寄存器303、晶振電路 304、起始位檢測電路305、接收控制電路306以及接收鎖存器307。值得注意的是，晶振電 路304、地址計數(shù)器301和密鑰存儲器302的工作過程與前述的串行數(shù)據(jù)發(fā)送電路101中的 相應(yīng)電路相同，目的是產(chǎn)生一個雜亂無序的使能信號EN，另外，由于密鑰存儲器302中所存 儲的數(shù)據(jù)與串行數(shù)據(jù)發(fā)送模塊101中所存儲的密鑰數(shù)據(jù)是一樣的，因此二者產(chǎn)生的使能信 號EN也是相同的。于下文將詳細(xì)描述串行數(shù)據(jù)接收電路102的工作原理。在串行數(shù)據(jù)接收電路102中，晶振電路304產(chǎn)生時鐘信號CLK，時鐘信號CLK輸入 地址計數(shù)器301、密鑰存儲器302、移位寄存器303的時鐘輸入端，可使以上三者同步工作。 串行數(shù)據(jù)發(fā)送電路101輸出的TXD信號，經(jīng)傳輸線路接入串行數(shù)據(jù)接收電路102，并在串行 數(shù)據(jù)接收電路102中稱為RXD信號，于本文中可將RXD信號和TXD信號統(tǒng)稱為傳輸信號或 傳輸數(shù)據(jù)。如前所述，在空閑狀態(tài)時，RXD信號保持高電平，當(dāng)有數(shù)據(jù)傳輸時，按約定，傳輸數(shù) 據(jù)的第1位總是低電平，稱為起始位，起始位后才是有效數(shù)據(jù)。起始位檢測電路305檢測到 起始位后，就可發(fā)送一觸發(fā)信號來觸發(fā)接收控制電路306，接收控制電路306經(jīng)觸發(fā)后可產(chǎn) 生復(fù)位清零信號至地址計數(shù)器301，對地址計數(shù)器301的計數(shù)值進(jìn)行清零，地址計數(shù)器301 輸出其計數(shù)值作為密鑰存儲器302的地址信號，其初始值計數(shù)值是0，并且在時鐘信號CLK 控制下不斷自加，或以其他方式進(jìn)行變化。密鑰存儲器302在時鐘信號CLK控制下，以地址計數(shù)器301的計數(shù)值作為地址，并 按照該地址依次遍歷到對應(yīng)的內(nèi)存段，找到該內(nèi)存段所存儲的密鑰，并依序輸出該密鑰至 移位寄存器303，該密鑰作為移位寄存器303的使能信號EN，由于密鑰存儲器302與前述的 密鑰存儲器202所存儲的密鑰數(shù)據(jù)是一樣的，因此二者所產(chǎn)生的使能信號EN也相同。在時鐘信號CLK的控制下，當(dāng)使能信號EN為高電平時，移位寄存器303移位，進(jìn)而接收傳輸數(shù)據(jù) 中的對應(yīng)位元。反之，當(dāng)使能信號EN為低電平時，移位寄存器303停止移位，并且忽略傳輸 數(shù)據(jù)中的對應(yīng)位元。另外，在產(chǎn)生復(fù)位清零信號至地址計數(shù)器301的同時，接收控制電路306對有效的 使能信號EN進(jìn)行計數(shù)，當(dāng)有效的使能信號EN計數(shù)到約定的個數(shù)N時(N為整數(shù)，其中N為 發(fā)送數(shù)據(jù)位寬)，接收控制電路306產(chǎn)生取數(shù)脈沖至接收鎖存器307，并且接收鎖存器307 可讀取移位寄存器303中存儲的接收數(shù)據(jù)，因此，這時接收鎖存器307所獲得的數(shù)據(jù)即為經(jīng) 解密后的目標(biāo)數(shù)據(jù)。以下實(shí)施例將參照圖4對本實(shí)用新型的串行數(shù)據(jù)收發(fā)電路的加密和解密過程作 出詳細(xì)描述。假定要待發(fā)數(shù)據(jù)為1010，即待發(fā)數(shù)據(jù)位寬N = 4，如圖4所示，為了簡化說 明，取用數(shù)據(jù)深度是16位的密鑰，因此假設(shè)串行數(shù)據(jù)發(fā)送模塊101中的密鑰存儲器202存 儲的密鑰是0010001010000010 (16位)，從而使得串行數(shù)據(jù)發(fā)送模塊101中的移位寄存器 203從密鑰存儲器202獲得的使能信號EN為0010001010000010，同樣地，串行數(shù)據(jù)接收模 塊102中的密鑰存儲器302存儲的密鑰是0010001010000010 (16位，與密鑰存儲器202中 所存儲的數(shù)據(jù)相同)，因此串行數(shù)據(jù)接收模塊102中的移位寄存器303從密鑰寄存器302 所獲得的使能信號EN為0010001010000010。由以上關(guān)于串行數(shù)據(jù)發(fā)送模塊101的分析 可知，在收到外界電路的請求信號后，發(fā)送控制電路205向移位寄存器203發(fā)出裝載信號 LOAD,使得移位寄存器203裝入待發(fā)數(shù)據(jù)1010，在密鑰存儲器202產(chǎn)生的使能信號EN是 0010001010000010的前提下，可將裝入移位寄存器203中的待發(fā)數(shù)據(jù)1010加密為傳輸信號 0011110011111100。另外，移位寄存器203會在該傳輸信號前加上一低電平的起始位，并且 會在該傳輸信號后加上一高電平的終止位，使其變?yōu)?00111100111111001。此具有起始位的傳輸數(shù)據(jù)000111100111111001會傳輸?shù)酱袛?shù)據(jù)接收電路102 的RXD端，成為串行數(shù)據(jù)接收電路102的RXD信號，當(dāng)串行數(shù)據(jù)接收電路102的起始位檢測 電路305檢測到該信號中的起始位時，就可觸發(fā)接收控制電路306，接收控制電路306經(jīng)觸 發(fā)后可產(chǎn)生復(fù)位清零信號至地址計數(shù)器301，對地址計數(shù)器301清零，地址計數(shù)器301輸出 其計數(shù)值作為密鑰存儲器302的地址信號，其初始值計數(shù)值是0，并且在時鐘信號CLK控制 下不斷自加，而密鑰存儲器302同樣在時鐘信號CLK控制下，以地址計數(shù)器301的計數(shù)值作 為地址，并按照該不斷增加的地址遍歷對應(yīng)的內(nèi)存段，找到該內(nèi)存段所存儲的密鑰，并依序 輸出該密鑰至移位寄存器203。其中，由于在串行數(shù)據(jù)接收電路102中的密鑰存儲器所存儲 的密鑰是0010001010000010，其與在串行數(shù)據(jù)發(fā)送電路101中的密鑰存儲器202所存儲的 密鑰相同，并且該密鑰作為移位寄存器203的使能信號EN0010001010000010，當(dāng)使能信號 EN為高電平時，移位寄存器203移位并接傳輸數(shù)據(jù)的對應(yīng)位元。反之，當(dāng)使能信號EN為低 電平時，移位寄存器203停止移位，并且忽略傳輸數(shù)據(jù)的對應(yīng)位元，因此，可以利用有效的 使能信號EN作為有效取樣脈沖對傳輸數(shù)據(jù)進(jìn)行取樣，以獲取目標(biāo)數(shù)據(jù)。另外，在產(chǎn)生復(fù)位清零信號至地址計數(shù)器301的同時，接收控制電路306對密鑰存 儲器302產(chǎn)生的使能信號EN 0010001010000010中的有效的使能信號EN(即位元值為1的 使能信號EN)進(jìn)行計數(shù)，當(dāng)計數(shù)到有效的使能信號EN出現(xiàn)的次數(shù)為N = 4時，接收控制電 路306發(fā)出鎖存脈沖給接收鎖存器307，以將移位寄存器303所獲得的4(N = 4)位目標(biāo)數(shù) 據(jù)存入接收鎖存器307，該目標(biāo)數(shù)據(jù)為1010，從而完成解密接收過程。[0034] 本實(shí)用新型提供了一種具有加密功能的串行數(shù)據(jù)收發(fā)電路，由于本實(shí)用新型是在 通用串行通信技術(shù)的基礎(chǔ)上進(jìn)行改進(jìn)，因此本實(shí)用新型具有常規(guī)串行通信技術(shù)的優(yōu)點(diǎn)如占 用布線資源少，傳輸距離遠(yuǎn)，另外，本實(shí)用 新型還可以在FPGA (可編程邏輯器件)上實(shí)現(xiàn)，因 此對用戶而言簡單而靈活，并且，由于用戶可更改密鑰存儲器中所存儲的密鑰，因此更具有 加密算法多樣化的優(yōu)點(diǎn)。
權(quán)利要求一種串行數(shù)據(jù)發(fā)送電路，其特征在于，所述串行數(shù)據(jù)發(fā)送電路包括地址計數(shù)器，用于輸出一計數(shù)值；密鑰存儲器，用于存儲密鑰數(shù)據(jù)，并以所述計數(shù)值為地址讀取所述密鑰數(shù)據(jù)來產(chǎn)生使能信號；移位寄存器，用于裝入待發(fā)數(shù)據(jù)，并根據(jù)所述使能信號對所述待發(fā)數(shù)據(jù)進(jìn)行移位及發(fā)送。
2.根據(jù)權(quán)利要求1所述的串行數(shù)據(jù)發(fā)送電路，其特征在于，所述串行數(shù)據(jù)發(fā)送電路進(jìn) 一步包括晶振電路，所述晶振電路為所述地址計數(shù)器、所述密鑰存儲器以及所述移位寄存 器提供工作所需的時鐘信號。
3.根據(jù)權(quán)利要求1所述的串行數(shù)據(jù)發(fā)送電路，其特征在于，所述串行數(shù)據(jù)發(fā)送電路進(jìn) 一步包括發(fā)送控制器，所述發(fā)送控制器在接收到發(fā)送請求后向所述地址計數(shù)器發(fā)送復(fù)位清 零信號以對所述計數(shù)值進(jìn)行清零，并向所述移位寄存器發(fā)送裝載信號以裝入所述待發(fā)數(shù) 據(jù)。
4.根據(jù)權(quán)利要求1所述的串行數(shù)據(jù)發(fā)送電路，其特征在于，所述移位寄存器在所述使 能信號為第一電平時對所述待發(fā)數(shù)據(jù)進(jìn)行移位及發(fā)送，并在所述使能信號為第二電平時不 進(jìn)行移位及發(fā)送。
5.根據(jù)權(quán)利要求1所述的串行數(shù)據(jù)發(fā)送電路，其特征在于，所述密鑰存儲器以所述計 數(shù)值為地址讀取所述密鑰數(shù)據(jù)并直接作為所述使能信號。
6.一種串行數(shù)據(jù)接收電路，其特征在于，所述串行數(shù)據(jù)接收電路包括地址計數(shù)器，用于輸出一計數(shù)值；密鑰存儲器，用于存儲密鑰數(shù)據(jù)，并以所述計數(shù)值為地址讀取所述密鑰數(shù)據(jù)來產(chǎn)生使 能信號；移位寄存器，根據(jù)所述使能信號進(jìn)行移位并接收傳輸數(shù)據(jù)。
7.根據(jù)權(quán)利要求6所述的串行數(shù)據(jù)接收電路，其特征在于，所述串行數(shù)據(jù)接收電路進(jìn) 一步包括晶振電路，所述晶振電路為所述地址計數(shù)器、所述密鑰存儲器以及所述移位寄存 器提供工作所需的時鐘信號。
8.根據(jù)權(quán)利要求6所述的串行數(shù)據(jù)接收電路，其特征在于，所述串行數(shù)據(jù)接收電路進(jìn) 一步包括起始位檢測電路，用于檢測所述傳輸數(shù)據(jù)的起始位，并在檢測到所述起始位時發(fā)出觸 發(fā)信號；接收控制器，在接收到所述觸發(fā)信號后向所述地址計數(shù)器發(fā)送復(fù)位清零信號以對所述 計數(shù)值進(jìn)行清零，并對所述使能信號進(jìn)行計數(shù)，且在所述使能信號的計數(shù)到預(yù)定個數(shù)時，發(fā) 出取數(shù)脈沖；接收鎖存器，在接收所述取數(shù)脈沖后讀取所述移位寄存器所存儲的所述傳輸數(shù)據(jù)。
9.根據(jù)權(quán)利要求6所述的串行數(shù)據(jù)接收電路，其特征在于，所述移位寄存器在所述使 能信號為第一電平時進(jìn)行移位并接收所述傳輸數(shù)據(jù)，在所述使能信號為第二電平時不進(jìn)行 移位并忽略所述傳輸數(shù)據(jù)。
10.根據(jù)權(quán)利要求6所述的串行數(shù)據(jù)接收電路，其特征在于，所述密鑰存儲器以所述計 數(shù)值為地址讀取所述密鑰數(shù)據(jù)并直接作為所述使能信號。
專利摘要本實(shí)用新型提供了一種串行數(shù)據(jù)發(fā)送電路及串行數(shù)據(jù)接收電路。該串行數(shù)據(jù)發(fā)送電路包括地址計數(shù)器，用于輸出一計數(shù)值；密鑰存儲器，用于存儲密鑰數(shù)據(jù)，并以計數(shù)值為地址讀取密鑰數(shù)據(jù)來產(chǎn)生使能信號；移位寄存器，用于裝入待發(fā)數(shù)據(jù)，并根據(jù)使能信號對待發(fā)數(shù)據(jù)進(jìn)行移位及發(fā)送。本實(shí)用新型通過上述結(jié)構(gòu)，可實(shí)現(xiàn)串行數(shù)據(jù)的加密，并且結(jié)構(gòu)簡單而靈活。
文檔編號G06F13/38GK201562272SQ20092026040
公開日2010年8月25日 申請日期2009年11月13日 優(yōu)先權(quán)日2009年11月13日
發(fā)明者梁寧 申請人:康佳集團(tuán)股份有限公司