專利名稱：一種實時時鐘系統(tǒng)及應用該系統(tǒng)的主板、計算機的制作方法
技術領域：
本實用新型涉及一種實時時鐘系統(tǒng)，尤其涉及一種用于計算機的實時時鐘系統(tǒng)及應用該系統(tǒng)的主板和計算機。
背景技術：
現(xiàn)階段所用的計算機系統(tǒng)都是通過基本輸入輸出系統(tǒng)(BIOS，Basic InputOutput System)引導進入外部存儲設備中的操作系統(tǒng)進行工作。在計算機中，利用互補金屬氧化物半導體(CMOS，Complementary MetalOxide Semiconductor)記錄時間、日期等參數(shù)和設備初始化信息、用戶設定信息等BIOS設置數(shù) 據(jù)。計算機中的實時時鐘(RTC，Real Time Clock)模塊為計算機提供系統(tǒng)時鐘及CMOS數(shù) 據(jù)存儲空間，其外部電路包括電源供電電路、復位電路、晶振電路，其內(nèi)部包括時鐘產(chǎn)生模 塊、CMOS數(shù)據(jù)存儲模塊。當RTC模塊電源掉電時，記錄在CMOS數(shù)據(jù)存儲模塊的BIOS設置數(shù)據(jù)將丟失。這 些設置數(shù)據(jù)維系著整個計算機系統(tǒng)的基本設定，一旦丟失，系統(tǒng)將無法正常工作。使用者必 須在下一次計算機開機后自行進入BIOS的設定畫面逐項設置，才能恢復計算機系統(tǒng)的用 戶初始設定值。目前計算機主板的RTC模塊普遍采用電池供電方式，其內(nèi)部時間由晶振電路產(chǎn) 生。由于環(huán)境影響、操作不當?shù)纫蛩貢е翪MOS掉電，致使RTC內(nèi)部的時間信息、CMOS存 儲的數(shù)據(jù)丟失，從而影響計算機的正常使用。在RTC模塊中，CMOS時間由晶振產(chǎn)生，由于晶 振的物理特性，使之存在時間誤差，并且誤差會不斷累加，這對于需要精確時間的情況而言 將無法滿足。同時，在RTC模塊中，因為是電池供電方式，當電池沒電時使用者需拆開計算 機更換電池，很不方便。

實用新型內(nèi)容本實用新型為解決上述提到的問題，提供了一種實時時鐘系統(tǒng)及應用該系統(tǒng)的主 板、計算機，其采用的技術方案如下所述。一種實時時鐘系統(tǒng)，包括CMOS，還包括分別與CMOS相連接的電波接收裝置以及備 份CMOS數(shù)據(jù)的裝置。其中，所述的電波接收裝置是可接收授時中心所發(fā)送的標準時鐘信號并能將該時 鐘信號解調(diào)傳送到CMOS的裝置。其中，所述備份CMOS數(shù)據(jù)的裝置是非易失性快閃存儲器。其中，所述的電波接收裝置設置于計算機的主板上并通過總線與CMOS相連。其中，所述的備份CMOS數(shù)據(jù)的裝置設置于計算機的主板上并通過總線與CMOS相 連。其中，所述的電波接收裝置為一片單芯片集成電路。本實用新型的另一目的是提供應用該實時時鐘系統(tǒng)的主板和計算機。[0014]本實用新型提供一種實時時鐘系統(tǒng)，該系統(tǒng)包含CMOS，以及分別與CMOS相連接的 可接收標準時鐘信號的電波接收裝置和備份CMOS數(shù)據(jù)的裝置。該電波接收裝置連接CMOS 并在每次開機時校準CMOS的時鐘。本實用新型還提供應用該實時時鐘系統(tǒng)的主板和計算 機。使用本實用新型克服了現(xiàn)有的RTC模塊由于掉電導致CMOS存儲的數(shù)據(jù)丟失或者采用 晶振導致時鐘不準確的缺陷。

圖1是本實用新型實施例中的實時時鐘系統(tǒng)的示意圖。圖2是本實用新型實施例中備份CMOS 3內(nèi)數(shù)據(jù)的工作流程圖。主要符號含義1、電波接收裝置2、Flash Rom3、CMOS
具體實施方式
現(xiàn)依據(jù)附圖并結合具體實施方式
，對本實用新型做進一步的描述。實施例參見圖1所示，本實用新型的一個較佳的實施例提供一種用于計算機的實時時鐘 系統(tǒng)，該系統(tǒng)至少包括電波接收裝置1以及Flash Rom 2 (閃存2)，所述的電波接收裝置1 以及Flash Rom 2均設置于計算機的主板上，其中電波接收裝置1是可接收授時中心所發(fā) 送的標準時間信號并能將該信號解調(diào)傳送到CMOS 3的裝置，優(yōu)選的，該電波接收裝置1以 一片單芯片的形式實現(xiàn)上述的功能。電波接收裝置的工作原理是由標準時鐘授時中心將標準時鐘信號進行編碼，利 用低頻(比如20KHz-80KHz)載波方式將標準時鐘信號以無線電長波發(fā)射出去。電波接收裝 置1通過內(nèi)置微型無線電天線接收該低頻信號，解調(diào)后輸出時鐘信號。通過這樣一個過程， 使得所有接收該標準時鐘信號的裝置都與標準時鐘授時中心的標準時鐘保持高度同步。Flash Rom 2是一塊不依賴電力的非易失性存儲器，它通過數(shù)據(jù)總線與CMOS 3相 連接，其功能是備份存儲于CMOS 3內(nèi)的數(shù)據(jù)。在Flash Rom 2中備份CMOS 3內(nèi)數(shù)據(jù)的工 作流程參見圖2所示，計算機開啟后，BIOS程序執(zhí)行自我檢測1的動作，然后判斷CMOS 3數(shù) 據(jù)是否錯誤，如果否，則轉(zhuǎn)到開機自我檢測2模塊；如果是，則進一步判斷錯誤狀態(tài)位。根據(jù) 錯誤狀態(tài)位的判斷分別執(zhí)行將保存在Flash Rom 2中的數(shù)據(jù)載入CMOS 3或載入BIOS預設 定值，然后執(zhí)行開機自我檢測2模塊。開機自我檢查2模塊判斷是否修改CMOS 3中數(shù)據(jù)， 如果否，則將當前CMOS 3的數(shù)據(jù)回存到Flash Rom 2中；如果是，則修改CMOS 3的設定值 并將修改后的值回存到Flash Rom 2中，最后繼續(xù)執(zhí)行開機程序。特別的，本實施例一改以往的CM0S3供電方式，將原先電池供電方式改為由主板 的電源模塊直接供電。雖然這樣會造成計算機主機板電源關閉后，因沒有后備電源給CMOS 3供電而導致原存放在CMOS 3中的BIOS設定數(shù)據(jù)丟失及RTC內(nèi)部時鐘停止工作。但在第 二次開機時利用前述的Flash Rom 2所備份的CMOS 3數(shù)據(jù)，在第二次開機時將備份數(shù)據(jù)重 新載入到CMOS 3中，并通過電波接收裝置1，在第二次開機時讀取標準時鐘授時中心發(fā)出 的標準時鐘信號以校準。CMOS 3采用主板電源直接供電的方式，避免了長期電池供電需要更換電池的問題。本實施例中的實時時鐘系統(tǒng)的工作流程是通過電波接收裝置1將標準時鐘授時 中心發(fā)出的標準時鐘信號接收并通過其內(nèi)部的芯片解調(diào)，然后再輸出時鐘信號，時鐘信號 可通過數(shù)據(jù)總線傳送到CMOS 3。計算機開機時，BIOS程序執(zhí)行自我檢測時可通過數(shù)據(jù)總線 將時鐘信號讀入并寫入到CMOS 3中。同時在計算機操作系統(tǒng)環(huán)境中的用戶應用程序同樣 可以通過數(shù)據(jù)總線讀取電波接收裝置1的時鐘信號，以保證計算機的時鐘高度精確。以上所述，僅為本實用新型的較佳實施例而已，當不能以此限定本實用新型所實 施的范圍。即凡依本實用新型權利要求書所作的均等變化與修飾，都應仍屬于本實用新型 專利保護范圍內(nèi)。
權利要求一種實時時鐘系統(tǒng)，包括CMOS，其特征在于，還包括分別與CMOS相連接的電波接收裝置以及備份CMOS數(shù)據(jù)的裝置。
2.如權利要求1所述的實時時鐘系統(tǒng)，其特征在于，所述的電波接收裝置是可接收授 時中心所發(fā)送的標準時鐘信號并能將該時鐘信號解調(diào)傳送到CMOS的裝置。
3.如權利要求1所述的實時時鐘系統(tǒng)，其特征在于，所述備份CMOS數(shù)據(jù)的裝置是非易 失性快閃存儲器。
4.如權利要求1所述的實時時鐘系統(tǒng)，其特征在于，所述的電波接收裝置設置于計算 機的主板上并通過總線與CMOS相連。
5.如權利要求1所述的實時時鐘系統(tǒng)，其特征在于，所述的備份CMOS數(shù)據(jù)的裝置設置 于計算機的主板上并通過總線與CMOS相連。
6.如權利要求4所述的實時時鐘系統(tǒng)，其特征在于，所述的電波接收裝置為一片單芯 片集成電路。
7.—種主板，其特征在于，所述主板包括權利要求1-6任一項所述的實時時鐘系統(tǒng)。
8.一種計算機，其特征在于，所述計算機包括權利要求7所述的主板。
專利摘要本實用新型提供一種實時時鐘系統(tǒng)，該系統(tǒng)包含CMOS，以及分別與CMOS相連接的可接收標準時鐘信號的電波接收裝置以及備份CMOS數(shù)據(jù)的裝置。該電波接收裝置連接CMOS并在每次開機時校準CMOS的時鐘。本實用新型還提供應用該實時時鐘系統(tǒng)的主板和計算機。使用本實用新型克服了現(xiàn)有的RTC模塊由于掉電導致CMOS存儲的數(shù)據(jù)丟失或者采用晶振導致時鐘不準確的缺陷。
文檔編號G06F1/14GK201589993SQ20092021270
公開日2010年9月22日 申請日期2009年12月8日 優(yōu)先權日2009年12月8日
發(fā)明者鄒永平 申請人:上海研祥智能科技有限公司