專利名稱：Spi外設(shè)訪問裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及一種SPI外設(shè)訪問裝置及方法。

背景技術(shù)：
SPI (Serial Peripheral Interface，串行外圍設(shè)備接口)是由 Motorola 公司開發(fā)，用
來在微控制器和外圍設(shè)備芯片之間提供一個低成本、易使用的接口(SPI有時候也被稱為 4線接口，包括片選線、時鐘線、數(shù)據(jù)輸出線及數(shù)據(jù)輸入線)。這種接口可以用來連接存 儲器(存儲數(shù)據(jù))、A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器、實時時鐘日歷、LCD驅(qū)動器、傳感器、 音頻芯片，甚至其他處理器。支持SPI的元件很多，并且還一直在增加。與標準的串行接口不同，SPI是一個同步協(xié)議接口，所有的傳輸都參照一個共同 的時鐘，這個同步時鐘信號由主控處理器產(chǎn)生?？赡軙性S多芯片連到主控處理器的同 一個SPI接口上，這時主控處理器通過觸發(fā)從SPI外設(shè)的片選輸入引腳來選擇需要進行讀 寫操作的SPI外設(shè)，沒有被選中的SPI外設(shè)將不會參與SPI傳輸。然而當(dāng)一個主控處理器上掛接的SPI外設(shè)越來越多的時候，就會出現(xiàn)以下問 題(1)增加一個SPI外設(shè)，就需要多占用主控處理器的一個輸入輸出端口來提供增 加的SPI外設(shè)的片選信號；然而在任何電子系統(tǒng)中，主控處理器的輸入輸出端口資源是 很寶貴且有限的。(2)不是所有的SPI外設(shè)的時鐘相位都一樣，例如有的是在時鐘信號的上升沿進 行數(shù)據(jù)采樣，有的是在時鐘信號的下降沿進行數(shù)據(jù)采樣。這樣一來，主控處理器在對某 一個SPI外設(shè)進行讀寫操作的時候還要使其時鐘相位與要操作的SPI外設(shè)時鐘相位匹配。 不便于快速添加不同時鐘相位的SPI外設(shè)到電子系統(tǒng)中。(3)不是所有的SPI外設(shè)的時鐘頻率都一樣，例如有的SPI外設(shè)要求的時鐘頻率 是8.192MHz，有的SPI外設(shè)要求的時鐘頻率是1.024MHz，在主控處理器訪問某一個SPI 外設(shè)時也需要產(chǎn)生與要操作的SPI外設(shè)的時鐘頻率相同的時鐘信號，占用主控處理器的資 源。例如當(dāng)一個主控處理器要循環(huán)采集多個不同時鐘頻率的SPI外設(shè)的輸出數(shù)據(jù)的時候， 主控處理器要循環(huán)控制產(chǎn)生對應(yīng)的SPI外設(shè)的時鐘頻率的時鐘信號。(4)不是所有的SPI外設(shè)的時鐘極性都一樣，例如有的SPI外設(shè)的時鐘極性是高 電平，有的SPI外設(shè)要求的時鐘極性是低電平，主控處理器在訪問不同時鐘極性的SPI外 設(shè)需要采用不同極性的時鐘信號。

發(fā)明內(nèi)容
鑒于以上內(nèi)容有必要提供一種SPI外設(shè)訪問裝置，該SPI外設(shè)訪問裝置與一主控 處理器相連接。該SPI外設(shè)訪問裝置包括SPI通信接口，用于連接一個或多個SPI外 設(shè)，使SPI外設(shè)訪問裝置與上述一個或多個SPI外設(shè)之間建立符合SPI通信協(xié)議的電氣連 接；操作字寄存器，用于設(shè)定要操作的SPI外設(shè)和操作類型，所述操作類型包括是指讀/寫操作；控制字寄存器，用于設(shè)定要操作的SPI外設(shè)的時鐘頻率、時鐘相位及時鐘極 性；時鐘生成單元，用于根據(jù)控制字寄存器中設(shè)定的時鐘頻率、時鐘相位及時鐘極性產(chǎn) 生相應(yīng)的時鐘信號；及邏輯控制單元，用于控制SPI通信接口按照上述產(chǎn)生的時鐘信號 對要操作的SPI外設(shè)進行讀寫操作。 鑒于以上內(nèi)容還有必要提供一種SPI外設(shè)訪問方法，該方法包括(a)提供一個 SPI外設(shè)訪問裝置，該SPI外設(shè)訪問裝置通過SPI通信接口連接一個或多個SPI外設(shè)，并 通過主控通信接口與一主控處理器相連接；(b)設(shè)定要操作的SPI外設(shè)和操作類型，所述 操作類型是指讀/寫操作；(C)設(shè)定上述要操作的SPI外設(shè)的時鐘頻率、時鐘相位及時鐘 極性；(d)根據(jù)上述設(shè)定的時鐘步驟、時鐘相位及時鐘極性產(chǎn)生相應(yīng)的時鐘信號；(e)按 照上述產(chǎn)生的相應(yīng)的時鐘信號對要操作的SPI外設(shè)進行讀/寫操作。
通過本發(fā)明提供的SPI外設(shè)訪問裝置及其實現(xiàn)方法，有效地減少了主控處理器在 掛接多個SPI外設(shè)需要的信號端口的數(shù)量，同時能靈活地增加或減少SPI外設(shè)的數(shù)量。


圖1是本發(fā)明SPI外設(shè)訪問裝置的應(yīng)用環(huán)境的示意圖。圖2是本發(fā)明SPI外設(shè)訪問裝置較佳實施例的系統(tǒng)架構(gòu)圖。圖3是是圖2中的主控通信接口 20和SPI通信接口的詳細的硬件接口電路圖。圖4是本發(fā)明SPI外設(shè)訪問裝置的實現(xiàn)方法的較佳實施例的流程圖。圖5是步驟S408中對要操作的SPI外設(shè)進行讀操作的細化流程圖。圖6是步驟S408中對要操作的SPI外設(shè)進行寫操作的細化流程圖。
具體實施例方式如圖1所示，是本發(fā)明SPI外設(shè)訪問裝置的應(yīng)用環(huán)境的示意圖。所述SPI外設(shè) 訪問裝置2是連接多個SPI外設(shè)與主控處理器1的橋梁。主控處理器1通過對該SPI外 設(shè)訪問裝置對多個SPI外設(shè)進行讀寫操作。所述多個SPI外設(shè)在圖1中只畫出了三個SPI 外設(shè)(包括第一個SPI外設(shè)3、第二個SPI外設(shè)4及第N個SPI外設(shè)5)作為示意。如圖2所示，是本發(fā)明SPI外設(shè)訪問裝置的系統(tǒng)架構(gòu)圖。該裝置包括主控通信 接口 20、操作字寄存器21、數(shù)據(jù)寄存器22、狀態(tài)字寄存器23、控制字寄存器24、邏輯控 制單元25、SPI通信接口 26及時鐘生成單元27。在本較佳實施例中，所述SPI外設(shè)訪問 裝置2是通過一塊FPGA (Field-Programmable GateArray)芯片采用硬件描述語言(VHDL) 編程實現(xiàn)的，需要指出的是，在應(yīng)用中也可以采用微處理器、數(shù)字信號處理芯片等具有 可編程功能的芯片加上適當(dāng)?shù)耐鈬o助電路來替代本較佳實施例中的FPGA芯片。所述操作字寄存器21用于設(shè)定要操作的SPI外設(shè)和讀/寫操作，在本較佳實施 例中，所述操作字寄存器21的數(shù)據(jù)長度為8位，其格式如下
權(quán)利要求
1.一種SPI外設(shè)訪問裝置，該SPI外設(shè)訪問裝置與一主控處理器相連接，其特征在 于，該SPI外設(shè)訪問裝置包括SPI通信接口，用于連接一個或多個SPI外設(shè)，使SPI外設(shè)訪問裝置與上述一個或多 個SPI外設(shè)之間建立符合SPI通信協(xié)議的電氣連接；操作字寄存器，用于設(shè)定要操作的SPI外設(shè)和操作類型，所述操作類型包括是指讀/ 寫操作；控制字寄存器，用于設(shè)定要操作的SPI外設(shè)的時鐘頻率、時鐘相位及時鐘極性； 時鐘生成單元，用于根據(jù)控制字寄存器中設(shè)定的時鐘頻率、時鐘相位及時鐘極性產(chǎn) 生相應(yīng)的時鐘信號；及邏輯控制單元，用于控制SPI通信接口按照上述產(chǎn)生的時鐘頻率的時鐘信號對要操作 的SPI外設(shè)進行讀寫/操作。
2.如權(quán)利要求1所述的SPI外設(shè)訪問裝置，其特征在于，該裝置還包括 主控通信接口，用于使SPI外設(shè)訪問裝置與主控處理器建立通信連接。
3.如權(quán)利要求1所述的SPI外設(shè)訪問裝置，其特征在于，該裝置還包括狀態(tài)字寄存 器，用于存儲當(dāng)前SPI外設(shè)的讀/寫操作是否完成的標志的值。
4.如權(quán)利要求1所述的SPI外設(shè)訪問裝置，其特征在于，該裝置還包括數(shù)據(jù)寄存器， 用于在對要操作的SPI外設(shè)進行讀操作時，保存SPI外設(shè)訪問裝置從要操作的SPI外設(shè)中 讀取的輸出數(shù)據(jù)。
5.如權(quán)利要求4所述的SPI外設(shè)訪問裝置，其特征在于，所述數(shù)據(jù)寄存器還用于在對 要操作的SPI外設(shè)進行寫操作時，存儲SPI外設(shè)訪問裝置寫入要操作的SPI外設(shè)的數(shù)據(jù)。
6.—種SPI外設(shè)訪問方法，其特征在于，該方法包括(a)提供一個SPI外設(shè)訪問裝置，該SPI外設(shè)訪問裝置通過SPI通信接口連接一個或 多個SPI外設(shè)，并通過主控通信接口與一主控處理器相連接；(b)設(shè)定要操作的SPI外設(shè)和操作類型，所述操作類型是指讀/寫操作； (C)設(shè)定上述要操作的SPI外設(shè)的時鐘頻率、時鐘相位及時鐘極性；(d)根據(jù)上述設(shè)定的時鐘步驟、時鐘相位及時鐘極性產(chǎn)生相應(yīng)的時鐘信號；(e)按照上述產(chǎn)生的相應(yīng)時鐘頻率的時鐘信號對要操作的SPI外設(shè)進行讀/寫操作。
7.如權(quán)利要求6所述的SPI外設(shè)訪問方法，其特征在于，在步驟(e)中對要操作的SPI 外設(shè)進行讀操作包括(ell)向要操作的SPI外設(shè)發(fā)出讀信號； (el2)讀取要操作的SPI外設(shè)的輸出數(shù)據(jù)；(el3)判斷讀周期是否完成，若完成執(zhí)行步驟(el4)，否則繼續(xù)步驟(el3)； (el4)保存上述輸出數(shù)據(jù)。
8.如權(quán)利要求7所述的SPI外設(shè)訪問方法，其特征在于，在步驟(el4)之后還包括 主控處理器讀取出上述保存的輸出數(shù)據(jù)。
9.如權(quán)利要求7所述的SPI外設(shè)訪問方法，其特征在于，在步驟(e)中對要操作的SPI 外設(shè)進行寫操作包括(e21)向要操作的SPI外設(shè)發(fā)出寫信號； (e22)向要操作的SPI外設(shè)寫入數(shù)據(jù)；(e23)判斷寫周期是否完成，若完成，則結(jié)束，否則繼續(xù)步驟(e23)
全文摘要
一種SPI外設(shè)訪問裝置，該SPI外設(shè)訪問裝置與一主控處理器相連接。該SPI外設(shè)訪問裝置包括SPI通信接口，用于連接一個或多個SPI外設(shè)；操作字寄存器，用于設(shè)定要操作的SPI外設(shè)和操作類型；控制字寄存器，用于設(shè)定要操作的SPI外設(shè)的時鐘頻率、時鐘相位及時鐘極性；時鐘生成單元，用于根據(jù)控制字寄存器中設(shè)定的時鐘頻率、時鐘相位及時鐘極性產(chǎn)生相應(yīng)的時鐘信號；及邏輯控制單元，用于控制SPI通信接口按照上述產(chǎn)生的時鐘信號對要操作的SPI外設(shè)進行讀寫操作。通過本發(fā)明可有效地減少主控處理器在掛接多個SPI外設(shè)時需要的信號端口的數(shù)量，同時能靈活地增加或減少SPI外設(shè)的數(shù)量。
文檔編號G06F13/20GK102023942SQ20091030681
公開日2011年4月20日 申請日期2009年9月9日 優(yōu)先權(quán)日2009年9月9日
發(fā)明者陳培超, 黃振文 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司