專利名稱::數(shù)據(jù)儲(chǔ)存系統(tǒng)與方法
技術(shù)領(lǐng)域:
:本發(fā)明有關(guān)于數(shù)據(jù)儲(chǔ)存系統(tǒng)與方法,特別應(yīng)用于具有拷貝回存(copyback)操作的存儲(chǔ)器。
背景技術(shù):
:除了盤(pán)式硬盤(pán)、光盤(pán)等,現(xiàn)今已發(fā)展出其他數(shù)據(jù)儲(chǔ)存技術(shù)。以固態(tài)式硬盤(pán)(SolidStateDisc,SSD)為例,其中利用NANDFlash(與非門(mén)快閃存儲(chǔ)器)作為儲(chǔ)存單元,以取代傳統(tǒng)的盤(pán)式硬盤(pán)。此外,攜帶式電子裝置,例如市面上常見(jiàn)的mp3隨身聽(tīng)等,亦常使用與非門(mén)快閃存儲(chǔ)器來(lái)儲(chǔ)存數(shù)據(jù)。與非門(mén)快閃存儲(chǔ)器具有一拷貝回存(copyback)操作,也可以稱為內(nèi)部拷貝操作(InternalCopy)。圖1以方塊解一與非門(mén)快閃存儲(chǔ)器的架構(gòu),并示意其中一種拷貝回存操作。如圖所示,與非門(mén)快閃存儲(chǔ)器100具有多個(gè)區(qū)塊(blocks,編號(hào)為block。、bloc、、…、block》以及一緩沖器102。區(qū)塊為block。、…、bloc、提供物理空間以儲(chǔ)存數(shù)據(jù),各自還可劃分為多個(gè)頁(yè)(pages);例如,區(qū)塊為block。包括多個(gè)頁(yè)page(0,0)、page(O,1)…,區(qū)塊block!包括多個(gè)頁(yè)page(1,0)、page(1,1)…,區(qū)塊blockn包括多個(gè)頁(yè)page(n,0)、page(n,1)…。于讀/寫(xiě)操作中,主機(jī)端(host)程序(program)所使用的地址信息稱為"邏輯地址",需先經(jīng)映射表(mappingtable)轉(zhuǎn)換為"物理地址"才能對(duì)應(yīng)至與非門(mén)快閃存儲(chǔ)器100上的物理空間(上述區(qū)塊或頁(yè)或更小的儲(chǔ)存單位)。緩沖器102則是設(shè)計(jì)來(lái)供拷貝回存操作使用?!壿嫷刂分械臄?shù)據(jù)可能自與非門(mén)快閃存儲(chǔ)器IOO的一物理空間搬移至另一物理空間,其一操作即拷貝回存操作??截惢卮娌僮饔卸喾N型式,例如,執(zhí)行垃圾收集(garbagecollection)釋放儲(chǔ)存空間時(shí),通常會(huì)大量運(yùn)用到拷貝回存操作。垃圾收集通常以"區(qū)塊"作為空間釋放的單位。以釋放圖1區(qū)塊blodq為例,需先將區(qū)塊bloc、內(nèi)有效數(shù)據(jù)(validdata)拷貝至另一區(qū)塊,如區(qū)塊blockn,方能將區(qū)塊bloc、的儲(chǔ)存空間釋放并將其標(biāo)示為可用空間;其中,搬移有效數(shù)據(jù)的技術(shù)即拷貝回存操作的一種型式。以拷貝一頁(yè)page(l,O)至另一頁(yè)page(n,l)為例,拷貝回存操作首先把頁(yè)page(1,0)所儲(chǔ)存的數(shù)據(jù)送至緩沖器102,再由緩沖器102傳遞至頁(yè)page(n,1);整個(gè)數(shù)據(jù)傳送過(guò)程限制于與非門(mén)快閃存儲(chǔ)器100內(nèi)部,外界不得窺。除了圖1所示的技術(shù),拷貝回存操作另有一種型式——于"頁(yè)"內(nèi)搬移數(shù)據(jù)。此型式的拷貝回存操作將數(shù)據(jù)從一頁(yè)的一區(qū)域讀到該頁(yè)內(nèi)部的緩沖器,再由該緩沖器搬移到該頁(yè)的另一區(qū)域;其數(shù)據(jù)傳送過(guò)程同樣也是限制在與非門(mén)快閃存儲(chǔ)器內(nèi)部。由于拷貝回存操作的數(shù)據(jù)傳送過(guò)程限制于與非門(mén)快閃存儲(chǔ)器內(nèi)部,其間若發(fā)生拷貝錯(cuò)誤也無(wú)法得知。更甚者,拷貝錯(cuò)誤會(huì)累積至無(wú)法校正的程度。
發(fā)明內(nèi)容本發(fā)明提供一種數(shù)據(jù)儲(chǔ)存系統(tǒng)以及方法。本發(fā)明所揭露的數(shù)據(jù)儲(chǔ)存系統(tǒng),包括一第一存儲(chǔ)器、一控制器、一計(jì)次模塊以及一校錯(cuò)模塊。第一存儲(chǔ)器具有一拷貝回存操作??刂破髫?fù)責(zé)將第一存儲(chǔ)器耦接計(jì)次模塊以及校錯(cuò)模塊。計(jì)次模塊負(fù)責(zé)對(duì)第一存儲(chǔ)器的多個(gè)邏輯地址的拷貝回存操作進(jìn)行一計(jì)次操作,且據(jù)以判斷上述邏輯地址是否滿足一校錯(cuò)條件。校錯(cuò)模塊負(fù)責(zé)接收自第一存儲(chǔ)器讀出的滿足校錯(cuò)條件的邏輯地址中的數(shù)據(jù),并對(duì)滿足校錯(cuò)條件的邏輯地址中的數(shù)據(jù)進(jìn)行校錯(cuò)。本發(fā)明所揭露的數(shù)據(jù)儲(chǔ)存方法應(yīng)用于具有一拷貝回存操作的一第一存儲(chǔ)器上。該數(shù)據(jù)儲(chǔ)存方法包括對(duì)第一存儲(chǔ)器的多個(gè)邏輯地址的拷貝回存操作進(jìn)行一計(jì)次操作,且據(jù)以判斷上述邏輯地址是否滿足一校錯(cuò)條件;以及接收自第一存儲(chǔ)器讀出的滿足校錯(cuò)條件的邏輯地址中的數(shù)據(jù),并對(duì)滿足該校錯(cuò)條件的邏輯地址中的數(shù)據(jù)進(jìn)行校錯(cuò),以訂正該第一存儲(chǔ)器。本發(fā)明可對(duì)拷貝回存操作的數(shù)據(jù)進(jìn)行校錯(cuò),從而避免拷貝錯(cuò)誤,尤其是多次拷貝回存操作可能造成的累計(jì)錯(cuò)誤。圖1以方塊解一與非門(mén)快閃存儲(chǔ)器的架構(gòu),并示意其中一種拷貝回存操作;圖2圖解本發(fā)明數(shù)據(jù)儲(chǔ)存系統(tǒng)的一種實(shí)施方式;圖3以表格顯示本發(fā)明計(jì)次操作的結(jié)果,可暫存于本發(fā)明第二存儲(chǔ)器210中;圖4A與圖4B圖解待校錯(cuò)數(shù)據(jù)的多種來(lái)源;圖5A與圖5B以流程解本發(fā)明數(shù)據(jù)儲(chǔ)存方法的多種實(shí)施方式。具體實(shí)施例方式本發(fā)明還有許多實(shí)施方式。以下舉例說(shuō)明。圖2圖解本發(fā)明數(shù)據(jù)儲(chǔ)存系統(tǒng)的一種實(shí)施方式,其中包括一第一存儲(chǔ)器202、一控制器204、一計(jì)次模塊206、一校錯(cuò)模塊208與一第二存儲(chǔ)器210。第一存儲(chǔ)器202可施行拷貝回存(copyback)操作,且其物理儲(chǔ)存空間動(dòng)態(tài)地配置給多個(gè)邏輯地址(主機(jī)端程序所使用的地址信息)使用。在一種實(shí)施方式中,第一存儲(chǔ)器202可以一與非門(mén)快閃存儲(chǔ)器(NANDFlash)實(shí)現(xiàn)。控制器204將第一存儲(chǔ)器202耦接計(jì)次模塊206、校錯(cuò)模塊208以及第二存儲(chǔ)器210。計(jì)次模塊206對(duì)第一存儲(chǔ)器202所對(duì)應(yīng)的各邏輯地址的拷貝回存操作進(jìn)行一計(jì)次操作,且根據(jù)該計(jì)次操作的結(jié)果判斷上述邏輯地址是否滿足一校錯(cuò)條件。校錯(cuò)模塊208負(fù)責(zé)接收自第一存儲(chǔ)器202讀出的滿足該校錯(cuò)條件的邏輯地址中的數(shù)據(jù),對(duì)滿足該校錯(cuò)條件的邏輯地址中的數(shù)據(jù)進(jìn)行校錯(cuò),以訂正該第一存儲(chǔ)器202。第二存儲(chǔ)器210則用于暫存該計(jì)次模塊206上述計(jì)次操作的結(jié)果,可由動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)實(shí)現(xiàn)。上述計(jì)次操作用來(lái)反映各邏輯地址發(fā)生拷貝回存操作的頻度,可有多種實(shí)施方式。在一種實(shí)施方式中,上述計(jì)次操作包括計(jì)數(shù)第一存儲(chǔ)器202所對(duì)應(yīng)的各邏輯地址發(fā)生拷貝回存操作的次數(shù)。該計(jì)次操作的結(jié)果由第二存儲(chǔ)器210記錄,圖3以表格顯示其內(nèi)容。如圖3所示,各邏輯地址LBA(0)、…、LBA(p)對(duì)應(yīng)一計(jì)次記錄m。、…、nip;計(jì)次記錄m。、…、mp為各邏輯地址LBA(0)、…、LBA(p)發(fā)生拷貝回存操作的次數(shù)。根據(jù)第二存儲(chǔ)器210所暫存的計(jì)次記錄m。、…、nv計(jì)次模塊206判定拷貝回存操作發(fā)生次數(shù)超過(guò)一上限值的邏輯地址滿足校錯(cuò)條件,需要自第一存儲(chǔ)器202讀出以進(jìn)行校錯(cuò)。以上限值為8為例,計(jì)次記錄m。、…、mp需各占至少三位的空間。由于第一存儲(chǔ)器202的物理儲(chǔ)存空間所對(duì)應(yīng)的邏輯地址的數(shù)量可能很大,因此如果每個(gè)邏輯地址都占用三位的空間,則要求第二存儲(chǔ)器210必須具備很大的儲(chǔ)存空間,為善用第二存儲(chǔ)器210的空間,計(jì)次操作可采用其他實(shí)施方式。在另一種實(shí)施方式中,上述計(jì)次操作包括于每次拷貝回存操作發(fā)生時(shí),根據(jù)一概率為對(duì)應(yīng)的邏輯地址設(shè)定一頻度標(biāo)示。上述頻度標(biāo)示可為一位數(shù)據(jù),常態(tài)值為'O'。以下舉例說(shuō)明。假設(shè)使用者希望同一邏輯地址每發(fā)生n次拷貝回存操作即有PX的機(jī)率進(jìn)行一次校錯(cuò),則可于該邏輯地址每回發(fā)生拷貝回存操作時(shí)以概率X變化該頻度標(biāo)示為'l';其中,概率X設(shè)定為1-(1-P%)~(1/n)。若使用者希望同一邏輯地址每發(fā)生10次拷貝回存操作即有90%的機(jī)率進(jìn)行一次校錯(cuò)(即n=10,P%=90%),則概率X的理想設(shè)定范圍約為0.2260.268,為了工程方便,可設(shè)定概率X為0.25;意即,針對(duì)同一邏輯地址,拷貝回存操作發(fā)生其上一次時(shí),計(jì)次模塊206會(huì)以概率0.25嘗試把該邏輯地址的頻度標(biāo)示自'0'變化為'l',如此一來(lái),從較大的樣本空間上看,一邏輯地址上平均發(fā)生拷貝回存操作10次,則進(jìn)行校錯(cuò)的機(jī)率可達(dá)90%。各邏輯地址的頻度標(biāo)示同樣可由第二存儲(chǔ)器210暫存為圖3的表格,在此實(shí)施方式中,計(jì)次記錄mo、…、mp即各邏輯地址LBA(0)、…、LBA(p)的頻度標(biāo)示。根據(jù)第二存儲(chǔ)器210所暫存的頻度標(biāo)示m。、…、nv計(jì)次模塊206判定其中滿足一特定值(如數(shù)據(jù)'r)的頻度標(biāo)示所對(duì)應(yīng)的邏輯地址滿足校錯(cuò)條件,需要自第一存儲(chǔ)器202讀出進(jìn)行校錯(cuò)。在另一實(shí)施例中,概率設(shè)定邏輯地址的頻度標(biāo)示可通過(guò)在該計(jì)次模塊206中設(shè)置一隨機(jī)數(shù)產(chǎn)生器來(lái)實(shí)現(xiàn),其產(chǎn)生隨機(jī)數(shù)的值可為099:使用者可以當(dāng)前的系統(tǒng)時(shí)間、中央處理器的時(shí)間標(biāo)記或硬件實(shí)現(xiàn)的隨機(jī)數(shù)產(chǎn)生器得到一高斯白噪聲隨機(jī)數(shù),并通過(guò)對(duì)該高斯白噪聲隨機(jī)數(shù)取模數(shù)(除以100求余數(shù)),即可得范圍為099的隨機(jī)數(shù)。而后,通過(guò)比較該隨機(jī)數(shù)與一臨界值(舉例而言該臨界值設(shè)定為25),若隨機(jī)數(shù)小于或等于該臨界值,則將該邏輯地址的頻度標(biāo)示由'0'設(shè)置為'l';若隨機(jī)數(shù)大于該臨界值,則維持該邏輯地址的頻度標(biāo)示。如此,當(dāng)一邏輯地址發(fā)生一次拷貝回存操作時(shí),該邏輯地址的頻度標(biāo)示會(huì)以25%的概率被設(shè)置為'l';若該隨機(jī)數(shù)的值為'l',則代表該邏輯地址有90%的可能性進(jìn)行了10次拷貝回存操作,則計(jì)次模塊206會(huì)判定該邏輯地址滿足校錯(cuò)條件,需要自第一存儲(chǔ)器202讀出進(jìn)行校錯(cuò)。本發(fā)明所采用的校錯(cuò)技術(shù)可有多種實(shí)施方式,其中一種為錯(cuò)誤檢查與校正(errorcheckingandcorrecting,ECC)。在此實(shí)施方式中,數(shù)據(jù)儲(chǔ)存將還包括ECC碼,且圖2的校錯(cuò)模塊208包括ECC技術(shù)。滿足校錯(cuò)條件的邏輯地址中的數(shù)據(jù)稱為"待校錯(cuò)數(shù)據(jù)",控制器204自第一存儲(chǔ)器202讀出該"待校錯(cuò)數(shù)據(jù)",并將其暫存至第二存儲(chǔ)器210以供校錯(cuò)模塊208進(jìn)行ECC校錯(cuò)。待校錯(cuò)數(shù)據(jù)可有多種來(lái)源,圖4A與圖4B舉例說(shuō)明。參閱圖4A,待校錯(cuò)數(shù)據(jù)為相關(guān)拷貝回存操作"完成后"的數(shù)據(jù)將數(shù)據(jù)由頁(yè)6page(l,O)送至緩沖器402再寫(xiě)入頁(yè)page(n,1),待此拷貝回存操作"完成后",該邏輯地址即滿足校錯(cuò)條件,則當(dāng)此拷貝回存操作完成后,相關(guān)邏輯地址中的數(shù)據(jù)方自頁(yè)page(n,1)被控制器204讀出第一存儲(chǔ)器202之外作為待校錯(cuò)數(shù)據(jù)暫存于第二存儲(chǔ)器210,以由校錯(cuò)模塊208進(jìn)行校錯(cuò)。若校錯(cuò)模塊208顯示待校錯(cuò)數(shù)據(jù)有錯(cuò)誤,則進(jìn)行校正,此時(shí)校錯(cuò)結(jié)果必須被寫(xiě)回第一存儲(chǔ)器202中,當(dāng)?shù)谝淮鎯?chǔ)器202為與非門(mén)快閃存儲(chǔ)器(NANDFlash)時(shí),由于與非門(mén)快閃存儲(chǔ)器的特性必須先擦除后方能寫(xiě)入,因此只能由控制器204新分配一閑置的物理地址,如blockn的未寫(xiě)入數(shù)據(jù)的物理頁(yè)page(n,k),以寫(xiě)入該校錯(cuò)結(jié)果訂正所對(duì)應(yīng)的邏輯地址中的數(shù)據(jù),圖中以虛線表示此訂正動(dòng)作。反之,若校錯(cuò)模塊208顯示待校錯(cuò)數(shù)據(jù)沒(méi)有錯(cuò)誤,則可略過(guò)此次校正和寫(xiě)回程序,無(wú)須訂正第一存儲(chǔ)器202的內(nèi)容。參閱圖4B,其中,待校錯(cuò)數(shù)據(jù)為相關(guān)拷貝回存操作"執(zhí)行前"的數(shù)據(jù)。即是說(shuō),當(dāng)下的拷貝回存操作執(zhí)行之前,該邏輯地址已經(jīng)滿足校錯(cuò)條件,則滿足校錯(cuò)條件的邏輯地址當(dāng)下的拷貝回存操作(虛線所示)將被此校錯(cuò)動(dòng)作(實(shí)線所示)取代。頁(yè)page(l,O)將被控制器204讀出第一存儲(chǔ)器202之外作為待校錯(cuò)數(shù)據(jù)暫存于第二存儲(chǔ)器210中,以交由校錯(cuò)模塊208進(jìn)行校錯(cuò)。不論待校錯(cuò)數(shù)據(jù)有無(wú)錯(cuò)誤發(fā)生,校錯(cuò)結(jié)果都將重新寫(xiě)入第一存儲(chǔ)器202,即填入第一存儲(chǔ)器202的一閑置空間,例如頁(yè)page(n,1),以取代虛線所示的拷貝回存操作,即是說(shuō)滿足校錯(cuò)條件的邏輯地址,當(dāng)接收到另一次拷貝回存操作的指令時(shí),并不執(zhí)行它,反而以上述校錯(cuò)動(dòng)作取代。圖2的計(jì)次模塊206與校錯(cuò)模塊208除了用獨(dú)立于控制器204的模塊實(shí)現(xiàn)外,還可以用控制器204內(nèi)部的模塊實(shí)現(xiàn)。此外,圖2的計(jì)次模塊206與校錯(cuò)模塊208除了可以硬件電路實(shí)現(xiàn)、由控制器204操控外,還可以軟件方式(例如作為第一存儲(chǔ)器202的控制固件,即控制器204的固件)實(shí)現(xiàn)、由控制器204執(zhí)行?;蛘撸?jì)次模塊206與校錯(cuò)模塊208亦可采用軟硬件共同設(shè)計(jì)實(shí)現(xiàn)。除了以上"數(shù)據(jù)儲(chǔ)存裝置",本發(fā)明還揭露"數(shù)據(jù)儲(chǔ)存方法",應(yīng)用于圖2的第一存儲(chǔ)器202上。此數(shù)據(jù)儲(chǔ)存方法包括對(duì)第一存儲(chǔ)器202所對(duì)應(yīng)的多個(gè)邏輯地址的拷貝回存操作進(jìn)行一計(jì)次操作;根據(jù)上述計(jì)次操作的結(jié)果判斷上述邏輯地址是否滿足一校錯(cuò)條件;以及接收自該第一存儲(chǔ)器202讀出的滿足該校錯(cuò)條件的邏輯地址中的數(shù)據(jù),并對(duì)滿足該校錯(cuò)條件的邏輯地址中的數(shù)據(jù)進(jìn)行校錯(cuò),以訂正該第一存儲(chǔ)器202。其中,上述方法同樣可應(yīng)用一第二存儲(chǔ)器(如圖2的第二存儲(chǔ)器210)暫存上述計(jì)次操作的結(jié)果。此外,此方法所應(yīng)用的計(jì)次、校錯(cuò)技術(shù),皆可以前述說(shuō)明書(shū)內(nèi)容實(shí)現(xiàn)。本發(fā)明的數(shù)據(jù)儲(chǔ)存方法有多種實(shí)施方式,參閱圖5A與圖5B,分別對(duì)應(yīng)圖4A與4B圖舉例說(shuō)明。參閱圖5A,并一并參照?qǐng)D4A:首先,對(duì)應(yīng)一邏輯地址進(jìn)行一拷貝回存操作(例如,由圖4A的頁(yè)page(1,0)將數(shù)據(jù)拷貝至頁(yè)page(n,1))后對(duì)該邏輯地址的拷貝回存操作進(jìn)行一計(jì)次操作(S501A);然后判斷上述邏輯地址是否滿足一校錯(cuò)條件;該校錯(cuò)條件,舉例而言是根據(jù)該邏輯地址在第二存儲(chǔ)器210中所對(duì)應(yīng)儲(chǔ)存的計(jì)次記錄判斷該邏輯地址發(fā)生拷貝回存操作的次數(shù)是否超過(guò)一上限值(S502A);如果滿足該校錯(cuò)條件,則自第一存儲(chǔ)器202讀出該邏輯地址對(duì)應(yīng)的待校錯(cuò)數(shù)據(jù)(如頁(yè)page(n,l))并將其暫存至第二存儲(chǔ)器210以進(jìn)行錯(cuò)誤校驗(yàn),判斷該待校錯(cuò)數(shù)據(jù)是否錯(cuò)誤(S503A);如果S503A的校驗(yàn)顯示該待校錯(cuò)數(shù)據(jù)有誤,則對(duì)該待校錯(cuò)數(shù)據(jù)進(jìn)行校正(如ECC)(S504A),然后將校錯(cuò)結(jié)果寫(xiě)回第一存儲(chǔ)器202—閑置空間(如頁(yè)page(n,k))(S505A);如果S503A的錯(cuò)誤校驗(yàn)顯示待校錯(cuò)數(shù)據(jù)沒(méi)有錯(cuò)誤,則可略過(guò)S504A與S505A的校正和寫(xiě)回程序,無(wú)須訂正第一存儲(chǔ)器202的內(nèi)容,直接跳至步驟S506A執(zhí)行;無(wú)論錯(cuò)誤校驗(yàn)結(jié)果如何,只要步驟S502判斷到滿足該校錯(cuò)條件,最后均將第二存儲(chǔ)器210中所對(duì)應(yīng)儲(chǔ)存的計(jì)次操作的結(jié)果清零(S506A)。接下來(lái)參閱圖5B,并一并參照?qǐng)D4B:首先,對(duì)一邏輯地址的拷貝回存操作進(jìn)行一計(jì)次操作(S501B);然后判斷上述邏輯地址是否滿足一校錯(cuò)條件,該校錯(cuò)條件舉例而言是根據(jù)該邏輯地址在第二存儲(chǔ)器210中所對(duì)應(yīng)儲(chǔ)存的計(jì)次記錄判斷該邏輯地址發(fā)生拷貝回存操作的次數(shù)是否超過(guò)一上限值(S502B);如果滿足該校錯(cuò)條件,則判斷是否收到該邏輯地址另一次拷貝回存操作的指令;這里要特別說(shuō)明的是,在等待另一次拷貝回存操作指令的同時(shí),控制器204還會(huì)進(jìn)行其它指令和操作,此處略去不表(S503B);當(dāng)接收到對(duì)該邏輯地址的另一次拷貝回存操作指令(例如,欲將頁(yè)page(l,O)拷貝回存至頁(yè)page(n,l))時(shí),并不執(zhí)行該拷貝回存操作,而是自第一存儲(chǔ)器202讀出該邏輯地址對(duì)應(yīng)的待校錯(cuò)數(shù)據(jù)(讀取頁(yè)page(l,O))并將其暫存至第二存儲(chǔ)器210以進(jìn)行錯(cuò)誤校驗(yàn),判斷該待校錯(cuò)數(shù)據(jù)是否錯(cuò)誤(S504B);如果S504B的錯(cuò)誤校驗(yàn)顯示該待校錯(cuò)數(shù)據(jù)有錯(cuò)誤,則對(duì)該待校錯(cuò)數(shù)據(jù)進(jìn)行校正(如ECC)(S505B),接著將校錯(cuò)結(jié)果寫(xiě)回第一存儲(chǔ)器202(寫(xiě)至一閑置空間,例如頁(yè)page(n,l)),這里校錯(cuò)結(jié)果可為圖4B的校錯(cuò)模塊208輸出的數(shù)據(jù)(S506B);如果S504B的錯(cuò)誤校驗(yàn)顯示待校錯(cuò)數(shù)據(jù)沒(méi)有錯(cuò)誤,則可略過(guò)校正步驟S505B,直接執(zhí)行步驟S506B將未校正過(guò)的數(shù)據(jù)寫(xiě)回第一存儲(chǔ)器202(如頁(yè)page(n,1));無(wú)論錯(cuò)誤校驗(yàn)結(jié)果如何,只要步驟S502B判斷到滿足該校錯(cuò)條件,最后均將第二存儲(chǔ)器210中所對(duì)應(yīng)儲(chǔ)存的計(jì)次操作的結(jié)果清零(S507B)。圖5B實(shí)施例的方法較之圖5A實(shí)施例,不同之處在于當(dāng)一邏輯地址滿足一校錯(cuò)條件時(shí),圖5B實(shí)施例的方法并不立即對(duì)其進(jìn)行錯(cuò)誤校驗(yàn)和校正,而是待收到下一次拷貝回存操作指令時(shí),直接將待校錯(cuò)數(shù)據(jù)讀出第一存儲(chǔ)器202以進(jìn)行錯(cuò)誤校驗(yàn)和校正,無(wú)論錯(cuò)誤校驗(yàn)顯示該待校錯(cuò)數(shù)據(jù)是否正確,均將校錯(cuò)結(jié)果(已校正或無(wú)校正)寫(xiě)回第一存儲(chǔ)器202中,而并不執(zhí)行拷貝回存操作。圖5B實(shí)施例的優(yōu)勢(shì)在于減少了拷貝回存操作的次數(shù),即減少了對(duì)第一存儲(chǔ)器202的寫(xiě)入次數(shù),可延長(zhǎng)第一存儲(chǔ)器202的使用壽命。而圖5A實(shí)施例在拷貝回存操作未出現(xiàn)錯(cuò)誤(即待校錯(cuò)數(shù)據(jù)正確)的情形下,可略去將校錯(cuò)結(jié)果(無(wú)校正發(fā)生)寫(xiě)回第一存儲(chǔ)器202的動(dòng)作,因此圖5A實(shí)施例在拷貝回存操作錯(cuò)誤率低的情形下會(huì)顯現(xiàn)效率。以上所述僅為本發(fā)明較佳實(shí)施例,然其并非用以限定本發(fā)明的范圍,任何熟悉本項(xiàng)技術(shù)的人員,在不脫離本發(fā)明的精神和范圍內(nèi),可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化,因此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下IOO:與非門(mén)快閃存儲(chǔ)器102:緩沖器202:第一存儲(chǔ)器204:控制器206:計(jì)次模塊208:校錯(cuò)模塊210:第二存儲(chǔ)器402:緩沖器block。、block"…、bloc、區(qū)塊LBA(O)、…、LBA(p):邏輯地址m0、…、nip:計(jì)7欠記錄page(i,j):頁(yè),i與j為變量。權(quán)利要求一種數(shù)據(jù)儲(chǔ)存系統(tǒng),其特征在于,包括一第一存儲(chǔ)器,具有一拷貝回存操作;一控制器,將該第一存儲(chǔ)器與一計(jì)次模塊以及一校錯(cuò)模塊耦接;該計(jì)次模塊,對(duì)該第一存儲(chǔ)器的多個(gè)邏輯地址的拷貝回存操作進(jìn)行一計(jì)次操作,且根據(jù)上述計(jì)次操作的結(jié)果判斷上述邏輯地址是否滿足一校錯(cuò)條件;以及該校錯(cuò)模塊,接收自該第一存儲(chǔ)器讀出的滿足該校錯(cuò)條件的邏輯地址中的數(shù)據(jù),并對(duì)上述滿足該校錯(cuò)條件的邏輯地址中的數(shù)據(jù)進(jìn)行校錯(cuò)。2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)儲(chǔ)存系統(tǒng),其特征在于,該控制器還耦接一第二存儲(chǔ)器,該第二存儲(chǔ)器暫存上述計(jì)次操作的結(jié)果。3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)儲(chǔ)存系統(tǒng),其特征在于,該控制器自該第一存儲(chǔ)器讀出上述滿足該校錯(cuò)條件的邏輯地址中的數(shù)據(jù),并將其暫存至該第二存儲(chǔ)器以供該校錯(cuò)模塊進(jìn)行校錯(cuò)。4.根據(jù)權(quán)利要求l所述的數(shù)據(jù)儲(chǔ)存系統(tǒng),其特征在于,上述計(jì)次操作包括計(jì)數(shù)上述各邏輯地址發(fā)生拷貝回存操作的次數(shù),其中,拷貝回存操作發(fā)生次數(shù)超過(guò)一上限值的邏輯地址即滿足上述校錯(cuò)條件。5.根據(jù)權(quán)利要求l所述的數(shù)據(jù)儲(chǔ)存系統(tǒng),其特征在于,上述計(jì)次操作包括于每次拷貝回存操作發(fā)生時(shí),根據(jù)一概率為對(duì)應(yīng)的邏輯地址設(shè)定一頻度標(biāo)示,其中,上述頻度標(biāo)示滿足一特定值的邏輯地址即滿足上述校錯(cuò)條件。6.根據(jù)權(quán)利要求1所述的數(shù)據(jù)儲(chǔ)存系統(tǒng),其特征在于,該第一存儲(chǔ)器為與非門(mén)快閃存儲(chǔ)器。7.—種數(shù)據(jù)儲(chǔ)存方法,其特征在于,用以控制具有拷貝回存操作的一第一存儲(chǔ)器,該數(shù)據(jù)儲(chǔ)存方法包括對(duì)該第一存儲(chǔ)器的多個(gè)邏輯地址的拷貝回存操作進(jìn)行一計(jì)次操作;根據(jù)上述計(jì)次操作的結(jié)果判斷上述邏輯地址是否滿足一校錯(cuò)條件;以及接收自該第一存儲(chǔ)器讀出的滿足該校錯(cuò)條件的邏輯地址中的數(shù)據(jù),并對(duì)滿足該校錯(cuò)條件的邏輯地址中的數(shù)據(jù)進(jìn)行校錯(cuò)。8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)儲(chǔ)存方法,其特征在于,在上述校錯(cuò)步驟之后還包括將上述計(jì)次操作的結(jié)果清零。9.根據(jù)權(quán)利要求7所述的數(shù)據(jù)儲(chǔ)存方法,其特征在于,上述計(jì)次操作包括計(jì)數(shù)上述各邏輯地址發(fā)生拷貝回存操作的次數(shù),其中,拷貝回存操作發(fā)生次數(shù)超過(guò)一上限值的邏輯地址即滿足上述校錯(cuò)條件。10.根據(jù)權(quán)利要求7所述的數(shù)據(jù)儲(chǔ)存方法,其特征在于,上述計(jì)次操作包括于每次拷貝回存操作發(fā)生時(shí),根據(jù)一概率為對(duì)應(yīng)的邏輯地址設(shè)定一頻度標(biāo)示,其中,上述頻度標(biāo)示滿足一特定值的邏輯地址即滿足上述校錯(cuò)條件。11.根據(jù)權(quán)利要求7所述的數(shù)據(jù)儲(chǔ)存方法,其特征在于,上述校錯(cuò)步驟還包括自該第一存儲(chǔ)器讀出一待校錯(cuò)數(shù)據(jù),并將其暫存至一第二存儲(chǔ)器以進(jìn)行校錯(cuò),其中,該待校錯(cuò)數(shù)據(jù)即滿足上述校錯(cuò)條件的邏輯地址中的數(shù)據(jù)。12.根據(jù)權(quán)利要求ll所述的數(shù)據(jù)儲(chǔ)存方法,其特征在于,上述校錯(cuò)步驟還包括判斷該待校錯(cuò)數(shù)據(jù)是否錯(cuò)誤,如果錯(cuò)誤,則對(duì)該待校錯(cuò)數(shù)據(jù)進(jìn)行校正,并將一校錯(cuò)結(jié)果寫(xiě)回該第一存儲(chǔ)器。13.根據(jù)權(quán)利要求12所述的數(shù)據(jù)儲(chǔ)存方法,其特征在于,上述校錯(cuò)步驟于最近一次拷貝回存操作執(zhí)行后實(shí)施,如果判斷到該待校錯(cuò)數(shù)據(jù)正確,則不執(zhí)行將該校錯(cuò)結(jié)果寫(xiě)回該第一存儲(chǔ)器的操作。14.根據(jù)權(quán)利要求12所述的數(shù)據(jù)儲(chǔ)存方法,其特征在于,上述校錯(cuò)步驟于最近一次拷貝回存操作執(zhí)行前實(shí)施,如果判斷到該待校錯(cuò)數(shù)據(jù)正確,則將未經(jīng)校正的該待校錯(cuò)數(shù)據(jù)寫(xiě)回該第一存儲(chǔ)器,且該最近一次拷貝回存操作被略過(guò)不執(zhí)行。全文摘要本發(fā)明公開(kāi)一種數(shù)據(jù)儲(chǔ)存系統(tǒng)與方法。數(shù)據(jù)儲(chǔ)存系統(tǒng)包括一第一存儲(chǔ)器、一控制器、一計(jì)次模塊以及一校錯(cuò)模塊。第一存儲(chǔ)器具有一拷貝回存操作??刂破髫?fù)責(zé)將第一存儲(chǔ)器耦接計(jì)次模塊、校錯(cuò)模塊以及第二存儲(chǔ)器。計(jì)次模塊對(duì)第一存儲(chǔ)器的多個(gè)邏輯地址的拷貝回存操作進(jìn)行一計(jì)次操作,且據(jù)以判斷上述邏輯地址是否滿足一校錯(cuò)條件。校錯(cuò)模塊接收自第一存儲(chǔ)器讀出的滿足校錯(cuò)條件的邏輯地址中的數(shù)據(jù),并對(duì)滿足校錯(cuò)條件的邏輯地址中的數(shù)據(jù)進(jìn)行校錯(cuò)。本發(fā)明可對(duì)拷貝回存操作的數(shù)據(jù)進(jìn)行校錯(cuò),從而避免拷貝錯(cuò)誤。文檔編號(hào)G06F11/10GK101699406SQ200910212398公開(kāi)日2010年4月28日申請(qǐng)日期2009年11月12日優(yōu)先權(quán)日2009年11月12日發(fā)明者張博,柴紅剛,陳亮申請(qǐng)人:威盛電子股份有限公司