專利名稱：降低隨機(jī)良率缺陷的方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于降低隨機(jī)良率缺陷的方法及系統(tǒng)，特別是關(guān)于藉由線路擴(kuò)展(wire spreading)及線路加寬(wire widening)以降低隨機(jī)良率缺陷的方法及系統(tǒng)。
背景技術(shù)：
最常見的隨機(jī)良率缺陷的失效模式為開路及短路，其是由于半導(dǎo)體制程中意外掉 落的微粒子(particles)引起。雖然半導(dǎo)體無塵室或操作臺已盡可能地將超過規(guī)格的微粒 子除去，但是當(dāng)導(dǎo)入納米級先進(jìn)制程，仍然會因為微粒子不當(dāng)附著于集成電路芯片上而造 成線路的失效。一般而言，非導(dǎo)電微粒子若正好掉落一金屬線路預(yù)定路徑的中間，則很有可能會 造成開路(或稱斷路)的發(fā)生，此發(fā)生的機(jī)率視該非導(dǎo)電微粒子的附著位置及其直徑而定。 又導(dǎo)電微粒子若正好掉落兩金屬線路預(yù)定路徑中的間隙，則很有可能會造成短路的發(fā)生， 同樣發(fā)生的機(jī)率也是取決于該導(dǎo)電微粒子的附著位置及其直徑。如果要求半導(dǎo)體無塵室或 操作臺提高其潔凈度，似乎可以改善上述開路及短路的失效問題，但勢必造成制造費(fèi)用的 大幅增加。若能于電路設(shè)計流程中考慮此等問題的潛在生成原因，則可以有效降低后續(xù)隨 機(jī)良率缺陷的發(fā)生機(jī)率，甚至減少半導(dǎo)體制造業(yè)的潔凈度要求的成本投入為能在電路設(shè)計流程中提前考慮隨機(jī)良率缺陷的問題，目前已提出臨界面積分 析(Critical Area Analysis ；CAA)方法，可以在電路設(shè)計流程中經(jīng)由分析后繞線布局 (post-routing layout)的線路圖型，而有效預(yù)測上述隨機(jī)良率缺陷的發(fā)生機(jī)率。針對很可 能產(chǎn)生開路或短路的線路，可以依照該方法得到開路或短路的臨界面積。為減少分析所得 的短路臨界面積，則多會采取線路擴(kuò)展的更正步驟以降低隨機(jī)微粒子造成短路的有效存在 范圍。相似地，為減少分析所得的開路臨界面積，則多會采取線路加寬的更正步驟以降低隨 機(jī)微粒子造成開路的有效存在范圍。圖1是傳統(tǒng)采取線路擴(kuò)展的步驟以減少短路臨界面積的示意圖。圖中線路11和 線路12因相鄰近，因此若適當(dāng)直徑的隨機(jī)導(dǎo)電微粒子落在短路臨界面積CAs內(nèi)，則線路11 會和線路12形成短路。因此，可將線路11的一線段111向左擴(kuò)展，藉此可以減少短路臨界 面積CAs。線路11的擴(kuò)展后線段11Γ很明顯會增加路徑長度，亦即開路臨界面積QVo會 相對地因該路徑長度而增加。當(dāng)線路擴(kuò)展步驟執(zhí)行后，會接著采取線路加寬的更正步驟進(jìn)一步減少開路臨界面 積。然而當(dāng)對擴(kuò)展后線段111'進(jìn)行線路加寬時，則很可能又會增加短路臨界面積。因此， 傳統(tǒng)臨界面積的最小化(minimization)方法先后執(zhí)行線路擴(kuò)展及線路加寬的步驟，顯然 無法針對開路臨界面積及短路臨界面積有效率地取得一最佳的平衡點，需要經(jīng)歷多次嘗試 及錯誤(trial and error)才能有較佳的結(jié)果。鑒于此，電子設(shè)計自動化(Electronic Design Automation)業(yè)界需要一種自動且 有效率的降低隨機(jī)良率缺陷的方法，為能解決目前電路設(shè)計所遭遇的問題。

發(fā)明內(nèi)容
根據(jù)一實施例的降低隨機(jī)良率缺陷的方法，包含步驟如下提供一設(shè)計布局及若 干個權(quán)重數(shù)；根據(jù)該設(shè)計布局進(jìn)行臨界面積分析而得各待更正線路的開路臨界面積及短路 臨界面積；將該待更正線路中每一個的開路臨界面積及短路臨界面積分別乘以該權(quán)重數(shù)中 之一并累加得到一累加值；以及對該待更正線路中每一個同時進(jìn)行線路擴(kuò)展及線路加寬的 不同調(diào)整而使得該累加值改變，從而得到該些待更正線路的線路擴(kuò)展及線路加寬的最佳化 更正組合。本實施例的降低隨機(jī)良率缺陷的系統(tǒng)另包含一可依照所得的最佳化更正組合對 該些待更正線路進(jìn)行線路擴(kuò)展及線路加寬的更正的步驟。另一實施例的降低隨機(jī)良率缺陷的系統(tǒng)，包含一臨界面積分析裝置，執(zhí)行一芯片 的設(shè)計布局的臨界面積分析以分別得到若干個待更正線路的開路臨界面積及短路臨界面 積；一臨界面積累加裝置，將該待更正線路中每一個的開路臨界面積及短路臨界面積分別 乘以權(quán)重數(shù)并累加得到一累加值；一線路調(diào)整裝置，對該待更正線路中每一個同時進(jìn)行線 路擴(kuò)展及線路加寬的不同調(diào)整量，其中該臨界面積分析裝置接受這些不同調(diào)整量而依序計 算該待更正線路中每一個調(diào)整后的開路臨界面積及短路臨界面積，又該臨界面積累加裝置 接受這些調(diào)整后的開路臨界面積及短路臨界面積依序得到若干個調(diào)整后的累加值；以及一 比較裝置，比較該若干個調(diào)整后的累加值以決定該待更正線路中每一個的線路擴(kuò)展及線路 加寬的最佳調(diào)整量組合。本實施例的降低隨機(jī)良率缺陷的系統(tǒng)另包含一更正裝置，對該待更正線路中每一 個執(zhí)行對應(yīng)的該線路擴(kuò)展及線路加寬的最佳調(diào)整量組合的更正。本發(fā)明降低隨機(jī)良率缺陷的方法及系統(tǒng)能自動且有效率的降低隨機(jī)良率缺陷，以 最佳的線路擴(kuò)展量及線路加寬值調(diào)正，隨機(jī)良率缺陷的問題也會大幅降低。


圖1是傳統(tǒng)采取線路擴(kuò)展的步驟以減少短路臨界面積的示意圖；圖2是根據(jù)本發(fā)明的一實施例的降低隨機(jī)良率缺陷方法的流程圖；圖3是根據(jù)本發(fā)明的一實施例中進(jìn)行線路擴(kuò)展及線路加寬的線路更正的示意圖； 以及圖4是根據(jù)本發(fā)明的一實施例的降低隨機(jī)良率缺陷的系統(tǒng)方塊圖。
具體實施例方式本發(fā)明在此所探討的方向為一種降低隨機(jī)良率缺陷的方法及其系統(tǒng)。為了能徹底 地了解本發(fā)明，將在下列的描述中提出詳盡的步驟及組成。顯然地，本發(fā)明的施行并未限定 于電路設(shè)計的技術(shù)人員所熟悉的特殊細(xì)節(jié)。另一方面，眾所周知的組成或步驟并未描述于 細(xì)節(jié)中，以避免造成本發(fā)明不必要的限制。本發(fā)明的較佳實施例會詳細(xì)描述如下，然而除了 這些詳細(xì)描述的外，本發(fā)明還可以廣泛地施行在其它的實施例中，且本發(fā)明的范圍不受限 定，其以之后的權(quán)利要求書為準(zhǔn)。圖2是根據(jù)本發(fā)明的一實施例的降低隨機(jī)良率缺陷的方法的流程圖。于電子設(shè)計 自動化的放置及繞線(placement and routing)步驟后，設(shè)計者會得到一 IC設(shè)計布局圖，如步驟21所示。另外，晶圓制造廠需要提供一對權(quán)重數(shù)，分別針對隨機(jī)良率缺陷中開路及 短路的發(fā)生給予不同或相同的加權(quán)值Wopen及Wshort。該對權(quán)重數(shù)可根據(jù)晶圓制造廠的導(dǎo) 電微粒子及非導(dǎo)電微粒子的存在比例，或造成制程良率損失的相對影響性而定。然后如步驟22所示，根據(jù)該設(shè)計布局進(jìn)行臨界面積分析而得各待更正線路的開 路臨界面積及短路臨界面積。為能減少計算量，該臨界面積分析可以是一種經(jīng)簡化的分析 流程，亦即建立一快速分析模式預(yù)估開路臨界面積及短路臨界面積。將該待更正線路中每 一個的開路臨界面積CAo及短路臨界面積CAs分別乘以權(quán)重數(shù)并累加得到一累加值CA，如 步驟23所示。如步驟M所示，針對該待更正線路中每一個同時進(jìn)行線路擴(kuò)展及線路加寬的不 同調(diào)整量的組合，例如改變局部線路的側(cè)向(垂直線徑方向)擴(kuò)展量WS_am0imt及改變局 部線路的線寬Wff_am0imt。如步驟25所示，若調(diào)整量未達(dá)極限，例如調(diào)整量未達(dá)到違反設(shè) 計規(guī)則檢查(Design Rule Check ；DRC)的極限，則回到步驟22及步驟23執(zhí)行上述不同調(diào) 整量的組合的臨界面積分析(開路臨界面積CAo及短路臨界面積CA)及累加值CA的計算。 若調(diào)整量已達(dá)極限，則執(zhí)行步驟26，比較計算所得的各累加值CA，從而得到該些待更正線 路的線路擴(kuò)展及線路加寬的最佳化更正組合。例如找出最小的累加值CA，由該最小累加 值CA對應(yīng)的線路擴(kuò)展及線路加寬的調(diào)整量組合作為該待更正線路的最佳化更正組合。最 后，可依照所得的最佳化更正組合對該些待更正線路進(jìn)行線路擴(kuò)展及線路加寬的更正，如 步驟27所示。根據(jù)上述步驟可以將累加值CA以下列公式表示CA = Wshort X CAs (ffff_amount，WS_amount) +Wopen X CAo (ffff_amount，WS_amount) (1)其中CAs (ffff_amount，WS_amount)是代表 CAs 為 ffff_amount 及 WS_amount 的函數(shù)； CAo (ffff_amount, WS_amount)是代表 CAo 為 ffff_amount 及 WS_amount 的函數(shù)。上列公式(1)的CA亦為ffff_amount及WS_amount的函數(shù)，因此可以藉由改變ffff_ amount及WS_am0unt而得到CA的最佳值。本實施例最佳值為最小值，亦即考慮隨機(jī)良率缺 陷中開路及短路的權(quán)重比，而得到開路臨界面積及短路臨界面積加權(quán)后的累加最小值。圖3是根據(jù)本發(fā)明的一實施例中進(jìn)行線路擴(kuò)展及線路加寬的線路更正的示意圖。 圖中線路31和線路32因相鄰近，因此若適當(dāng)直徑的隨機(jī)導(dǎo)電微粒子落在短路臨界面積33 內(nèi)，則線路31會和線路32形成短路。因此，可將線路31的一線段311向左擴(kuò)展，藉此可以 減少短路臨界面積CAs。線路31的擴(kuò)展后線段311'很明顯會增加路徑長度，亦即開路臨 界面積CAo會相對地因該路徑長度而增加，因此需要同時考慮線路加寬的更正。由圖2所 示的步驟及最佳化公式⑴的計算值可得到線段311向左凸伸一 S的擴(kuò)展量WS_am0Unt， 及擴(kuò)展后線段311'有一部份需要由原線寬W增加線寬ffff_am0imt為W'。此擴(kuò)展量WS_ amount及線寬ffff_am0imt的組合S及Ψ即為最佳化更正組合，使電路設(shè)計者及晶圓制造 廠得到最符合期望的更正線路。圖4是根據(jù)本發(fā)明的一實施例的降低隨機(jī)良率缺陷的系統(tǒng)方塊圖。降低隨機(jī)良率 缺陷的系統(tǒng)40包含一臨界面積分析裝置41、一臨界面積累加裝置42、一線路調(diào)整裝置43、 一比較裝置44及一更正裝置45。該臨界面積分析裝置41是執(zhí)行一芯片的設(shè)計布局的臨界 面積分析，就能分別得到若干個待更正線路的開路臨界面積CAo及短路臨界面積CAs。接著，該臨界面積累加裝置42將該待更正線路中每一個的開路臨界面積CAo及短路臨界面積 CAs分別乘以權(quán)重數(shù)Wopen及Wshort并累加得到一累加值CA。該線路調(diào)整裝置對該待更 正線路中每一個同時進(jìn)行線路擴(kuò)展及線路加寬的不同調(diào)整量的改變，然后該臨界面積分析 裝置41接受這些不同調(diào)整量，并依序計算該待更正線路中每一個調(diào)整后的開路臨界面積 CAoU…CAoN及短路臨界面積CAsl、…CAsN，又該臨界面積累加裝置42接受這些調(diào)整后 的開路臨界面積CAol、…CAoN及短路臨界面積CAsl、…CAsN依序得到若干個調(diào)整后的累 加值CA1、…CAN。該比較裝置44比較該若干個調(diào)整后的累加值CA1、…CAN的大小，藉以 決定該待更正線路中每一個的線路擴(kuò)展及線路加寬的最佳調(diào)整量組合CAoX及CAsX。然后， 更正裝置45對該待更正線路中每一個執(zhí)行對應(yīng)的該線路擴(kuò)展及線路加寬的最佳調(diào)整量組 合CAoX及CAsX的更正，如此該待更正線路會以最佳的線路擴(kuò)展量及線路加寬值調(diào)正，隨機(jī) 良率缺陷的問題也會大幅降低。顯然該系統(tǒng)40可自動且有效率降低隨機(jī)良率缺陷的發(fā)生 率，能解決目前電路設(shè)計所遭遇的相關(guān)問題。 本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點已揭示如上，然而熟悉本項技術(shù)的人士仍可能基于 本發(fā)明的教示及揭示而作種種不背離本發(fā)明精神的替換及修飾。因此，本發(fā)明的保護(hù)范圍 應(yīng)不限于實施例所揭示者，而應(yīng)包括各種不背離本發(fā)明的替換及修飾，并為以下的申請權(quán) 利要求書所涵蓋。
權(quán)利要求
1.一種降低隨機(jī)良率缺陷的方法，其特征在于包含提供一設(shè)計布局；根據(jù)該設(shè)計布局進(jìn)行臨界面積分析而得各待更正線路的開路臨界面積及短路臨界面積；將該待更正線路中每一個的開路臨界面積及短路臨界面積分別運(yùn)算并累加得到一累 加值；以及對該待更正線路中每一個同時進(jìn)行線路擴(kuò)展及線路加寬的不同調(diào)整而使得該累加值 改變，從而得到該些待更正線路的線路擴(kuò)展及線路加寬的最佳化更正組合。
2.根據(jù)權(quán)利要求1的更正方法，其特征在于，其另包含可依照所得的最佳化更正組合 對該待更正線路中每一個進(jìn)行線路擴(kuò)展及線路加寬的更正的步驟。
3.根據(jù)權(quán)利要求1的更正方法，其特征在于，其中對該待更正線路中每一個同時進(jìn)行 線路擴(kuò)展及線路加寬的不同調(diào)整而找到該累加值的最小值，該累加值的最小值對應(yīng)的該線 路擴(kuò)展的調(diào)整量及該線路加寬的調(diào)整量是該待更正線路中每一個的最佳化更正組合。
4.根據(jù)權(quán)利要求1的更正方法，其特征在于，其另包含提供若干個權(quán)重數(shù)的步驟，其中 該待更正線路中每一個的開路臨界面積及短路臨界面積分別乘以該權(quán)重數(shù)中之一并累加 得到該累加值。
5.根據(jù)權(quán)利要求4的更正方法，其特征在于，其中該若干個權(quán)重數(shù)是根據(jù)隨機(jī)良率缺 陷中開路及短路的發(fā)生機(jī)率而決定數(shù)值。
6.根據(jù)權(quán)利要求4的更正方法，其特征在于，其中該若干個權(quán)重數(shù)是根據(jù)晶圓制造廠 的導(dǎo)電微粒子及非導(dǎo)電微粒子的存在比例而決定數(shù)值。
7.根據(jù)權(quán)利要求1的更正方法，其特征在于，其中該設(shè)計布局是一后繞線布局。
8.根據(jù)權(quán)利要求1的更正方法，其特征在于，其中該臨界面積分析是一預(yù)估開路臨界 面積及短路臨界面積的快速分析模式。
9.一種降低隨機(jī)良率缺陷的系統(tǒng)，其特征在于包含一臨界面積分析裝置，執(zhí)行一芯片的設(shè)計布局的臨界面積分析以分別得到若干個待更 正線路的開路臨界面積及短路臨界面積；一臨界面積累加裝置，將該待更正線路中每一個的開路臨界面積及短路臨界面積分別 運(yùn)算并累加得到一累加值；一線路調(diào)整裝置，對該待更正線路中每一個同時進(jìn)行線路擴(kuò)展及線路加寬的不同調(diào)整 量，其中該臨界面積分析裝置接受這些不同調(diào)整量而依序計算該待更正線路中每一個調(diào)整 后的開路臨界面積及短路臨界面積，又該臨界面積累加裝置接受這些調(diào)整后的開路臨界面 積及短路臨界面積依序得到若干個調(diào)整后的累加值；以及一比較裝置，比較該若干個調(diào)整后的累加值以決定該待更正線路中每一個的線路擴(kuò)展 及線路加寬的最佳調(diào)整量組合。
10.根據(jù)權(quán)利要求9的更正系統(tǒng)，其特征在于，其另包含一更正裝置，其對該待更正線 路中每一個執(zhí)行對應(yīng)的該線路擴(kuò)展及線路加寬的最佳調(diào)整量組合的更正。
11.根據(jù)權(quán)利要求9的更正系統(tǒng)，其特征在于，其中該臨界面積累加裝置接受若干個權(quán) 重數(shù)，并將該待更正線路中每一個的開路臨界面積及短路臨界面積分別乘以該權(quán)重數(shù)中之 一并累加得到該累加值。
12.根據(jù)權(quán)利要求9的更正系統(tǒng)，其特征在于，其中該比較裝置比較該若干個調(diào)整后的 累加值而找到這些累加值中最小值，該累加值的最小值對應(yīng)的該線路擴(kuò)展的調(diào)整量及該線 路加寬的調(diào)整量是該待更正線路中每一個的最佳化更正組合。
13.根據(jù)權(quán)利要求11的更正系統(tǒng)，其特征在于，其中該若干個權(quán)重數(shù)是根據(jù)隨機(jī)良率 缺陷中開路及短路的發(fā)生機(jī)率而決定數(shù)值大小。
14.根據(jù)權(quán)利要求11的更正系統(tǒng)，其特征在于，其中該若干個權(quán)重數(shù)是根據(jù)晶圓制造 廠的導(dǎo)電微粒子及非導(dǎo)電微粒子的存在比例而決定數(shù)值大小。
15.根據(jù)權(quán)利要求11的更正系統(tǒng)，其特征在于，其中該設(shè)計布局是一后繞線布局。
16.根據(jù)權(quán)利要求11的更正系統(tǒng)，其特征在于，其中該臨界面積分析是一預(yù)估開路臨 界面積及短路臨界面積的快速分析模式。
全文摘要
本發(fā)明涉及一種降低隨機(jī)良率缺陷的方法與裝置。半導(dǎo)體制程中意外掉落的微粒子容易造成電路布局中局部線路的開路或短路，本發(fā)明降低隨機(jī)良率缺陷的方法是用于更正后繞線布局中的很可能產(chǎn)生開路或短路的線路。將該待更正線路中每一個的開路及短路的臨界面積分別乘以權(quán)重并累加，且同時進(jìn)行線路擴(kuò)展及線路加寬的不同調(diào)整而使得該累加值改變，從而得到這些線路的線路擴(kuò)展及線路加寬的最佳化更正。
文檔編號G06F17/50GK102054067SQ20091020963
公開日2011年5月11日 申請日期2009年10月30日 優(yōu)先權(quán)日2009年10月30日
發(fā)明者仝仰山 申請人:新思科技有限公司