專利名稱：：集成電路的退化分析方法及裝置的制作方法
技術領域：
：本發(fā)明是關于一種集成電路的分析方法與裝置，尤其是關于一種集成電路的退化分析方法與裝置。
背景技術：
：電路設計者為了在制成芯片前知道電路的性能，通常借助計算機輔助設計軟件以最佳化其電路設計。計算機輔助設計軟件通常提供電路在操作功能上的仿真，例如時序(timing)、電路布局及電路合成等。然而，在電路設計進入納米(nanometer)的時代，電路會因退化(degradation)而造成操作功能上的失效，因此電路的可靠性問題(reliability)越來越得到電路設計者的重視。退化產生的原因有很大一部份是因為半導體中MOS管的熱載流子老化(hot-carrieraging)>氧化層的可靠性(oxidereliability)及電子遷移(electromigration)現(xiàn)象所產生。而MOS管的壽命與許多性能參數(shù)有關，MOS管退化會造成其性能參數(shù)發(fā)生變化，例如隨著使用時間的增長，閾值電壓可能從0.7v升高到IV。如此一來，原來的電路設計有可能因MOS管的退化而失效。為了讓電路設計者可以在電路設計階段預知所設計電路的使用壽命，在計算機輔助設計軟件就必須加入退化分析以進行模擬。同時，退化分析也需使用于芯片制成后至封裝測試的階段，代工廠(foundry)必須確定產品的確符合產品規(guī)格中對可靠性的要求。Berkeley大學曾提出一種電路可靠性的測試軟件，稱為BERT，發(fā)表于IEEETRANSACTIONSONCOMPUTER-AIDEDDESIGNOFINTEGRATEDCIRCUITSANDSYSTEMS,Vol.12,No.10,October1993。圖1是BERT的流程示意圖。在步驟11，輸入檔案，例如BERT的控制指令。在步驟12，輸入提取的可靠性參數(shù)。在步驟13，輸入提取的器件參數(shù)。在步驟14，前處理器產生中間檔案，該中間檔案為后處理器所需使用的資料。在步驟15，儲存中間檔案。在步驟16，前處理器將數(shù)據(jù)傳至電路模擬軟件，例如SPICE，而電路模擬軟件會記錄MOS管的每個端點的電壓波形。在步驟17，在電路模擬軟件執(zhí)行后，后處理器使用電路模擬軟件產生的端點波形以進行可靠性分析，并產生.agetable和.agebjt的檔案。在步驟18，如果使用者只要求失效的統(tǒng)計，則BERT輸出且停止。若使用者要求對比熱載流子老化前和熱載流子老化后的結果，則BERT繼續(xù)執(zhí)行，其指使前處理器利用.agetable和.agebjt的檔案產生關于MOS管老化的SPICE參數(shù)，并由SPICE模擬老化的電路行為，之后可以同時輸出電路老化前及老化后的輸出電壓波形對比。因為制程的不斷發(fā)展，電路內MOS管的數(shù)量等級也越作越大，而代工廠也會要求一種較有效率的電路退化分析，不僅需準確的計算出退化數(shù)據(jù)，而且在模擬過程中需使用較少的內存空間。然而，現(xiàn)有的BERT相關商業(yè)軟件的每個器件的參數(shù)是一個數(shù)據(jù)卡(modelcard)，在進行施加應力后(post-stress)模擬時會將原始的數(shù)據(jù)卡的所有參數(shù)加入網表中，如放入器件實例行(instanceline)中。而實際上代工廠可能僅需要數(shù)據(jù)卡中的幾個參數(shù)即可，例如，業(yè)界中通常一個數(shù)據(jù)卡有800左右個參數(shù)，而需要的僅5、6個。因此造成內存的極大浪費。因而，如何有效地減低電路退化分析中的內存消耗，減少運算時間及獲得更佳的性能，一直是業(yè)界關注的問題。
發(fā)明內容本發(fā)明提供一種集成電路的退化分析方法及裝置。本發(fā)明的應用程序接口提供使用者輸入自定義的器件參數(shù)來計算退化，而非使用數(shù)據(jù)卡的方式來計算退化，因此代工廠可以自定義其所需的可靠性模型，以避免在執(zhí)行時加載過多無用的參數(shù)，而影響到執(zhí)行速度及占用過多的內存。本發(fā)明的一實施例的集成電路的退化分析方法，其包含如下步驟由施加應力前模擬對每個器件進行退化模擬以得出退化信息；由使用端應用程序接口輸入使用者自定義的退化模型，該退化模型對應部分的退化信息；在施加應力后模擬退化分析時僅考慮該自定義的退化模型；輸出及對比退化前與退化后的波形。在一實施例中，該使用者是指代工廠。該施加應力前模擬和施加應力后模擬是使用HSPICE或HSIM來計算。在進行施加應力后模擬時僅將基于器件實例的自定義的幾個退化參數(shù)加入。該施加應力前模擬對每個器件進行退化模擬以得出閾值電壓及電子遷移率。在施加應力前模擬對每個器件進行退化模擬以得出退化信息后，需返回使用端應用程序接口，由使用者選擇其中需要的幾個作為退化信息加入網表。在一實施例中，本發(fā)明的方法另包含儲存該施加應力前模擬所產生的器件的應力信息的步驟。該波形為退化前及退化后的偏壓及電流的波形。本發(fā)明還提供一集成電路的退化分析裝置，包含一施加應力前模擬模塊，其對每個器件進行退化模擬以得出退化信息；一使用端應用程序接口模塊，供使用者輸入自定義的退化模型，該退化模型對應部分的退化信息；一器件退化信息存儲模塊，其存儲使用者挑選的特定退化模型；一施加應力后模擬模塊，在施加應力后模擬時僅考慮該挑選的特定退化模型；及一輸出模塊，輸出該施加應力前模擬模塊及施加應力后模擬模塊的輸出波形。本發(fā)明可藉由使用者自行定義的器件參數(shù)的加入而降低了器件實例行內關于計算退化的數(shù)據(jù)量，可使用較少的存儲容量，且可得到較佳的效果。本發(fā)明的應用程序接口提供使用者輸入器件參數(shù)來計算退化，而非使用數(shù)據(jù)卡的方式來計算退化，接口的整合讓使用者很容易操作，而且代工廠可以自定義其所需的MOSRA模型。圖1是BERT的流程示意圖；圖2示例本發(fā)明的一實施例的結構圖；圖3示例本發(fā)明的一實施例的流程圖；圖4示例本發(fā)明的另一實施例的結構圖；圖5示例本發(fā)明的HSIM/HSPICE的MOSRA應用程序接口示意圖；圖6示例本發(fā)明的兩階段的MOSRA模擬示意圖；圖7示例本發(fā)明的使用者自定義的可靠性模型示意圖；及圖8示例本發(fā)明的退化前與退化后的波形比較示意圖。具體實施例方式為便于更好的理解本發(fā)明的精神，以下結合本發(fā)明的優(yōu)選實施例對其作進一步說明。本發(fā)明在此所探討的方向為一種集成電路的退化分析方法與裝置。為了能徹底地了解本發(fā)明，將在以下的描述中提出詳盡的步驟及組成。顯然，本發(fā)明的實施并未限定于電路設計的技術人員所熟悉的特殊細節(jié)。另一方面，眾所周知的組成或步驟并未描述于細節(jié)中，以避免造成本發(fā)明不必要的限制。本發(fā)明的較佳實施例會詳細描述如下，然而除了這些詳細描述之外，本發(fā)明還可以廣泛地實施在其它的實施例中，且本發(fā)明的范圍不受限定，其以權利要求書為準。圖2示例本發(fā)明的一實施例的結構圖。在使用端MOSRA應用程序接口(M0SreliabilityAPI)21，使用者(例如代工廠)可以在使用端MOSRAAPI中利用使用者自定義退化參數(shù)的功能，以便在進行施加應力后模擬時僅將基于器件實例的自定義的幾個退化參數(shù)加入即可，從而提高了模擬性能，降低對內存的需求。在施加應力前模擬22(pre-stresssimulation)中，具體的施加應力前模擬對每個器件進行退化模擬得出相應的退化信息，如閾值電壓、電子遷移率等，并返回使用端MOSRAAPI,由代工廠選擇其中需要的幾個作為退化信息加入網表，進行施加應力后模擬(post-stresssimulation)0在器件的應力信息23中，用于儲存該施加應力前模擬22所產生的中間結果。在基于器件實例的退化M中，直接提取該應力信息23中使用者自定義退化參數(shù)的部分。在施加應力后模擬25中，僅將基于器件實例的自定義退化信息加入即可，由于所加入的參數(shù)較現(xiàn)有技術減少許多，從而提高了模擬性能，降低對內存的需求。在退化后模擬結果沈中，由該施加應力后模擬25執(zhí)行退化后模擬而得到以波形表示的偏壓及電流等。在退化前模擬結果27中，經由該施加應力前模擬22得到有關器件性能的參數(shù)信息，并以波形表示退化前的偏壓及電流等。最后，可將退化后模擬結果26與退化前模擬結果27相對比。圖3示例本發(fā)明的一實施例的流程圖。在步驟31，由施加應力前模擬對每個器件進行退化模擬，而得出相應的退化信息。然而，因為所有的退化信息數(shù)量很多，若全部加以運用，將耗費許多時間及內存空間。在步驟32，使用者選擇其中需要的幾個作為退化信息。在步驟33，由使用端MOSRA應用程序接口加入自定義的退化模型，使用者可使用曲線配適法(curvefitting)或夕卜插法(stressextrapolationalgorithm)白勺方式找出i亥退化模型。在步驟34，在施加應力后模擬時僅加入該自定義的退化參數(shù)。由于在施加應力后模擬階段中評價退化的程度，僅需特定的幾個退化參數(shù)，因此若能予以事前篩選，即可節(jié)省許多運算時間及內存空間。在步驟35，輸出及對比退化前與退化后的波形。圖4示例本發(fā)明的另一實施例的結構圖。使用端應用程序接口模塊41提供一接口供使用者加入自定義的退化參數(shù)，該使用者例如為代工廠。施加應力前模擬模塊42利用典型的電路模擬模塊(例如HSIM/HSPICE)對每個器件進行退化模擬得出相應的退化信息。器件退化信息存儲模塊43存儲使用者挑選的特定退化參數(shù)。施加應力后模擬模塊45利用典型的電路模擬模塊(例如HSIM/HSPICE)在施加應力后模擬時僅加入該自定義的退化參數(shù)而進行模擬。輸出模塊46輸出該施加應力前模擬模塊及施加應力后模擬模塊的輸出波形。圖5示例本發(fā)明的HSIM/HSPICE的MOSRA應用程序接口示意圖。其中，使用者自定義的可靠性模型51可以被編譯為動態(tài)數(shù)據(jù)庫.so檔，并在HSIM及HSPICE執(zhí)行時實時連接。該可靠性模型可以包含可定制的應力模型(customizedstressmodel)及壽命等廣泛性的資料。而HSIM及HSPICE可以內建(buildin)HCI/NBTI的調整公式(NBTI為PMOS器件內負偏置溫度不穩(wěn)定性，HCI為NMOS器件內部熱載流子注入引發(fā)的隨時間而改變的變異)ο圖6示例本發(fā)明的兩階段的MOSRA模擬示意圖。其中，器件實例行61及數(shù)據(jù)卡62同時連接至施加應力前模擬63及施加應力后模擬67。該施加應力前模擬63經由HSPICE/HSIM的模擬軟件的輔助，可以得到施加應力前模擬結果64。就該動態(tài)數(shù)據(jù)庫.so檔65而言，如圖5所述，其可含使用者自定義的可靠性模型66，并在HSIM及HSPICE執(zhí)行時實時連接。因此，該動態(tài)數(shù)據(jù)庫.so檔65包含施加應力前模擬63對每個器件進行退化模擬得出相應的退化信息，如閾值電壓、電子遷移率，并將該等數(shù)據(jù)限制于使用者自定義的可靠性模型數(shù)據(jù)內，避免在進行退化分析時加載過多無用的數(shù)據(jù)。該可靠性模型66可以包含可定制的應力模型及壽命等廣泛性的資料。之后，在第二階段，該施加應力后模擬69直接提取加載該動態(tài)數(shù)據(jù)庫.so檔65以進行退化分析，該加載的數(shù)據(jù)即為回饋的應力資料(back-annotatestressinfo)69。該施加應力后模擬67經由HSPICE/HSIM的模擬軟件的輔助，可以得到施加應力后模擬結果68。圖7示例本發(fā)明的使用者自定義的可靠性模型示意圖，其中顯示閾值電壓退化和施加應力時間的關系。由于閾值電壓退化和施加應力時間的對應關系呈現(xiàn)不規(guī)則型，因此使用者可利用曲線配適法或外插法的方式，找出最佳的可靠性模型。圖8示例本發(fā)明的對比退化前與退化后的波形比較示意圖，其中波形81為退化前的波形，波形82為退化后的波形。經由該并列的比較，使用者可據(jù)以判斷退化后的波形對其性能所造成的影響，并據(jù)以找出問題的所在，且進一步修正。藉由本發(fā)明，使用者可以在統(tǒng)一的MOSRAAPI上輸入自定義的相應的工藝退化模型及選擇必要的退化參數(shù)。該使用者自定義的退化模型包含使用者定義的模型參數(shù)和公式，及使用者定義的應力整合方法(stressintegrationmethod)。相較于現(xiàn)有技術，本發(fā)明的HSIM及HSPICE的MOSRA應用程序接口提供使用者選擇器件參數(shù)來模擬退化，而非使用數(shù)據(jù)卡的方式來計算退化，因此代工廠可以自定義其所需的MOSRA模型。本發(fā)明具有下列特點1.藉由器件參數(shù)的加入而降低了器件實例行內關于計算退化的數(shù)據(jù)量。2.使用較少的存儲容量(memoryusageevaluation)。3.得到較佳的執(zhí)行效果(run-timeevaluation)及接口整合效果。本發(fā)明的技術內容及技術特點已揭示如上，然而熟悉本領域的技術人員仍可能基于本發(fā)明的教示及揭示而作種種不背離本發(fā)明精神的替換及修飾。因此，本發(fā)明的保護范圍應不限于實施例所揭示的內容，而應包括各種不背離本發(fā)明的替換及修飾，并為本專利申請權利要求所涵蓋。權利要求1.一種集成電路的退化分析方法，其特征在于包含如下步驟由施加應力前模擬對每個器件進行退化模擬以得出退化信息；由使用端應用程序接口輸入使用者自定義的退化模型，該退化模型對應至部分的退化fn息；在施加應力后模擬退化分析時僅考慮該自定義的退化模型；及輸出及對比退化前與退化后的波形。2.根據(jù)權利要求1所述的退化分析方法，其特征在于，該使用者是指代工廠。3.根據(jù)權利要求1所述的退化分析方法，其特征在于該施加應力前模擬和施加應力后模擬是使用HSPICE或HSIM來計算。4.根據(jù)權利要求1所述的退化分析方法，其特征在于，在進行施加應力后模擬時僅將基于器件實例的自定義的幾個退化參數(shù)加入。5.根據(jù)權利要求1所述的退化分析方法，其特征在于，該施加應力前模擬對每個器件進行退化模擬以得出閾值電壓及電子遷移率。6.根據(jù)權利要求1所述的退化分析方法，其特征在于，在施加應力前模擬對每個器件進行退化模擬以得出退化信息后，需返回使用端應用程序接口，由使用者選擇其中需要的幾個作為退化信息加入網表。7.根據(jù)權利要求1所述的退化分析方法，其特征在于，其另包含儲存該施加應力前模擬所產生的器件的應力信息的步驟。8.根據(jù)權利要求1所述的退化分析方法，其特征在于，其中該波形為退化前及退化后的偏壓及電流的波形。9.一種集成電路的退化分析裝置，其特征在于包含一施加應力前模擬模塊，其對每個器件進行退化模擬以得出退化信息；一使用端應用程序接口模塊，供使用者輸入自定義的退化模型，該退化模型對應至部分的退化信息；一器件退化信息存儲模塊，其存儲使用者挑選的特定退化模型；一施加應力后模擬模塊，在施加應力后模擬時僅考慮該挑選的特定退化模型；及一輸出模塊，輸出該施加應力前模擬模塊及施加應力后模擬模塊的輸出波形。10.根據(jù)權利要求9所述的退化分析裝置，其特征在于，該輸出模塊另對比退化前與退化后的波形。11.根據(jù)權利要求9所述的退化分析裝置，其特征在于，該使用者是指代工廠。12.根據(jù)權利要求9所述的退化分析裝置，其特征在于，該施加應力前模擬模塊對每個器件進行退化模擬得出閾值電壓及電子遷移率。13.根據(jù)權利要求9所述的退化分析裝置，其特征在于，該施加應力前模擬模塊得出該退化信息后，該使用端應用程序接口模塊繼續(xù)由使用者選擇所需要的其中幾個，以作為退化信息加入網表。14.根據(jù)權利要求9所述的退化分析裝置，其特征在于，其另包含一器件應力信息模塊，以儲存該施加應力前模擬所產生的器件的應力信息。全文摘要本發(fā)明涉及一種集成電路的退化分析方法及裝置，該分析方法包含如下步驟由施加應力前模擬對每個器件進行退化模擬以得出退化信息；由使用端應用程序接口輸入使用者自定義的退化模型，該退化模型對應至部分的退化信息；在施加應力后模擬退化分析時僅考慮該自定義的退化模型；及輸出及對比退化前與退化后的波形。文檔編號G06F17/50GK102054066SQ20091020963公開日2011年5月11日申請日期2009年10月30日優(yōu)先權日2009年10月30日發(fā)明者劉偉東,孫家鑫,談永新申請人:新思科技(上海)有限公司