專利名稱：投影機及其控制方法和微處理器的制作方法
技術領域：
本發(fā)明涉及一種投影機及其控制方法和微處理器，且特別涉及一種具有復數(shù)個 RS232端口的投影機及其控制方法和微處理器。
背景技術：
一般商用投影機具有RS232端口以提供遠程控制功能。這類商用投影機可通過同 樣具有RS232端口的個人計算機來加以控制，控制項目例如調整投影機的亮度、對比度等 等。此外，隨著網絡的普及，高級的投影機還具有網絡模塊，因此具備可通過網絡來遠程控 制的功能。投影機可以通過網絡模塊連結至網絡，且網絡內的計算機或其它設備可通過上 述網絡模塊來控制及監(jiān)視投影機。然而，網絡模塊通常也是通過RS232端口來連接投影機， 因此，倘若要從兩個或更復數(shù)個遠程來控制投影機，投影機則要有對應的硬件來加以配合。參考圖1，圖1為現(xiàn)有的投影機30與網絡模塊36和個人計算機38的功能方塊圖。 使用者可通過網絡模塊36或個人計算機38來控制投影機30。投影機30具有控制芯片34 以及切換器32?？刂菩酒?4用以控制投影機30的操作，且切換器32用以建立控制芯片 34與網絡模塊36的電性連結或建立與個人計算機38的電性連結。詳言之，切換器32具 有三個RS232端口 41、42和43，分別通過纜線52、54和56與網絡模塊36、個人計算機38 和控制芯片34的RS232端口 45、46和44連接。然而，因為切換器32本身的限制，網絡模 塊36和個人計算機38兩者中同時只有一個能與切換器32建立電性連結。換言之，當切換 器32與網絡模塊36之間建立起電性連結時，切換器32與個人計算機38之間的電性連結 被切斷；而當切換器32與個人計算機38之間建立起電性連結時，切換器32與網絡模塊36 之間的電性連結被切斷。因此，投影機30同一時間只能接受網絡模塊36或個人計算機38 的控制，致使投影機30無法同時接受網絡模塊36和個人計算機38兩者的控制。此外，控 制芯片34會通過通用輸入輸出(general purposel/0, GPI0)線路48，傳送切換控制信號 至切換器32，而使得切換器32依據(jù)所接收到的切換控制信號，切換與網絡模塊36或與個人 計算機38之間的電性連結。因此，倘若投影機30進入待機模式，因控制芯片34停止運作， 所以會連帶使切換器32無法進行切換的操作。此時，通常是先使投影機30脫離待機模式， 才能通過控制芯片34來控制切換器32的操作，以選擇投影機30的遠程控制端為網絡模塊 36或個人計算機38。此外，當投影機30處于待機模式時，控制芯片34無法同時對網絡模 塊36和個人計算機38所傳送的控制指令作出反應。因此，圖1的架構對投影機30的使用 者來說，遠程控制端的選擇和切換并不方便。參考圖2，圖2為現(xiàn)有的投影機60與網絡模塊36和個人計算機38的功能方塊圖。 投影機60具有控制芯片62，用以控制投影機60的操作?？刂菩酒?2具有兩個RS232端口 64和66，分別通過纜線72和74與網絡模塊36和個人計算機38的RS232端口 45和46連 接。由此，網絡模塊36和個人計算機38可傳送指令至控制芯片62，以控制投影機60的操 作。然而，當投影機60處于待機模式時，控制芯片62即停止運作，故在投影機60處于待機 模式期間，網絡模塊36和個人計算機38無法通過控制芯片62來彼此聯(lián)系。

發(fā)明內容
本發(fā)明提出一種微處理器，可在投影機處于待機模式時，仍可通過復數(shù)個RS232 端口，接收復數(shù)個遠程的控制信號。本發(fā)明提出一種投影機，具有微處理器。當投影機處于待機模式時，微處理器仍可 通過復數(shù)個RS232端口，接收復數(shù)個遠程的控制信號。本發(fā)明提出一種控制方法，用于控制投影機的操作。上述投影機具有微處理器。當 投影機處于待機模式時，微處理器仍可通過復數(shù)個RS232端口，接收復數(shù)個遠程的控制信號。本發(fā)明的其它目的和優(yōu)點可以從本發(fā)明所揭露的技術特征中得到進一步的了解。為達上述之一或部分或全部目的或是其它目的，本發(fā)明的一實施例提供一種微處 理器。上述微處理器包括第一 RS232端口、第二 RS232端口、第三RS232端口以及緩沖存儲 器。第一 RS232端口電性連接于第一裝置的RS232端口，適于接收來自第一裝置的RS232 端口的輸入數(shù)據(jù)。第二 RS232端口電性連接于第二裝置的RS232端口，適于接收來自第二 裝置的RS232端口的輸入數(shù)據(jù)。第三RS232端口電性連接于第三裝置的RS232端口，適于 接收來自控制芯片的RS232端口的輸入數(shù)據(jù)。緩沖存儲器電性連接第一 RS232端口、第二 RS232端口和第三RS232端口，適于儲存第一 RS232端口、第二 RS232端口和第三RS232端 口所接收的輸入數(shù)據(jù)。微處理器適于執(zhí)行固件程序，以將第一 RS232端口、第二 RS232端口 和第三RS232端口所接收的輸入數(shù)據(jù)儲存于緩沖存儲器，并依次地讀取儲存于緩沖存儲器 中的每一筆輸入數(shù)據(jù)，以依據(jù)所讀取的該筆輸入數(shù)據(jù)的內容，將第一裝置、第二裝置和第三 裝置的三個RS232端口的其中之一設為該筆輸入數(shù)據(jù)的目的端口，并將所讀取的該筆輸入 數(shù)據(jù)傳送至上述的目的端口。本發(fā)明的一實施例提供一種投影機，適于投影畫面。上述投影機包括控制芯片 以及微處理器，控制芯片適于控制投影機的操作，且微處理器包括第一 RS232端口、第二 RS232端口、第三RS232端口以及緩沖存儲器。第一 RS232端口電性連接于第一裝置的 RS232端口，適于接收來自第一裝置的RS232端口的輸入數(shù)據(jù)。第二 RS232端口電性連接于 第二裝置的RS232端口，適于接收來自第二裝置的RS232端口的輸入數(shù)據(jù)。第三RS232端口 電性連接于控制芯片的RS232端口，適于接收來自控制芯片的RS232端口的輸入數(shù)據(jù)。緩沖 存儲器電性連接第一 RS232端口、第二 RS232端口和第三RS232端口，適于儲存第一 RS232 端口、第二 RS232端口和第三RS232端口所接收的輸入數(shù)據(jù)。微處理器適于執(zhí)行固件程序， 以將第一 RS232端口、第二 RS232端口和第三RS232端口所接收的輸入數(shù)據(jù)儲存于緩沖存 儲器，并依次地讀取儲存于緩沖存儲器中的每一筆輸入數(shù)據(jù)，以依據(jù)所讀取的該筆輸入數(shù) 據(jù)的內容，將第一裝置、第二裝置和第三裝置的三個RS232端口的其中之一設為該筆輸入 數(shù)據(jù)的目的端口，并將所讀取的該筆輸入數(shù)據(jù)傳送至上述的目的端口。本發(fā)明的一實施例提供一種控制方法，適于控制投影機的操作。上述投影機包括 控制芯片以及微處理器?？刂菩酒m于控制投影機的操作，且微處理器包括第一 RS232端 口、第二 RS232端口、第三RS232端口以及緩沖存儲器。第一 RS232端口電性連接于第一 裝置的RS232端口，適于接收來自第一裝置的RS232端口的輸入數(shù)據(jù)。第二 RS232端口電 性連接于第二裝置的RS232端口，適于接收來自第二裝置的RS232端口的輸入數(shù)據(jù)。第三RS232端口電性連接于控制芯片的RS232端口，適于接收來自控制芯片的RS232端口的輸入 數(shù)據(jù)。緩沖存儲器電性連接第一 RS232端口、第二 RS232端口和第三RS232端口，適于儲存 第一 RS232端口、第二 RS232端口和第三RS232端口所接收的輸入數(shù)據(jù)。上述控制方法包 括令微處理器執(zhí)行一固件程序，以將第一 RS232端口、第二 RS232端口和第三RS232端口 所接收的輸入數(shù)據(jù)儲存于緩沖存儲器；令微處理器依次地讀取儲存于緩沖存儲器中的每一 筆輸入數(shù)據(jù)；以及令微處理器依據(jù)所讀取的該筆輸入數(shù)據(jù)的內容，將第一裝置、第二裝置和 第三裝置的三個RS232端口的其中之一設為該筆輸入數(shù)據(jù)的目的端口，并將所讀取的該筆 輸入數(shù)據(jù)傳送至上述目的端口。在本發(fā)明的一實施例中，上述微處理器適于判斷所讀取的該筆輸入數(shù)據(jù)的來源端 口。上述來源端口表示所讀取的該筆輸入數(shù)據(jù)是來自第一裝置、第二裝置和第三裝置的三 個RS232端口中的哪一個RS232端口，且上述目的端口不同于上述來源端口。在本發(fā)明的一實施例中，上述微處理器還包括系統(tǒng)暫存區(qū)，電性連接緩沖存儲器。 當微處理器依次地讀取儲存于緩沖存儲器中的每一筆輸入數(shù)據(jù)時，被讀取的該筆輸入數(shù)據(jù) 被儲存至系統(tǒng)暫存區(qū)。且微處理器依據(jù)儲存至系統(tǒng)暫存區(qū)的該筆輸入數(shù)據(jù)的內容，傳送系 統(tǒng)暫存區(qū)所儲存的該筆輸入數(shù)據(jù)至上述目的端口。在本發(fā)明的一實施例中，上述第一 RS232端口、第二 RS232端口和第三RS232端口 各包括硬件輸入暫存區(qū)和硬件輸出暫存區(qū)。第一 RS232端口、第二 RS232端口和第三RS232 端口所各自接收的輸入數(shù)據(jù)適于暫存至各自的硬件輸入暫存區(qū)中，并由各自的硬件輸入暫 存區(qū)存入緩沖存儲器。第一 RS232端口、第二 RS232端口和第三RS232端口所各自輸出的 數(shù)據(jù)適于暫存至各自的硬件輸出暫存區(qū)中，并由各自的硬件輸出暫存區(qū)傳送至各自所電性 連接的第一裝置、第二裝置或第三裝置的RS232端口。在本發(fā)明的一實施例中，上述固件程序包括主程序以及至少一個接收中斷子程 序。微處理器用以執(zhí)行上述接收中斷子程序，以將儲存于硬件輸入暫存區(qū)的輸入數(shù)據(jù)寫入 至緩沖存儲器。微處理器用以執(zhí)行主程序，以依次地讀取儲存于緩沖存儲器中的每一筆輸 入數(shù)據(jù)，并將所讀取的該筆輸入數(shù)據(jù)暫存至系統(tǒng)暫存區(qū)。在本發(fā)明的一實施例中，上述固件程序還包括至少一個傳送中斷子程序。微處理 器用以執(zhí)行上述傳送中斷子程序，以將所讀取的該筆輸入數(shù)據(jù)先存入目的端口所電性連接 的第一 RS232端口、第二 RS232端口或第三RS232端口的硬件輸出暫存區(qū)，并傳送至上述目 的端口。在本發(fā)明的一實施例中，當投影機處于待機模式時，控制芯片停止運作。當微處理 器在投影機處于待機模式期間從第一裝置或第二裝置的RS232端口接收到啟動指令時，微 處理器令控制芯片開始運作，而使得投影機脫離待機模式。在本發(fā)明的上述實施例中，微處理器具有至少三個RS232端口，用以從不同裝置 的RS232端口接收指令或數(shù)據(jù)。微處理器的每個RS232端口所接收到的輸入數(shù)據(jù)適于被暫 存至緩沖存儲器中。微處理器從緩沖存儲器讀取每一筆輸入數(shù)據(jù)，并判斷各筆輸入數(shù)據(jù)的 目的端口，以傳送所接收到的輸入數(shù)據(jù)至對應的裝置。因上述緩沖存儲器的作用，微處理器 可不丟失來自各裝置的指令或數(shù)據(jù)。此外，上述微處理機亦可被應用于投影機，以在投影機 處于待機狀態(tài)時，使來自復數(shù)個遠程的控制信號可被傳送到投影機，以喚醒投影機。因此， 在投影機處于待機狀態(tài)的期間，因微處理機的作用，投影機仍可由遠程的裝置喚醒并加以操控。為讓本發(fā)明上述特征和優(yōu)點能更明顯易懂，下文舉出復數(shù)個實施例，并結合附圖， 作詳細說明如下。


圖1為現(xiàn)有的投影機與網絡模塊和個人計算機的功能方塊圖。圖2為另一現(xiàn)有的投影機與網絡模塊和個人計算機的功能方塊圖。圖3為本發(fā)明一實施例的投影機與網絡模塊和個人計算機的功能方塊圖。圖4為本發(fā)明一實施例的微處理器的功能方塊圖。圖5為本發(fā)明的一實施例的固件程序的結構圖。圖6為本發(fā)明一實施例的微處理器執(zhí)行主程序時的流程圖。圖7為本發(fā)明一實施例的微處理器執(zhí)行固件程序的任一接收中斷子程序時的流 程圖。圖8為本發(fā)明一實施例的微處理器執(zhí)行固件程序的任一傳送中斷子程序時的流 程圖。圖9為本發(fā)明一實施例的微處理器以及第一裝置、第二裝置和第三裝置的功能方 塊圖。圖10為圖9的微處理器的功能方塊圖。主要元件符號說明30、60、80:投影機32 切換器34 控制芯片36:網絡模塊38 個人計算機41、42、43、44、45、46、64、66、91、251、252、253 :RS232 端口48 通用輸入輸出線路52、54、56、72、74 纜線62 控制芯片90 控制芯片92:內部集成電路接端口94、96、98、261、262、263 連接線100 微處理器110 第一 RS232 端口120 第二 RS232 端口1；30 第三 RS232 端口140 緩沖存儲器162 第一輸入緩沖存儲器區(qū)164 第一輸出緩沖存儲器區(qū)172 第二輸入緩沖存儲器區(qū)
174第二輸出緩沖存儲器區(qū)
182第三輸入緩沖存儲器區(qū)
184第三輸出緩沖存儲器區(qū)
200固件程序
210主程序
221第一接收中斷子程序
222第一傳送中斷子程序
223 第二接收中斷子程序
224 第二傳送中斷子程序
225第:三接收中斷子程序
226第:三傳送中斷子程序
241第一裝置
242 第二裝置
243第二裝直
S602 S616 主程序的執(zhí)行步驟
S702 S706 接收中斷子程序的執(zhí)行步驟
S802 S806 傳送中斷子程序的執(zhí)行步驟
Rxl第一硬件輸入暫存區(qū)
Txl第一硬件輸出暫存區(qū)
Rx2 第二硬件輸入暫存區(qū)
Tx2 第二硬件輸出暫存區(qū)
Rx3第:三硬件輸入暫存區(qū)
Tx3第三硬件輸出暫存區(qū)
具體實施例方式有關本發(fā)明前述及其它技術內容、特點與功效，在以下結合附圖的優(yōu)選實施例的 詳細說明中，將可清楚的呈現(xiàn)。以下實施例中所提到的方向用語，例如上、下、左、右、前或 后等，僅是參考附圖的方向。因此，使用的方向用語是用來說明并非用來限制本發(fā)明。參考圖3，圖3為本發(fā)明一實施例的投影機80與網絡模塊36和個人計算機38的 功能方塊圖。投影機80適于投影畫面，并具有控制芯片90和微處理器100?？刂菩酒?0 適于控制投影機80的操作，且控制芯片90所控制的項目包括但不限于調整投影機80所投 影畫面的亮度、對比度、分辨率、色度、色溫...等。微處理器100耦接于控制芯片90，適于 在投影機80處于待機時，啟動控制芯片90。微處理器100包括第一 RS232端口 110、第二 RS232端口 120、第三RS232端口 130以及緩沖存儲器140。第一 RS232端口 110、第二 RS232 端口 120和第三RS232端口 130分別通過連接線94、96和98電性連接于網絡模塊36、個人 計算機38和控制芯片90的RS232端口 45、46和91。不同于圖1的切換器架構，圖3的微 處理器100在有電源供應的情況下，第一 RS232端口 110和第二 RS232端口 120可同時接 收來自網絡模塊36和個人計算機38的指令或數(shù)據(jù)。換言之，第一 RS232端口 110與網絡 模塊36之間的電性連結，以及第二 RS232端口 120與個人計算機38之間的電性連結可同時存在。此外，在投影機80處于待機模式的期間，微處理器100仍可運作，使網絡模塊36 和個人計算機38可通過微處理器100彼此聯(lián)系。緩沖存儲器140電性連接于第一 RS232端口 110、第二 RS232端口 120和第三 RS232端口 130，并適于儲存第一 RS232端口 110、第二 RS232端口 120以及第三RS232端口 130所接收的輸入數(shù)據(jù)。其中，上述的輸入數(shù)據(jù)包括指令及數(shù)據(jù)，并以符合RS232接端口的 傳輸協(xié)議的信號格式在網絡模塊36、個人計算機38和控制芯片90之間傳送。微處理器100適于執(zhí)行固件程序200，以將第一 RS232端口 110、第二 RS232端口 120和第三RS232端口 130所接收的輸入數(shù)據(jù)儲存于緩沖存儲器140，并依次地讀取儲存于 緩沖存儲器140中的每一筆輸入數(shù)據(jù)。微處理器100依據(jù)所讀取的該筆輸入數(shù)據(jù)的內容， 將網絡模塊36、個人計算機38和控制芯片90的三個RS232端口 45、46和91其中之一設為 微處理器100從緩沖存儲器140中所讀取的該筆輸入數(shù)據(jù)的目的端口(target port)，并將 所讀取的該筆輸入數(shù)據(jù)傳送至上述目的端口。舉例來說，當個人計算機38傳送用以調整投 影機80的投影畫面亮度的指令至微處理器100時，微處理器100將此指令的目的端口設為 控制芯片90，以將此指令傳送至控制芯片90。又例如，個人計算機38可傳送用以取得網絡 模塊36的網絡地址的指令至微處理器100，微處理器100將此指令的目的端口設為網絡模 塊36，以將此一指令轉送至網絡模塊36，當網絡模塊36接收到此指令，即可回傳網絡模塊 36的網絡地址給微處理器100，以使微處理器100轉送網絡模塊36的網絡地址給個人計算 機38?！阏f來，微處理器100可依據(jù)各筆輸入數(shù)據(jù)的來源，來判斷各筆輸入數(shù)據(jù)是由 網絡模塊36、個人計算機38或控制芯片90所傳送。詳言之，微處理器100用以判斷所讀取 的該筆輸入數(shù)據(jù)的的來源端口(source port)，上述來源端口表示所讀取的該筆輸入數(shù)據(jù) 是來自網絡模塊36、個人計算機38和控制芯片90的三個RS232端口 45、46和91中的哪一 個RS232端口。其中，由第一 RS232端口 110所接收的輸入數(shù)據(jù)的來源端口即為網絡模塊 36的RS232端口 45 ；由第二 RS232端口 120所接收的輸入數(shù)據(jù)的來源端口即為個人計算機 38的RS232端口 46 ；且由第三RS232端口 130所接收的輸入數(shù)據(jù)的來源端口即為控制芯片 90的RS232端口 91。當微處理器100設定任一筆輸入數(shù)據(jù)的目的端口時，該筆輸入數(shù)據(jù)的 目的端口不同于該筆輸入數(shù)據(jù)的來源端口，如此即可避免誤傳的狀況發(fā)生。在本發(fā)明一實施例中，當投影機80處于待機模式時，控制芯片90停止運作，當微 處理器100在投影機80處于待機模式的期間從網絡模塊36或個人計算機38的RS232端 口 45或46接收到啟動指令時，微處理器100令控制芯片90開始運作，而使得投影機80脫 離待機模式。因此，即使投影機80處于待機模式，投影機80仍可受控于網絡模塊36或個 人計算機38。在本發(fā)明一實施例中，控制芯片90與微處理器100另通過內部集成電路 (inter-integrated circuit, I2C)接端口 92連接。當投影機80處于正常操作模式下，微 處理器100通過內部集成電路接端口 92從控制芯片90取得投影機80的操作溫度、風扇運 轉狀態(tài)等信息，進而依據(jù)所獲得的信息，調整投影機80的光源的驅動功率或風扇的轉速， 以達到投影機80過熱保護的作用。參考圖4，圖4為本發(fā)明一實施例的微處理器100的功能方塊圖。在本實施例中， 第一 RS232端口 110、第二 RS232端口 120和第三RS232端口 130各包括硬件輸入暫存區(qū)和硬件輸出暫存區(qū)。如圖所示，第一 RS232端口 110具有第一硬件輸入暫存區(qū)Rxl和第一硬件 輸出暫存區(qū)Txl ；第二 RS232端口 120具有第二硬件輸入暫存區(qū)Rx2和第二硬件輸出暫存區(qū) Tx2 ；且第三RS232端口 130具有第三硬件輸入暫存區(qū)Rx3和第三硬件輸出暫存區(qū)Tx3。第 一 RS232端口 110、第二 RS232端口 120和第三RS232端口 130所各自接收的輸入數(shù)據(jù)適于 暫存至各自的硬件輸入暫存區(qū)Rxl、Rx2或Rx3中，并由各自的硬件輸入暫存區(qū)Rxl、Rx2或 Rx3存入緩沖存儲器140。此外，上述微處理器100的緩沖存儲器140可區(qū)分為第一輸入緩 沖存儲器區(qū)162、第一輸出緩沖存儲器區(qū)164、第二輸入緩沖存儲器區(qū)172、第二輸出緩沖存 儲器區(qū)174、第三輸入緩沖存儲器區(qū)182、第三輸出緩沖存儲器區(qū)184以及系統(tǒng)暫存區(qū)190。 網絡模塊36所傳送的輸入數(shù)據(jù)適于存在第一硬件輸入暫存區(qū)Rxl，微處理器100將第一硬 件輸入暫存區(qū)Rxl所儲存的輸入數(shù)據(jù)存入緩沖存儲器140。相似地，個人計算機38所傳送 的輸入數(shù)據(jù)適于存在第二硬件輸入暫存區(qū)Rx2，微處理器100將第二硬件輸入暫存區(qū)Rx2所 儲存的輸入數(shù)據(jù)存入緩沖存儲器140 ；控制芯片90所傳送的輸入數(shù)據(jù)適于存在第三硬件輸 入暫存區(qū)Rx3，微處理器100將第三硬件輸入暫存區(qū)Rx3所儲存的輸入數(shù)據(jù)存入緩沖存儲器 140。在本發(fā)明一實施例中，第一輸入緩沖存儲器區(qū)162、第二輸入緩沖存儲器區(qū)172和 第三輸入緩沖存儲器區(qū)182的數(shù)據(jù)容量大于第一硬件輸入暫存區(qū)Rxl、第二硬件輸入暫存 區(qū)Rx2和第三硬件輸入暫存區(qū)Rx3的數(shù)據(jù)容量。舉例來說，在本發(fā)明一實施例中，第一輸入 緩沖存儲器區(qū)162、第二輸入緩沖存儲器區(qū)172和第三輸入緩沖存儲器區(qū)182的數(shù)據(jù)容量 各為255字節(jié)(bytes)，第一硬件輸入暫存區(qū)Rxl、第二硬件輸入暫存區(qū)Rx2和第三硬件輸 入暫存區(qū)Rx3的數(shù)據(jù)容量各為4個字節(jié)。微處理器100適于快速地將第一硬件輸入暫存區(qū) Rxl、第二硬件輸入暫存區(qū)Rx2和第三硬件輸入暫存區(qū)Rx3所暫存的數(shù)據(jù)轉移至對應的輸入 緩沖存儲器區(qū)。因此，通過緩沖存儲器140的儲存功能，微處理器100可不丟失來自網絡模 塊36、個人計算機38和控制芯片90的輸入數(shù)據(jù)。上述實施例中，第一輸入緩沖存儲器區(qū)162、第一輸出緩沖存儲器區(qū)164、第二輸 入緩沖存儲器區(qū)172、第二輸出緩沖存儲器區(qū)174、第三輸入緩沖存儲器區(qū)182、第三輸出緩 沖存儲器區(qū)184以及系統(tǒng)暫存區(qū)190都屬于同一個緩沖存儲器140。然而，在本發(fā)明的一實 施例中，第一輸入緩沖存儲器區(qū)162、第一輸出緩沖存儲器區(qū)164、第二輸入緩沖存儲器區(qū) 172、第二輸出緩沖存儲器區(qū)174、第三輸入緩沖存儲器區(qū)182、第三輸出緩沖存儲器區(qū)184 以及系統(tǒng)暫存區(qū)190可以屬于復數(shù)個緩沖存儲器。如上所述，微處理器100適于執(zhí)行固件程序200，以將第一 RS232端口 110、第二 RS232端口 120和第三RS232端口 130所接收的輸入數(shù)據(jù)儲存于緩沖存儲器140，并依次地 讀取儲存于緩沖存儲器140中的每一筆輸入數(shù)據(jù)。在本發(fā)明的一實施例中，上述固件程序 200具有一主程序、復數(shù)個接收中斷子程序以及復數(shù)個傳送中斷子程序。參考圖5，圖5為 本發(fā)明的一實施例的固件程序200的結構圖。固件程序200具有主程序210、第一接收中斷 子程序221、第一傳送中斷子程序222、第二接收中斷子程序223、第二傳送中斷子程序224、 第三接收中斷子程序225以及第三傳送中斷子程序226。同時參照圖4和圖5。微處理器100用以執(zhí)行第一接收中斷子程序221，以將儲存 于第一硬件輸入暫存區(qū)Rxl的輸入數(shù)據(jù)寫入至緩沖存儲器140的第一輸入緩沖存儲器區(qū) 162。相似地，微處理器100用以執(zhí)行第二接收中斷子程序223，以將儲存于第二硬件輸入暫存區(qū)Rx2的輸入數(shù)據(jù)寫入至緩沖存儲器140的第二輸入緩沖存儲器區(qū)172 ；且微處理器 100用以執(zhí)行第三接收中斷子程序225，以將儲存于第三硬件輸入暫存區(qū)Rx3的輸入數(shù)據(jù)寫 入至緩沖存儲器140的第三輸入緩沖存儲器區(qū)182。此外，微處理器100用以執(zhí)行主程序 210，以依次地讀取第一硬件輸入暫存區(qū)Rxl、第二硬件輸入暫存區(qū)Rx2和第三硬件輸入暫 存區(qū)Rx3的每一筆輸入數(shù)據(jù)，并將所讀取的該筆輸入數(shù)據(jù)暫存至系統(tǒng)暫存區(qū)190。在本發(fā) 明一實施例中，微處理器100讀取儲存于緩沖存儲器140中的輸入數(shù)據(jù)的順序為第一輸入 緩沖存儲器區(qū)162、第二輸入緩沖存儲器區(qū)172及第三輸入緩沖存儲器區(qū)182。當微處理器 100處理完第三輸入緩沖存儲器區(qū)182所儲存的數(shù)據(jù)，則再次從第一輸入緩沖存儲器區(qū)162 讀取數(shù)據(jù)并予以處理。值得注意的是，上述微處理器100讀取儲存于緩沖存儲器140中的 輸入數(shù)據(jù)的順序并不以此為限。此外，在本發(fā)明一實施例中，微處理器100可記錄每一筆輸 入數(shù)據(jù)傳入微處理器100時的先后次序，并依據(jù)此先后次序，依次地從對應的硬件輸入暫 存區(qū)讀取輸入資料并予以處理。系統(tǒng)暫存區(qū)190適于暫存上述微處理器100正在處理的該筆輸入數(shù)據(jù)，每當微處 理器100處理完一筆輸入數(shù)據(jù)，微處理器100將處理過的該筆輸入數(shù)據(jù)存入至緩沖存儲器 140中對應的輸出緩沖存儲器區(qū)。微處理器100執(zhí)行對應的傳送中斷子程序，以將對應的輸 出緩沖存儲器區(qū)中的輸入數(shù)據(jù)，傳送至對應的目的端口。舉例來說，倘若微處理器100判斷 出儲存于系統(tǒng)暫存區(qū)190中的該筆輸入數(shù)據(jù)的目的端口為控制芯片90的RS232端口 91， 則該筆輸入數(shù)據(jù)被存至第三輸出緩沖存儲器區(qū)184，微處理器100執(zhí)行第三傳送中斷子程 序226，以將此筆輸入數(shù)據(jù)由第三輸出緩沖存儲器區(qū)184傳送至第三硬件輸出暫存區(qū)Tx3， 而使得第三RS232端口將此筆輸入數(shù)據(jù)傳送至控制芯片90的RS232端口 91。參考圖6，圖6為本發(fā)明一實施例的微處理器100執(zhí)行主程序210時的流程圖。在步驟S602中，微處理器100初始化上述的第一 RS232端口 110、第二 RS232端口 120和第三 RS232端口 130。在步驟S604中，微處理器100檢查緩沖存儲器140的第一輸入緩沖存儲 器區(qū)162、第二輸入緩沖存儲器區(qū)172和第三輸入緩沖存儲器區(qū)182中是否存有數(shù)據(jù)。當?shù)?一輸入緩沖存儲器區(qū)162、第二輸入緩沖存儲器區(qū)172或第三輸入緩沖存儲器區(qū)182中有數(shù) 據(jù)時，微處理器100開始讀取第一輸入緩沖存儲器區(qū)162、第二輸入緩沖存儲器區(qū)172或第 三輸入緩沖存儲器區(qū)182中的數(shù)據(jù)，并判斷是否已經接收到結尾字符(步驟S606)。倘若微 處理器100尚未讀取到結尾字符，微處理器100將目前所讀取的數(shù)據(jù)存入系統(tǒng)暫存區(qū)190， 并繼續(xù)讀取緩沖存儲器140的數(shù)據(jù)(步驟S608)，直到讀取到結尾字符為止。上述結尾字符 可以是特定字符串或數(shù)值，例如0x0D，但本發(fā)明并不限于此。當微處理器100讀取到結尾 字符時，表示微處理器100已經讀取到一筆完整的輸入數(shù)據(jù)，并可進行后續(xù)的步驟。在步驟 S610中，微處理器100可從系統(tǒng)暫存區(qū)190中讀取一筆完整的輸入數(shù)據(jù)，在步驟S612中，微 處理器100檢查所讀取的該筆輸入數(shù)據(jù)的核對和(Checksum)是否正確。倘若在步驟S612 中，微處理器100檢查出上述核對和并不正確，則微處理器100告知該筆輸入數(shù)據(jù)的來源端 口所對應的裝置以令所對應的裝置重新傳送，并回到步驟S604以讀取緩沖存儲器140中其 它筆輸入數(shù)據(jù)。然而，當上述核對和在步驟S612中被檢查出是正確時，微處理器100在步 驟S614中，依據(jù)該筆輸入數(shù)據(jù)的內容以及該筆輸入數(shù)據(jù)是由微處理器100的哪一個RS232 端口所接收，判斷該筆輸入數(shù)據(jù)的目的端口。舉例來說，在本發(fā)明一實施例中，每一筆輸入 數(shù)據(jù)具有識別碼，用以標示該筆輸入數(shù)據(jù)的目的端口為何。又例如在本發(fā)明一實施例中，微處理器100通過判斷每一筆輸入數(shù)據(jù)的內容為指令或數(shù)據(jù)，來判斷該筆輸入數(shù)據(jù)的目的端 口應該為何。在步驟S616中，微處理器100將系統(tǒng)暫存區(qū)190所儲存的該筆輸入數(shù)據(jù)傳送 至目的端口所對應的輸出緩沖存儲器區(qū)。例如，當微處理器100在步驟S614中判斷上述目 的端口為控制芯片90的RS232端口 91，微處理器100將系統(tǒng)暫存區(qū)190所儲存的該筆輸入 數(shù)據(jù)傳送至第三輸出緩沖存儲器區(qū)184。相似地，當微處理器100在步驟S614中判斷上述 目的端口為網絡模塊36的RS232端口 45，微處理器100將系統(tǒng)暫存區(qū)190所儲存的該筆輸 入數(shù)據(jù)傳送至第一輸出緩沖存儲器區(qū)164 ；當微處理器100在步驟S614中判斷上述目的端 口為個人計算機的RS232端口 46，微處理器100將系統(tǒng)暫存區(qū)190所儲存的該筆輸入數(shù)據(jù) 傳送至第二輸出緩沖存儲器區(qū)174。參考圖7，圖7為本發(fā)明一實施例的微處理器100執(zhí)行固件程序200的任一接收中 斷子程序時的流程圖。其中，上述任一接收中斷子程序包括第一接收中斷子程序221、第二 接收中斷子程序223和第三接收中斷子程序225。首先，在步驟S702中，當有任何輸入數(shù) 據(jù)傳送到第一 RS232端口 110、第二 RS232端口 120和第三RS232端口 130時，接收到輸入 數(shù)據(jù)的第一 RS232端口 110、第二 RS232端口 120或第三RS232端口 130通知微處理器100 有輸入數(shù)據(jù)傳送過來，使得微處理器100執(zhí)行對應的接收中斷子程序(步驟S704)，以將對 應的硬件輸入暫存區(qū)的數(shù)據(jù)存入至對應的RS232端口的輸入緩沖存儲器區(qū)中(步驟S706)。 舉例來說，當?shù)谝?RS232端口 110從網絡模塊36接收到輸入數(shù)據(jù)時，微處理器100執(zhí)行第 一接收中斷子程序221，以將第一硬件輸入暫存區(qū)Rxl的數(shù)據(jù)存入至第一輸入緩沖存儲器 區(qū)162中。相似地，當?shù)诙?RS232端口 120從個人計算機38接收到輸入數(shù)據(jù)時，微處理器 100執(zhí)行第二接收中斷子程序223，以將第二硬件輸入暫存區(qū)Rx2的數(shù)據(jù)存入至第二輸入緩 沖存儲器區(qū)172中；當?shù)谌齊S232端口 130從控制芯片90接收到輸入數(shù)據(jù)時，微處理器100 執(zhí)行第三接收中斷子程序225，以將第三硬件輸入暫存區(qū)Rx3的數(shù)據(jù)存入至第三輸入緩沖 存儲器區(qū)182中。參考圖8，圖8為本發(fā)明一實施例的微處理器100執(zhí)行固件程序200的任一傳送中 斷子程序時的流程圖。上述任一傳送中斷子程序包括第一傳送中斷子程序222、第二傳送中 斷子程序224和第三傳送中斷子程序226。首先，當有任何輸入數(shù)據(jù)被存至第一輸出緩沖存 儲器區(qū)164、第二輸出緩沖存儲器區(qū)174或第三輸出緩沖存儲器區(qū)184(步驟S802)，微處理 器100執(zhí)行對應的傳送中斷子程序(步驟S804)，以將對應的RS232端口的輸出緩沖存儲器 區(qū)的數(shù)據(jù)存入至對應的硬件輸出暫存區(qū)中(步驟S806)。詳言之，當微處理器100將系統(tǒng)暫 存區(qū)190所儲存的輸入數(shù)據(jù)存至第一輸出緩沖存儲器區(qū)164，微處理器100執(zhí)行第一傳送 中斷子程序222，以將第一輸出緩沖存儲器區(qū)164的輸入數(shù)據(jù)傳送至第一硬件輸出暫存區(qū) Txl。相似地，當微處理器100將系統(tǒng)暫存區(qū)190所儲存的輸入數(shù)據(jù)存至第二輸出緩沖存儲 器區(qū)174，微處理器100執(zhí)行第二傳送中斷子程序224，以將第二輸出緩沖存儲器區(qū)174的 輸入數(shù)據(jù)傳送至第二硬件輸出暫存區(qū)Tx2 ；當微處理器100將系統(tǒng)暫存區(qū)190所儲存的輸 入數(shù)據(jù)存至第三輸出緩沖存儲器區(qū)184，微處理器100執(zhí)行第三傳送中斷子程序226，以將 第三輸出緩沖存儲器區(qū)184的輸入數(shù)據(jù)傳送至第三硬件輸出暫存區(qū)Tx3。此外，在本發(fā)明一實施例中，緩沖存儲器140未設置圖4中的第一輸出緩沖存儲器 區(qū)164、第二輸出緩沖存儲器區(qū)174和第三輸出緩沖存儲器區(qū)184。在該實施例中，固件程 序200也不具有圖5中的第一傳送中斷子程序222、第二傳送中斷子程序224和第三傳送中斷子程序226。在該實施例中，在圖6的流程的步驟S616中，微處理器100直接將系統(tǒng)暫存 區(qū)190所儲存的該筆輸入數(shù)據(jù)傳送至目的端口所對應的RS232端口的硬件輸出暫存區(qū)。雖然，上述實施例中的微處理器100被設置為處理網絡模塊36、個人計算機38以 及控制芯片90之間指令與數(shù)據(jù)的傳遞，但本發(fā)明的微處理器100的應用并不限于此。參考 圖9和圖10，圖9為本發(fā)明一實施例的微處理器100以及第一裝置241、第二裝置242和第 三裝置243的功能方塊圖。圖10則為圖9的微處理器100的功能方塊圖。在本實施例中， 微處理器100被配置為處理第一裝置241、第二裝置242和第三裝置243之間指令與數(shù)據(jù)的 傳遞。微處理器100的第一 RS232端口 110、第二 RS232端口 120和第三RS232端口 130分 別通過連接線261、262和263電性連接于第一裝置241的RS232端口 251、第二裝置242的 RS232端口 252和第三裝置243的RS232端口 253。微處理器100的第一 RS232端口 110、 第二 RS232端口 120和第三RS232端口 130與三個RS232端口 251、252和253之間是以符 合RS232接端口的傳輸協(xié)議彼此地聯(lián)系。至于微處理器100的運作方式，則可參照上述說 明，在此不再贅述。綜上所述，本發(fā)明上述實施例中的微處理器具有至少三個RS232端口，用以從不 同裝置的RS232端口接收指令或數(shù)據(jù)。微處理器的每個RS232端口所接收到的輸入數(shù)據(jù)被 暫存至緩沖存儲器中。微處理器從緩沖存儲器讀取每一筆輸入數(shù)據(jù)，并判斷各筆輸入數(shù)據(jù) 的目的端口，以傳送所接收到的輸入數(shù)據(jù)至對應的裝置。因上述緩沖存儲器的作用，微處理 器可不丟失來自各裝置的指令或數(shù)據(jù)。此外，上述微處理機亦可被應用于投影機，當投影機 處于待機狀態(tài)時，來自復數(shù)個遠程的控制信號可無誤地傳送到投影機，以喚醒投影機，且連 接投影機的復數(shù)個裝置之間也可通過微處理器進行聯(lián)系。因此，在投影機處于待機狀態(tài)的 期間，因微處理器的作用，投影機仍可由遠程的裝置喚醒并加以操控。以上所述，僅為本發(fā)明的優(yōu)選實施例，不能以此限定本發(fā)明實施的范圍，即所有依 本發(fā)明權利要求書及發(fā)明說明內容所作的簡單的等效變化與修改，仍屬本發(fā)明的保護范圍 內。另外本發(fā)明的任一實施例或權利要求不須達成本發(fā)明所揭露的全部目的或優(yōu)點或特 點。此外，摘要和標題僅是用來輔助專利文件檢索，并非用來限制本發(fā)明的權利范圍。
權利要求
一種微處理器，包括第一RS232端口，電性連接于第一裝置的RS232端口，適于接收來自所述第一裝置的所述RS232端口的輸入數(shù)據(jù)；第二RS232端口，電性連接于第二裝置的RS232端口，適于接收來自所述第二裝置的所述RS232端口的輸入數(shù)據(jù)；第三RS232端口，電性連接于第三裝置的RS232端口，適于接收來自所述第三裝置的所述RS232端口的輸入數(shù)據(jù)；以及緩沖存儲器，電性連接于所述第一RS232端口、所述第二RS232端口和所述第三RS232端口，適于儲存所述第一RS232端口、所述第二RS232端口和所述第三RS232端口所接收的輸入數(shù)據(jù)；其中所述微處理器適于執(zhí)行固件程序，以將所述第一RS232端口、所述第二RS232端口和所述第三RS232端口所接收的輸入數(shù)據(jù)儲存于所述緩沖存儲器，并依次地讀取儲存于所述緩沖存儲器中的每一筆輸入數(shù)據(jù)，以依據(jù)所讀取的該筆輸入數(shù)據(jù)的內容，將所述第一裝置、所述第二裝置和所述第三裝置的該三個RS232端口的其中之一設為該筆輸入數(shù)據(jù)的目的端口，并將所讀取的該筆輸入數(shù)據(jù)傳送至所述目的端口。
2.根據(jù)權利要求1所述的微處理器，其中所述微處理器用以判斷所讀取的該筆輸入數(shù) 據(jù)的來源端口，所述來源端口表示所讀取的該筆輸入數(shù)據(jù)是來自所述第一裝置、所述第二 裝置和所述第三裝置的該三個RS232端口中的哪一個RS232端口，其中所述目的端口不同 于所述來源端口。
3.根據(jù)權利要求1所述的微處理器，還包括系統(tǒng)暫存區(qū)，電性連接于所述緩沖存儲器；其中當所述微處理器依次地讀取儲存于所述緩沖存儲器中的每一筆輸入數(shù)據(jù)時，被讀 取的該筆輸入數(shù)據(jù)被儲存至所述系統(tǒng)暫存區(qū)，所述微處理器依據(jù)儲存至所述系統(tǒng)暫存區(qū)的 該筆輸入數(shù)據(jù)的內容，傳送所述系統(tǒng)暫存區(qū)所儲存的該筆輸入數(shù)據(jù)至所述目的端口。
4.根據(jù)權利要求1所述的微處理器，其中所述第一RS232端口、所述第二 RS232端口和 所述第三RS232端口各包括硬件輸入暫存區(qū)和硬件輸出暫存區(qū)，所述第一 RS232端口、所述 第二 RS232端口和所述第三RS232端口所各自接收的輸入數(shù)據(jù)暫存至各自的所述硬件輸入 暫存區(qū)中，且由各自的所述硬件輸入暫存區(qū)存入所述緩沖存儲器，其中所述第一 RS232端口、所述第二 RS232端口和所述第三RS232端口所各自輸出的 數(shù)據(jù)適于暫存至各自的所述硬件輸出暫存區(qū)中，并由各自的所述硬件輸出暫存區(qū)傳送至各 自所電性連接的所述第一裝置、所述第二裝置或所述第三裝置的RS232端口。
5.根據(jù)權利要求4所述的微處理器，其中所述固件程序包括主程序以及至少一個接收 中斷子程序，所述微處理器用以執(zhí)行所述至少一個接收中斷子程序，以將儲存于這些硬件 輸入暫存區(qū)的輸入數(shù)據(jù)寫入至所述緩沖存儲器，且所述微處理器用以執(zhí)行所述主程序，以 依次地讀取儲存于所述緩沖存儲器中的每一筆輸入數(shù)據(jù)，并將所讀取的該筆輸入數(shù)據(jù)暫存 至所述系統(tǒng)暫存區(qū)。
6.根據(jù)權利要求5所述的微處理器，其中所述固件程序還包括至少一個傳送中斷子程 序，所述微處理器用以執(zhí)行所述至少一個傳送中斷子程序，以將所讀取的該筆輸入數(shù)據(jù)存 入所述目的端口所電性連接的所述第一 RS232端口、所述第二 RS232端口或所述第三RS232端口的所述硬件輸出暫存區(qū)，并傳送所讀取的該筆輸入數(shù)據(jù)至所述目的端口。
7.一種投影機，適于投影畫面，所述投影機包括控制芯片，適于控制所述投影機的操作；以及微處理器，包括第一 RS232端口、第二 RS232端口、第三RS232端口以及緩沖存儲器，其 中所述第一 RS232端口電性連接于第一裝置的RS232端口，適于接收來自所述第一裝置的 所述RS232端口的輸入數(shù)據(jù)，所述第二 RS232端口電性連接于第二裝置的RS232端口，適于 接收來自所述第二裝置的所述RS232端口的輸入數(shù)據(jù)，所述第三RS232端口電性連接于所 述控制芯片的RS232端口，適于接收來自所述控制芯片的所述RS232端口的輸入數(shù)據(jù)，所述 緩沖存儲器電性連接所述第一 RS232端口、所述第二 RS232端口和所述第三RS232端口，適 于儲存所述第一 RS232端口、所述第二 RS232端口和所述第三RS232端口所接收的輸入數(shù) 據(jù)；其中所述微處理器適于執(zhí)行固件程序，以將所述第一 RS232端口、所述第二 RS232端口 和所述第三RS232端口所接收的輸入數(shù)據(jù)儲存于所述緩沖存儲器，并依次地讀取儲存于所 述緩沖存儲器中的每一筆輸入數(shù)據(jù)，以依據(jù)所讀取的該筆輸入數(shù)據(jù)的內容，將所述第一裝 置、所述第二裝置和所述第三裝置的該三個RS232端口的其中之一設為該筆輸入數(shù)據(jù)的目 的端口，并將所讀取的該筆輸入數(shù)據(jù)傳送至所述目的端口。
8.根據(jù)權利要求7所述的投影機，其中所述微處理器用以判斷所讀取的該筆輸入數(shù)據(jù) 的來源端口，所述來源端口表示所讀取的該筆輸入數(shù)據(jù)是來自所述第一裝置、所述第二裝 置和所述第三裝置的該三個RS232端口中的哪一個RS232端口，其中所述目的端口不同于 所述來源端口。
9.根據(jù)權利要求7所述的投影機，其中所述微處理器還包括系統(tǒng)暫存區(qū)，電性連接所述緩沖存儲器；其中當所述微處理器依次地讀取儲存于所述緩沖存儲器中的每一筆輸入數(shù)據(jù)時，被讀 取的該筆輸入數(shù)據(jù)被儲存至所述系統(tǒng)暫存區(qū)，且所述微處理器依據(jù)儲存至所述系統(tǒng)暫存區(qū) 的該筆輸入數(shù)據(jù)的內容，傳送所述系統(tǒng)暫存區(qū)所儲存的該筆輸入數(shù)據(jù)至所述目的端口。
10.根據(jù)權利要求7所述的投影機，其中所述第一RS232端口、所述第二 RS232端口和 所述第三RS232端口各包括硬件輸入暫存區(qū)和硬件輸出暫存區(qū)，所述第一 RS232端口、所述 第二 RS232端口和所述第三RS232端口所各自接收的輸入數(shù)據(jù)適于暫存至各自的所述硬件 輸入暫存區(qū)中，并由各自的所述硬件輸入暫存區(qū)存入所述緩沖存儲器，其中所述第一 RS232端口、所述第二 RS232端口和所述第三RS232端口所各自輸出的 數(shù)據(jù)適于暫存至各自的所述硬件輸出暫存區(qū)中，并由各自的所述硬件輸出暫存區(qū)傳送至各 自所電性連接的所述第一裝置、所述第二裝置或所述第三裝置的RS232端口。
11.根據(jù)權利要求10所述的投影機，其中所述固件程序包括主程序以及至少一個接收 中斷子程序，所述微處理器用以執(zhí)行所述至少一個接收中斷子程序，以將儲存于這些硬件 輸入暫存區(qū)的輸入數(shù)據(jù)寫入至所述緩沖存儲器，且所述微處理器用以執(zhí)行所述主程序，以 依次地讀取儲存于所述緩沖存儲器中的每一筆輸入數(shù)據(jù)，并將所讀取的該筆輸入數(shù)據(jù)暫存 至所述系統(tǒng)暫存區(qū)。
12.根據(jù)權利要求11所述的投影機，其中所述固件程序還包括至少一個傳送中斷子程 序，所述微處理器用以執(zhí)行所述至少一個傳送中斷子程序，以將所讀取的該筆輸入數(shù)據(jù)存入所述目的端口所電性連接的所述第一 RS232端口、所述第二 RS232端口或所述第三RS232 端口的所述硬件輸出暫存區(qū)，并傳送所讀取的該筆輸入數(shù)據(jù)至所述目的端口。
13.根據(jù)權利要求7所述的投影機，其中當所述投影機處于待機模式時，所述控制芯片 停止運作，當所述微處理器在所述投影機處于所述待機模式期間從所述第一裝置或所述第 二裝置的RS232端口接收到啟動指令時，所述微處理器令所述控制芯片開始運作，而使得 所述投影機脫離所述待機模式。
14.一種控制方法，適于控制投影機的操作，所述投影機包括控制芯片以及微處理器， 所述控制芯片適于控制所述投影機的操作，所述微處理器包括第一 RS232端口、第二 RS232 端口、第三RS232端口以及緩沖存儲器，其中所述第一 RS232端口電性連接于第一裝置的 RS232端口，適于接收來自所述第一裝置的所述RS232端口的輸入數(shù)據(jù)，所述第二 RS232端 口電性連接于第二裝置的RS232端口，適于接收來自所述第二裝置的所述RS232端口的輸 入數(shù)據(jù)，所述第三RS232端口電性連接于所述控制芯片的RS232端口，適于接收來自所述控 制芯片的所述RS232端口的輸入數(shù)據(jù)，所述緩沖存儲器電性連接所述第一 RS232端口、所述 第二 RS232端口和所述第三RS232端口，適于儲存所述第一 RS232端口、所述第二 RS232端 口和所述第三RS232端口所接收的輸入數(shù)據(jù)，所述控制方法包括令所述微處理器執(zhí)行固件程序，以將所述第一 RS232端口、所述第二 RS232端口和所述 第三RS232端口所接收的輸入數(shù)據(jù)儲存于所述緩沖存儲器；令所述微處理器依次地讀取儲存于所述緩沖存儲器中的每一筆輸入數(shù)據(jù)；以及令所述微處理器依據(jù)所讀取的該筆輸入數(shù)據(jù)的內容，將所述第一裝置、所述第二裝置 和所述第三裝置的該三個RS232端口的其中之一設為該筆輸入數(shù)據(jù)的目的端口，并將所讀 取的該筆輸入數(shù)據(jù)傳送至所述目的端口。
15.根據(jù)權利要求14所述的控制方法，還包括令所述微處理器判斷所讀取的該筆輸入數(shù)據(jù)的來源端口，其中所述來源端口表示所讀 取的該筆輸入數(shù)據(jù)是來自所述第一裝置、所述第二裝置和所述第三裝置的該三個RS232端 口中的哪一個RS232端口，且所述目的端口不同于所述來源端口。
16.根據(jù)權利要求14所述的控制方法，其中所述微處理器還包括系統(tǒng)暫存區(qū)，電性連 接所述緩沖存儲器，當所述微處理器依次地讀取儲存于所述緩沖存儲器中的每一筆輸入數(shù) 據(jù)時，被讀取的該筆輸入數(shù)據(jù)被儲存至所述系統(tǒng)暫存區(qū)，所述微處理器依據(jù)儲存至所述系 統(tǒng)暫存區(qū)的該筆輸入數(shù)據(jù)的內容，傳送所述系統(tǒng)暫存區(qū)所儲存的該筆輸入數(shù)據(jù)至所述目的 端□。
17.根據(jù)權利要求14所述的控制方法，其中所述第一RS232端口、所述第二 RS232端口 和所述第三RS232端口各包括硬件輸入暫存區(qū)和硬件輸出暫存區(qū)，所述第一 RS232端口、所 述第二 RS232端口和所述第三RS232端口所各自接收的輸入數(shù)據(jù)適于暫存至各自的所述硬 件輸入暫存區(qū)中，并由各自的所述硬件輸入暫存區(qū)存入所述緩沖存儲器，其中所述第一 RS232端口、所述第二 RS232端口和所述第三RS232端口所各自輸出的 數(shù)據(jù)適于暫存至各自的所述硬件輸出暫存區(qū)中，并由各自的所述硬件輸出暫存區(qū)傳送至各 自所電性連接的所述第一裝置、所述第二裝置或所述第三裝置的RS232端口。
18.根據(jù)權利要求17所述的控制方法，其中所述固件程序包括主程序以及至少一個接 收中斷子程序，所述微處理器用以執(zhí)行所述至少一個接收中斷子程序，以將儲存于這些硬件輸入暫存區(qū)的輸入數(shù)據(jù)寫入至所述緩沖存儲器，且所述微處理器用以執(zhí)行所述主程序， 以依次地讀取儲存于所述緩沖存儲器中的每一筆輸入數(shù)據(jù)，并將所讀取的該筆輸入數(shù)據(jù)暫 存至所述系統(tǒng)暫存區(qū)。
19.根據(jù)權利要求18所述的控制方法，其中所述固件程序還包括至少一個傳送中斷子程序，所述微處理器用以執(zhí)行所述至少一個傳送中斷子程序，以將所讀取的該筆輸入數(shù) 據(jù)存入所述目的端口所電性連接的所述第一 RS232端口、所述第二 RS232端口或所述第三 RS232端口的所述硬件輸出暫存區(qū)，并傳送所讀取的該筆輸入數(shù)據(jù)至所述目的端口。
20.根據(jù)權利要求14所述的控制方法，其中當所述投影機處于待機模式時，所述控制 芯片停止運作，當所述微處理器在所述投影機處于所述待機模式期間從所述第一裝置或所 述第二裝置的RS232端口接收到啟動指令時，所述微處理器令所述控制芯片開始運作，而 使得所述投影機脫離所述待機模式。
全文摘要
一種投影機及其控制方法和微處理器。投影機具有控制芯片和微處理器。微處理器具有至少三個RS232端口，其中一個RS232端口電性連接控制芯片，且其余兩個RS232端口分別電性連接第一裝置和第二裝置。微處理器適于通過上述RS232端口，在上述控制芯片、第一裝置和第二裝置之間傳送指令和數(shù)據(jù)。此外，當投影機處于待機模式，控制芯片為關閉，且微處理器為開啟。在投影機處于待機模式的期間，第一裝置或第二裝置通過對應的RS232，傳送指令至微處理器，以開啟當時關閉中的控制芯片。由此，通過微處理器的復數(shù)個RS232端口，即使投影機處于待機模式，仍可由復數(shù)個遠程控制投影機。
文檔編號G06F9/445GK101989245SQ20091016445
公開日2011年3月23日 申請日期2009年8月5日 優(yōu)先權日2009年8月5日
發(fā)明者徐圣倫, 陳振家 申請人:中強光電股份有限公司