專利名稱：有效利用電子系統(tǒng)中的處理器高速緩存器的方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及用于有效實(shí)現(xiàn)電子系統(tǒng)的技術(shù)，更具體而言，涉及用于 有效利用電子系統(tǒng)中的處理器高速緩存器的方法。
背景技術(shù)：
用于有效實(shí)現(xiàn)電子系統(tǒng)的開發(fā)技術(shù)是當(dāng)前電子系統(tǒng)的設(shè)計(jì)者和生產(chǎn)者深切 關(guān)注的事項(xiàng)。然而，有效實(shí)現(xiàn)電子系統(tǒng)可能對(duì)系統(tǒng)設(shè)計(jì)者提出了嚴(yán)重的挑戰(zhàn)。
例如，隨著人們對(duì)增長(zhǎng)的系統(tǒng)功能和性能的要求的提高，會(huì)需要更多的系統(tǒng)處 理能力和需要附加的硬件資源。由于增長(zhǎng)的制造成本和低效的操作，處理或硬 件需求的增長(zhǎng)還會(huì)導(dǎo)致相應(yīng)的不利經(jīng)濟(jì)影響。
另外，用于處理各種先進(jìn)操作的系統(tǒng)能力的提高會(huì)給系統(tǒng)用戶帶來更多好 處，但也會(huì)對(duì)各種系統(tǒng)部件的控制和管理提出更多的要求。例如， 一種在分布 式電子網(wǎng)絡(luò)上與其他外部裝置進(jìn)行通信的電子系統(tǒng)由于所涉及的雙向通信性和 很多電子網(wǎng)絡(luò)的復(fù)雜性，而可能受益于有效的實(shí)施。
由于對(duì)系統(tǒng)資源所增長(zhǎng)的需求、顯著增長(zhǎng)的數(shù)據(jù)量值、以及某種所需要的 操作環(huán)境，這顯然導(dǎo)致開發(fā)用于有效實(shí)施電子系統(tǒng)的新技術(shù)關(guān)系到有關(guān)的電子 技術(shù)。因此，基于上述所有原因，開發(fā)用于實(shí)施和利用電子系統(tǒng)的有效技術(shù)值 得當(dāng)前電子系統(tǒng)的設(shè)計(jì)者、生產(chǎn)者、和用戶深切關(guān)注。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，披露了 一種用于有效使用連接至電子裝置中的處理器的處理 器高速緩存器的方法。根據(jù)本發(fā)明的一個(gè)實(shí)施例，外部裝置首先產(chǎn)生向電子系 統(tǒng)的控制器的讀取請(qǐng)求，以從連接至該電子系統(tǒng)的存儲(chǔ)器中訪問目標(biāo)數(shù)據(jù)。然
后，控制器在連接至該控制器的i/o總線上檢測(cè)來自外部裝置的讀取請(qǐng)求。
響應(yīng)于此，控制器的主模塊經(jīng)由處理器總線播發(fā)僅尋址監(jiān)聽信號(hào)
(address-only snoop signal)到該電子系統(tǒng)的處理器。接著，該電子系統(tǒng)確定是 否由于播發(fā)上述的僅尋址監(jiān)聽信號(hào)而導(dǎo)致監(jiān)聽命中(snoop hit)發(fā)生。監(jiān)聽命 中可限定為以下情況，其中，從該電子系統(tǒng)的存儲(chǔ)器中拷貝出來的緩存數(shù)據(jù)隨 后被修改，使處理器高速緩存器中的本地緩存數(shù)據(jù)不再與存儲(chǔ)器中的原始對(duì)應(yīng) 數(shù)據(jù)相同。
如果未發(fā)生監(jiān)聽命中，則然后控制器立即從存儲(chǔ)器訪問原始目標(biāo)數(shù)據(jù)，并 可提供原始目標(biāo)數(shù)據(jù)給外部裝置，從而完成所請(qǐng)求的讀取操作。然而，如果發(fā) 生了監(jiān)聽命中，則然后處理器通過釆用任何合適的技術(shù)進(jìn)行拒絕。處理器然后 對(duì)存儲(chǔ)器刷新所請(qǐng)求目標(biāo)數(shù)據(jù)的緩存版本(緩存數(shù)據(jù))，以替換所請(qǐng)求目標(biāo)數(shù)據(jù) 的原始版本。
根據(jù)本發(fā)明，處理器有利地將刷新的緩存數(shù)據(jù)本地保存于緩存器中，以在 隨后的處理操作過程中方便和快速地進(jìn)行訪問。控制器可在處理器總線上執(zhí)行 確認(rèn)監(jiān)聽過程，以確保所請(qǐng)求的目標(biāo)數(shù)據(jù)的最新版本已從高速緩存器拷貝到了 存儲(chǔ)器。
然后，控制器可從存儲(chǔ)器訪問更新的目標(biāo)數(shù)據(jù)。最后，控制器可將所請(qǐng)求 的目標(biāo)數(shù)據(jù)提供給外部裝置，從而完成所請(qǐng)求的讀取操作。至少基于上述理由， 本發(fā)明因此提供了 一種改進(jìn)方法，用于有效地使用電子系統(tǒng)中的處理器高速緩 存器。


圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的電子系統(tǒng)的框圖；圖2是根據(jù)本發(fā)明的圖1的處理器模塊的一個(gè)實(shí)施例的框圖3是根據(jù)本發(fā)明的圖1的控制器的一個(gè)實(shí)施例的框圖； 圖4是根據(jù)本發(fā)明的圖1的存儲(chǔ)器的一個(gè)實(shí)施例的框圖； 圖5A 圖5B是示出了根據(jù)本發(fā)明的數(shù)據(jù)緩存技術(shù)的框圖；以及 圖6A和6B是根據(jù)本發(fā)明的 一個(gè)實(shí)施例的有效利用處理器高速緩存器的方 法步驟的流程圖。
具體實(shí)施例方式
本發(fā)明涉及對(duì)實(shí)施電子系統(tǒng)過程的改進(jìn)。下面給出的描述使本領(lǐng)域的普通 技術(shù)人員能夠制作和使用本發(fā)明，并在專利申請(qǐng)及其要求的上下文范圍內(nèi)。對(duì) 本領(lǐng)域的技術(shù)人員來說，對(duì)所披露的實(shí)施例的各種修改將是顯而易見的，且本 文中的一般原理可以應(yīng)用于其它實(shí)施例。因此，本發(fā)明并不限于所給出的實(shí)施 例，而是限于與本文所描述的原理和特征相一致的最寬范圍。
這里所描述的本發(fā)明是作為一種用于有效執(zhí)行處理操作的系統(tǒng)和方法，其 包括處理器，其被構(gòu)造用于控制電子裝置內(nèi)的處理操作；以及存儲(chǔ)器，其連 接至該電子裝置以用于存儲(chǔ)電子信息。高速緩存器，其被提供用于本地存儲(chǔ)由 處理器從存儲(chǔ)器中的目標(biāo)數(shù)據(jù)所復(fù)制的緩存數(shù)據(jù)。處理器通常修改高速緩存器 中存儲(chǔ)的緩存數(shù)據(jù)。當(dāng)外部裝置啟動(dòng)讀取操作以訪問目標(biāo)數(shù)據(jù)時(shí)，處理器響應(yīng) 性地用緩存數(shù)據(jù)來更新目標(biāo)數(shù)據(jù)。此外，處理器還利用緩存數(shù)據(jù)保留過程以將 該緩存數(shù)據(jù)本地保留于高速緩存器中，以用于后續(xù)的處理操作。
現(xiàn)在參照?qǐng)D1，其示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的電子系統(tǒng)112的框圖。 在圖1的實(shí)施例中，電子系統(tǒng)112可包括但不限于處理器模塊116、控制器 120、和存儲(chǔ)器128。在可選實(shí)施例中，電子系統(tǒng)112可使用除圖2實(shí)施例所論
述的某些部件和結(jié)構(gòu)之外或者代替圖2實(shí)施例所論述的某些部件和結(jié)構(gòu)的部件 和結(jié)構(gòu)來實(shí)現(xiàn)。
在圖1的實(shí)施例中，處理器模塊116可實(shí)現(xiàn)為包括任何合適且兼容的處理 器裝置，其執(zhí)行用于控制和管理電子系統(tǒng)112的操作的軟件命令。下面將結(jié)合圖2進(jìn)一步討論處理器模塊116。在圖l的實(shí)施例中，電子系統(tǒng)112可利用控 制器120以進(jìn)行雙向協(xié)調(diào)通信，該通信用于處理器總線124上的處理器模塊116 和用于存儲(chǔ)器總線132上的存儲(chǔ)器128。電子系統(tǒng)112還可利用控制器120,以 用于通過輸入/輸出(I/O)總線140來與一個(gè)或多個(gè)外部裝置136通信。下面 結(jié)合圖3進(jìn)一步討論控制器120。在圖l的實(shí)施例中，存儲(chǔ)器128可實(shí)現(xiàn)為包 括任何期望的存儲(chǔ)裝置的組合，其又包括但不限于只讀存儲(chǔ)器(ROM)、隨 機(jī)存取存儲(chǔ)器(RAM)、以及各種其他類型的易失性和非易失性存儲(chǔ)器。下面 結(jié)合圖4進(jìn)一步討論存儲(chǔ)器128。
現(xiàn)在參照?qǐng)D2,其示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖1處理器模塊116 的方框圖。在圖2的實(shí)施例中，處理器模塊116可包括，但不限于處理器214 和高速緩存器212。在可選實(shí)施例中，處理器模塊116可容易地使用除圖2實(shí) 施例所論述的某些部件和結(jié)構(gòu)之外或者代替圖2實(shí)施例所論述的某些部件和結(jié) 構(gòu)的部件和結(jié)構(gòu)來實(shí)現(xiàn)。
在圖2的實(shí)施例中，處理器214通常從存儲(chǔ)器128 (圖1 )訪問期望數(shù)據(jù)的 拷貝，并把所訪問的數(shù)據(jù)本地存儲(chǔ)于高速緩存器212中以用于更快速和方便的 訪問。為了維護(hù)處理器模塊116的最佳性能，盡可能地將相關(guān)數(shù)據(jù)本地保存于 高速緩存器212中，這很重要。如果給定數(shù)據(jù)是存儲(chǔ)于處理器高速緩存器中， 則認(rèn)為高速緩存器212中的緩存數(shù)據(jù)比存儲(chǔ)于存儲(chǔ)器128 (圖1 )中的對(duì)應(yīng)數(shù)據(jù) 更新，這是因?yàn)樘幚砥?14可能在從存儲(chǔ)器128讀取了原始數(shù)據(jù)之后，就已修 改了高速緩存器212中的緩存數(shù)據(jù)。
因此，如果外部裝置136想要從存儲(chǔ)器128讀取目標(biāo)數(shù)據(jù)，以讀取目標(biāo)數(shù) 據(jù)的最新版本，則外部裝置136初始請(qǐng)求處理器214允許通過監(jiān)聽過程或其他 合適的技術(shù)從存儲(chǔ)器128讀取目標(biāo)數(shù)據(jù)。如果處理器214先前已將目標(biāo)數(shù)據(jù)的 拷貝從存儲(chǔ)器128傳送至高速緩存器212,則外部裝置136在控制器120(圖1 ) 從存儲(chǔ)器128提供更新的目標(biāo)數(shù)據(jù)到正請(qǐng)求的外部裝置136之前，優(yōu)選地進(jìn)行 等待，直到將目標(biāo)數(shù)據(jù)的緩存版本刷新寫回存儲(chǔ)器128。
在常規(guī)系統(tǒng)中，當(dāng)處理器響應(yīng)于讀取請(qǐng)求而刷新取自處理器高速緩存器的緩存數(shù)據(jù)時(shí)，處理器會(huì)無效、刪除、或相反放棄來自處理器高速緩存器的已刷
新的緩存數(shù)據(jù)。然而，根據(jù)本發(fā)明的圖2實(shí)施例，在處理器214對(duì)存儲(chǔ)器128 刷新緩存數(shù)據(jù)以響應(yīng)來自外部裝置136的讀取請(qǐng)求之后，處理器214會(huì)有利地 通過利用合適的緩存數(shù)據(jù)保留技術(shù)將所刷新的緩存數(shù)據(jù)保留于高速緩存器212 中，從而通過提高緩存命中成功幾率來加速處理器214對(duì)特定的已刷新的緩存 數(shù)據(jù)的下一次訪問。
在圖2實(shí)施例中，本發(fā)明可利用由控制器120 (圖1)播發(fā)至處理器214 的、專門的僅尋址監(jiān)聽信號(hào)以響應(yīng)于來自外部裝置136的讀取請(qǐng)求。在某些實(shí) 施例中，上述的僅尋址監(jiān)聽信號(hào)可包括僅尋址RWNIC (read-with-no-intent-to-cache,讀取而不緩存)信號(hào)。響應(yīng)于僅尋址監(jiān)聽信號(hào)， 電子系統(tǒng)112有利地支持用于處理器總線124和處理器模塊116的總線協(xié)議， 其允許處理器214把所請(qǐng)求的緩存版本的目標(biāo)數(shù)據(jù)從高速緩存器212刷新到存 儲(chǔ)器128中，而同時(shí)利用緩存數(shù)據(jù)保留技術(shù)將所刷新的緩存數(shù)據(jù)本地保留于高 速緩存器212中。
下面還結(jié)合圖5和圖6討論處理器模塊116的操作。
現(xiàn)在參照?qǐng)D3,其示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖1的控制器120的 框圖。在圖3的實(shí)施例中，控制器120包括但不限于處理器接口 316、存儲(chǔ) 器接口 320、輸入/輸出(I/O)接口 324、主模塊328、以及目標(biāo)模塊332。在 可選實(shí)施例中，控制器120可容易地使用除圖3實(shí)施例所論述的某些部件和結(jié) 構(gòu)之外或者代替圖3實(shí)施例所論述的某些部件和結(jié)構(gòu)的部件和結(jié)構(gòu)來實(shí)現(xiàn)。
在圖3實(shí)施例中，控制器120可接收I/0總線140上的來自外部裝置136 (圖1)的讀取請(qǐng)求，該請(qǐng)求用于從電子系統(tǒng)112的存儲(chǔ)器128 (圖1)中讀取 目標(biāo)數(shù)據(jù)。響應(yīng)于此，主模塊328可通過處理器總線124將僅尋址監(jiān)聽信號(hào)播 發(fā)至處理器214 (圖1)。在某些實(shí)施例中，上述的僅尋址監(jiān)聽信號(hào)可包括僅尋 址RWNIC (讀取而不緩存)，其對(duì)應(yīng)于地址階段，但不包括對(duì)應(yīng)的數(shù)據(jù)階段。
響應(yīng)于僅尋址監(jiān)聽信號(hào)，控制器120有利地支持用于處理器總線124和處 理器模塊116的總線協(xié)議，其允許處理器214把來自高速緩存器212 (圖2 )的緩存版本的所請(qǐng)求的目標(biāo)數(shù)據(jù)刷新寫入存儲(chǔ)器128中，而同時(shí)利用緩存數(shù)據(jù)保
留技術(shù)將所刷新的緩存數(shù)據(jù)本地保留于高速緩存器212中。在圖3的實(shí)施例中， 目標(biāo)模塊332可通過不執(zhí)行用于傳送與僅尋址監(jiān)聽周期相關(guān)的數(shù)據(jù)的任何類型 的數(shù)據(jù)階段而被構(gòu)造用于支持上述的僅尋址監(jiān)聽信號(hào)和緩存數(shù)據(jù)保留技術(shù)。下 面結(jié)合圖5和圖6進(jìn)一步描述控制器120的使用。
現(xiàn)在參照?qǐng)D4，其示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖1的存儲(chǔ)器128的 框圖。在圖4實(shí)施例中，存儲(chǔ)器128包括但不限于應(yīng)用軟件412、操作系統(tǒng) 416、數(shù)據(jù)420、和雜項(xiàng)信息424。在可選實(shí)施例中，存儲(chǔ)器128很容易使用除
圖4實(shí)施例所論述的某些部件和結(jié)構(gòu)之外或者代替圖4實(shí)施例所論述的某些部 件和結(jié)構(gòu)的部件和結(jié)構(gòu)來實(shí)現(xiàn)。
在圖4的實(shí)施例中，應(yīng)用軟件412可包括由處理器模塊116(圖l)運(yùn)行的 程序命令，以執(zhí)行用于電子系統(tǒng)112的各種功能和操作。應(yīng)用軟件412的特定 本質(zhì)和功能通常取決于以下因素而變化例如，對(duì)應(yīng)的電子系統(tǒng)112的具體類 型和特定功能。在圖4實(shí)施例中，搡作系統(tǒng)416可實(shí)現(xiàn)為高效地控制和協(xié)調(diào)電 子系統(tǒng)112的低層功能。
在圖4實(shí)施例中，數(shù)據(jù)420可包括為電子系統(tǒng)112所釆用的任何類型的信 息、數(shù)據(jù)、或程序命令。例如，數(shù)據(jù)420可包括各種類型的目標(biāo)數(shù)據(jù)， 一個(gè)或 多個(gè)外部裝置136可在讀取操作過程中請(qǐng)求從存儲(chǔ)器128訪問這些數(shù)據(jù)。在圖 4的實(shí)施例中，雜項(xiàng)信息424可包括任何合適類型的、為電子系統(tǒng)112所使用 的輔助數(shù)據(jù)或其他信息。下面結(jié)合圖5和圖6進(jìn)一步討論存儲(chǔ)器128的使用。
現(xiàn)在參照?qǐng)D5A 圖5B,其示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的數(shù)據(jù)高速緩 存技術(shù)的框圖。圖5A 5B的實(shí)例是出于舉例說明目的，在可選實(shí)施例中，高 速數(shù)據(jù)緩存技術(shù)可容易地使用除圖5A 圖5B實(shí)施例所論述的某些技術(shù)和結(jié)構(gòu) 之外或者代替圖5A 圖5B實(shí)施例所論述的某些技術(shù)和結(jié)構(gòu)的部件和結(jié)構(gòu)來執(zhí) 行。
在圖5A 5B的實(shí)例中，存儲(chǔ)器128包括存儲(chǔ)器數(shù)據(jù)A514(a)，其存儲(chǔ)于 存儲(chǔ)器128的相應(yīng)存儲(chǔ)地址A上。在某些環(huán)境下，在執(zhí)行處理功能時(shí)，為了方便和更快訪問，處理器214(圖2)可以將存儲(chǔ)器數(shù)據(jù)A 514 (a)的拷貝傳送 至本地處理器高速緩存器212作為緩存數(shù)據(jù)高速A*514 (b)。當(dāng)存儲(chǔ)于高速緩 存器212時(shí)，處理器214通?？尚薷幕蚋淖兙彺鏀?shù)據(jù)A*514 (b)，以變得與存 儲(chǔ)于存儲(chǔ)器128中的存儲(chǔ)器數(shù)據(jù)A514 (a)的原始版本不相同。
同時(shí)，在特定實(shí)例中，外部裝置136(圖1)在讀取搡作中，可以搜索以從 存儲(chǔ)器128訪問存儲(chǔ)器數(shù)據(jù)A514 (a)作為目標(biāo)數(shù)據(jù)。為了提供所請(qǐng)求目標(biāo)數(shù) 據(jù)的最新版本，處理器214可以將緩存數(shù)據(jù)AS514(b)刷新寫回存儲(chǔ)器128中， 以使用緩存數(shù)據(jù)八*514 (b)覆蓋存儲(chǔ)地址A處的存儲(chǔ)器數(shù)據(jù)A514 (a)。
在常規(guī)系統(tǒng)中，處理器214然后通常從高速緩存器212中刪除緩存數(shù)據(jù) A*514 (b)。然而，如果刪除了緩存數(shù)據(jù)A*514 (b),則當(dāng)下一次處理器214 進(jìn)行搜索以對(duì)或從緩存數(shù)據(jù)八*514^)執(zhí)行搡作時(shí)，處理器214必須執(zhí)行費(fèi)時(shí) 而繁重的讀取搡作，以從存儲(chǔ)器128返回存儲(chǔ)器數(shù)據(jù)A514 (a)到高速緩存器 212以作為緩存數(shù)據(jù)A*514 (b)。如上所述，電子系統(tǒng)112因此有利地支持用 于處理器總線124和處理器模塊116的總線協(xié)議，其使得處理器214將緩存數(shù) 據(jù)A*514 (b)從高速緩存器212刷新寫入存儲(chǔ)器128中，而同時(shí)響應(yīng)于上述僅 尋址監(jiān)聽信號(hào)，使用緩存保留技術(shù)將緩存數(shù)據(jù)A*514 ( b )本地保留于高速緩存 器212中。下面結(jié)合圖6來說明以上結(jié)合圖5所說明的數(shù)據(jù)高速緩存技術(shù)。
現(xiàn)在參照?qǐng)D6A和6B，其示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的有效使用高速 緩存器212的方法步驟的流程圖。圖6實(shí)例(圖6A和6B)的實(shí)例用于說明目 的，且在可選實(shí)施例中，本發(fā)明可很容易使用或者除圖6實(shí)施例所論述的某些 步驟和順序之外的步驟和順序。
在圖6A的實(shí)施例中，在步驟612中，外部裝置136初始對(duì)電子系統(tǒng)112 的控制器120產(chǎn)生讀取請(qǐng)求，以從存儲(chǔ)器128訪問目標(biāo)數(shù)據(jù)。在步驟616中， 控制器120檢測(cè)I/O總線140上的讀取請(qǐng)求。響應(yīng)于此，在步驟620中，控制 器120的主模塊328把僅尋址監(jiān)聽信號(hào)通過處理器總線124播發(fā)至電子系統(tǒng)112 的處理器模塊116。在步驟624中，電子系統(tǒng)112確定是否由于播發(fā)上述的僅 尋址監(jiān)聽信號(hào)而發(fā)生監(jiān)聽命中。監(jiān)聽命中可以限定為一種狀況，其中，從存儲(chǔ)器128拷貝的緩存數(shù)據(jù)隨后已被修改，使高速緩存器212中的本地緩存數(shù)據(jù)不 再與存儲(chǔ)器128中的原始對(duì)應(yīng)數(shù)據(jù)相同。
在步驟624中，如果發(fā)生監(jiān)聽命中，則圖6A的過程進(jìn)行到步驟628。然而， 如果在步驟624中未發(fā)生監(jiān)聽命中，則圖6A的過程進(jìn)行到圖6B的、用字母"B" 連接的步驟644。在步驟628中，如果已發(fā)生了監(jiān)聽命中，則然后處理器214 通過利用任何合適的技術(shù)予以拒絕。圖6A的過程然后前進(jìn)到圖6B的、用字母 "A"連接的步驟632。
在步驟632中，處理器214將所請(qǐng)求的目標(biāo)數(shù)據(jù)的緩存版本(緩存數(shù)據(jù)) 刷新寫入高速緩存器128,以替換所請(qǐng)求目標(biāo)數(shù)據(jù)的原始版本。在某些可選實(shí) 施例中，可中途截取目標(biāo)數(shù)據(jù)，并直接提供給正在請(qǐng)求的外部裝置136,而不 是首先將目標(biāo)數(shù)據(jù)存儲(chǔ)于存儲(chǔ)器128中。
根據(jù)本發(fā)明，在步驟636中，為了在隨后的處理操作過程中方便和快速訪 問，處理器214有利地將所刷新的緩存數(shù)據(jù)本地保存于高速緩存器212中。在 步驟640中，控制器120可在處理器總線124上執(zhí)行確認(rèn)監(jiān)聽過程，以確保已 將所請(qǐng)求的目標(biāo)數(shù)據(jù)的最新版本從高速緩存器212拷貝到存儲(chǔ)器128中。然后 在步驟644中，控制器120可以從存儲(chǔ)器128訪問已更新的目標(biāo)數(shù)據(jù)。最后， 在步驟648中，控制器120可向外部裝置136提供所請(qǐng)求的目標(biāo)數(shù)據(jù)，從而完 成所請(qǐng)求的讀取搡作。然后結(jié)東圖6的過程。至少出于上述原因，本發(fā)明因而 提供了一種改進(jìn)方法，以有效地使用電子系統(tǒng)112中的處理器高速緩存器212。
上面參照特定實(shí)施例說明了本發(fā)明。對(duì)于本領(lǐng)域的技術(shù)人員來說，顯然在 本文的啟示下，還可以有其他實(shí)施例。例如，本發(fā)明易于使用不同于上述實(shí)施 例的其他結(jié)構(gòu)和技術(shù)來實(shí)現(xiàn)。另外，可結(jié)合不同于上述系統(tǒng)的其他系統(tǒng)來有效 地應(yīng)用本發(fā)明。因此，本發(fā)明是要覆蓋上述實(shí)施例的這些和其他變型，這些僅 受權(quán)利要求所限制。
工業(yè)實(shí)用性
本文已經(jīng)描述了本發(fā)明的典型實(shí)施例，本發(fā)明在多個(gè)工業(yè)領(lǐng)域中找到了其 工業(yè)可用性，尤其是微電子領(lǐng)域，例如，在計(jì)算機(jī)服務(wù)器、在航空電子裝置中、以及在衛(wèi)星導(dǎo)航定位系統(tǒng)中。
權(quán)利要求
1、一種用于有效執(zhí)行處理操作的系統(tǒng)，包括處理器，其被構(gòu)造用于控制電子裝置中的所述處理操作；存儲(chǔ)器，其連接至所述電子裝置以用于存儲(chǔ)電子信息；高速緩存器，用于本地存儲(chǔ)由所述處理器從所述存儲(chǔ)器中的目標(biāo)數(shù)據(jù)拷貝出來的緩存數(shù)據(jù)，所述處理器隨后修改所述緩存數(shù)據(jù)；外部裝置，其發(fā)起讀取操作以訪問所述目標(biāo)數(shù)據(jù)，所述處理器響應(yīng)地用所述緩存數(shù)據(jù)更新所述目標(biāo)數(shù)據(jù)，所述處理器將所述緩存數(shù)據(jù)本地保留于所述高速緩存器中，以便于所述處理操作的后續(xù)處理操作，以及控制器，通過其實(shí)現(xiàn)所述處理器和所述存儲(chǔ)器雙向通信，所述控制器還調(diào)整所述外部裝置與所述電子裝置的所述處理器或所述存儲(chǔ)器之間的雙向通信，其中，所述處理操作為讀取操作。
2、 根據(jù)權(quán)利要求l所述的系統(tǒng)，其中，所述高速緩存器作為處理器高速緩 存器而被實(shí)現(xiàn)，其本地連接至所述處理器以用于存儲(chǔ)最初從所述電子裝置的所 述存儲(chǔ)器中拷貝出來的所選擇的數(shù)據(jù)，所述處理器高速緩存器使所述處理器快 速和方便地訪問所選擇的數(shù)據(jù)。
3、 根據(jù)權(quán)利要求l所述的系統(tǒng)，其中，所述電子裝置作為計(jì)算機(jī)裝置而被 實(shí)現(xiàn)，其連接至包括所述外部裝置的分布式電子網(wǎng)絡(luò)。
4、 根據(jù)權(quán)利要求l所述的系統(tǒng)，其中，所述處理器首先將所述目標(biāo)數(shù)據(jù)從 所述存儲(chǔ)器拷貝至所述高速緩存器中作為所述緩存數(shù)據(jù)，然后，所述處理器使 用所述緩存數(shù)據(jù)來執(zhí)行所述處理操作中的至少一種，所述處理器在執(zhí)行所述處 理操作中的至少一種的過程中改變有關(guān)于所述目標(biāo)數(shù)據(jù)的所述緩存數(shù)據(jù)。
5、 根據(jù)權(quán)利要求l所述的系統(tǒng)，其中，所述外部裝置通過向所述電子裝置 的控制器發(fā)送讀取請(qǐng)求以請(qǐng)求允許從所述存儲(chǔ)器中訪問所述目標(biāo)數(shù)據(jù)，來發(fā)起 所述讀取操作。
6、 根據(jù)權(quán)利要求5所述的系統(tǒng)，其中，所述電子裝置的所述控制器在用于把所述外部裝置連接至所述控制器的輸入/輸出總線上檢測(cè)來自所述外部裝置 的讀取請(qǐng)求。
7、 根據(jù)權(quán)利要求6所述的系統(tǒng)，其中，響應(yīng)于來自所述外部裝置的讀取請(qǐng) 求，所述控制器的主模塊在處理器總線上播發(fā)僅尋址監(jiān)聽信號(hào)到所述處理器。
8、 根據(jù)權(quán)利要求7所述的系統(tǒng)，其中，所述僅尋址監(jiān)聽信號(hào)包括僅尋址讀 取而不緩存信號(hào)。
9、 根據(jù)權(quán)利要求7所述的系統(tǒng)，其中，響應(yīng)于由所述控制器的主模塊在所 述處理器總線上播發(fā)的所述僅尋址監(jiān)聽信號(hào)，所述電子裝置確定是否檢測(cè)到監(jiān) 聽命中。
10、 根據(jù)權(quán)利要求9所述的系統(tǒng)，其中，所述監(jiān)聽命中指示自從所述緩 存數(shù)據(jù)從最初存儲(chǔ)于所述存儲(chǔ)器的所述目標(biāo)數(shù)據(jù)中拷貝出來，所述處理器修改 了所述緩存數(shù)據(jù)。
11、 根據(jù)權(quán)利要求9所述的系統(tǒng)，其中，只要未發(fā)生監(jiān)聽命中，所述控制 器就將所述目標(biāo)數(shù)據(jù)從所述存儲(chǔ)器傳送至所述外部裝置。
12、 根據(jù)權(quán)利要求9所述的系統(tǒng)，其中，只要發(fā)生監(jiān)聽命中，所述處理器 就用所述緩存數(shù)據(jù)更新所述目標(biāo)數(shù)據(jù)。
13、 根據(jù)權(quán)利要求12所述的系統(tǒng)，其中，在所述緩存數(shù)據(jù)被刷新寫回所述 存儲(chǔ)器中以更新所述目標(biāo)數(shù)據(jù)之后，而同時(shí)所述處理器使用緩存數(shù)據(jù)保留技術(shù) 將所述緩存數(shù)據(jù)本地保留于所述高速緩存器中。
14、 根據(jù)權(quán)利要求13所述的系統(tǒng)，其中，響應(yīng)于所述僅尋址監(jiān)聽信號(hào)，緩 存數(shù)據(jù)保留總線協(xié)議支持所述緩存數(shù)據(jù)保留技術(shù)。
15、 根據(jù)權(quán)利要求13所述的系統(tǒng)，其中，響應(yīng)于所述僅尋址監(jiān)聽信號(hào)，所 述控制器的目標(biāo)模塊不執(zhí)行用于傳送與所述僅尋址監(jiān)聽周期相關(guān)的數(shù)據(jù)的數(shù)據(jù) 階段。
16、 根據(jù)權(quán)利要求13所述的系統(tǒng)，其中，所述電子裝置執(zhí)行監(jiān)聽確認(rèn)過程, 以確認(rèn)所述存儲(chǔ)器中的所述目標(biāo)數(shù)據(jù)已經(jīng)用所述緩存數(shù)據(jù)更新。
17、 根據(jù)權(quán)利要求13所述的系統(tǒng)，其中，在所述目標(biāo)數(shù)據(jù)已用所述緩存數(shù)據(jù)更新之后，所述控制器從所述存儲(chǔ)器中訪問和發(fā)送所述目標(biāo)數(shù)據(jù)到所述外部 裝置。
18、 根據(jù)權(quán)利要求l所述的系統(tǒng)，其中，所述處理器能夠在所述目標(biāo)數(shù)據(jù) 更新之后，本地訪問所述高速緩存器中的緩存數(shù)據(jù)，而無需消耗處理資源，以 及無需等待將所述目標(biāo)數(shù)據(jù)讀回到所述高速緩存器作為緩存數(shù)據(jù)而需要的一段 傳輸時(shí)間。
19、 一種用于有效執(zhí)行處理操作的方法，包括通過使用處理器來控制在 電子裝置中的所述處理操作；將電子信息存儲(chǔ)在連接至所述電子裝置的存儲(chǔ)器中；將緩存數(shù)據(jù)存儲(chǔ)在高速緩存器中，所述緩存數(shù)據(jù)是由所述處理器從所述存儲(chǔ)器中的目標(biāo)數(shù)據(jù)拷貝出來，所述處理器隨后修改所述緩存數(shù)據(jù)；外部裝置發(fā)起讀取操作，從而訪問所述目標(biāo)數(shù)據(jù)，所述處理器響應(yīng)地用所述緩存數(shù)據(jù)來更新所述目標(biāo)數(shù)據(jù)，所述處理器將所述緩存數(shù)據(jù)本地保留于所述高速緩存器中，以便于所述處理搡作的后續(xù)處理搡作，以及所述處理器和所述存儲(chǔ)器通過控制器雙向通信，所述控制器還調(diào)整所述外部裝置與所述電子裝置的所述處理器或所述存儲(chǔ)器之間的雙向通信， 其中，所述處理操作為讀取操作。
全文摘要
一種用于有效地執(zhí)行處理操作的系統(tǒng)和方法，包括處理器，其被構(gòu)造用于控制電子裝置中的處理操作；和存儲(chǔ)器，其連接至電子裝置以用于存儲(chǔ)電子信息；高速緩存器，用于本地存儲(chǔ)由處理器從存儲(chǔ)器中的目標(biāo)數(shù)據(jù)所復(fù)制的緩存數(shù)據(jù)。處理器通常修改存儲(chǔ)于高速緩存器中的緩存數(shù)據(jù)。當(dāng)外部裝置發(fā)起讀取操作以訪問目標(biāo)數(shù)據(jù)時(shí)，處理器響應(yīng)地用緩存數(shù)據(jù)更新目標(biāo)數(shù)據(jù)。另外，處理器還使用緩存數(shù)據(jù)保留過程而將緩存數(shù)據(jù)本地保留于高速緩存器中，以便于后續(xù)的處理操作。
文檔編號(hào)G06F12/08GK101634969SQ20091015738
公開日2010年1月27日 申請(qǐng)日期2006年2月14日 優(yōu)先權(quán)日2005年2月15日
發(fā)明者羅伯特·A·希爾曼 申請(qǐng)人:麥斯韋爾技術(shù)股份有限公司