專利名稱：地址譯碼方法、裝置及單板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種地址譯碼方法、裝置及單板。
背景技術(shù)：
在通信系統(tǒng)和通信設(shè)備中，主板上的CPU (Central Processing Unit,中 央處理器)需要通過地址線發(fā)送地址信號(hào)，以訪問不同硬件設(shè)備的不同地址空 間。例如CPU可以通過總線與遵循該總線M^范的^e更件i殳備建立通訊，通過地址 總線發(fā)送的地址信號(hào)直接選通該硬件設(shè)備待訪問的地址空間。
在實(shí)現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)，現(xiàn)有技術(shù)中至少存在如下問題，CPU 可用于訪問地址空間的地址線的數(shù)量是固定的，從而CPU通過該地址線能直接 訪問(或選通讀寫)的硬件設(shè)備的地址空間也是有限的。當(dāng)該硬件設(shè)備的地址 空間大于該CPU能直接訪問的地址空間時(shí)，CPU也只能訪問能直接訪問的地址空 間之內(nèi)的地址。
例如INTEI^:司的IXP2350型號(hào)的CPU的能直^t妾訪問的地址空間為16MB。 當(dāng)該CPU外掛64M地址空間的硬件設(shè)備時(shí)，該CPU也只能訪問該硬件設(shè)備0 ~ 16MB 的地址空間的數(shù)據(jù)。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供一種地址譯碼方法、裝置及單板，以擴(kuò)大中央處理器能 夠訪問的地址空間。本發(fā)明的實(shí)施例采用如下技術(shù)方案 一方面，提供一種地址譯碼方法，包括
接收中央處理器發(fā)送的訪問待訪問地址的高位地址值，將所述高位地址值 轉(zhuǎn)換為訪問所述待訪問地址的高位地址信號(hào)；接收所述中央處理器發(fā)送的訪問所述待訪問地址的低位地址信號(hào)； 將所述高位地址信號(hào)和所述低位地址信號(hào)轉(zhuǎn)換為訪問所述待訪問地址的地 址信號(hào)。
一方面，提供一種地址譯碼裝置，通過總線與中央處理器和硬件設(shè)備相連 接，其特征在于，所述地址譯碼裝置包括
高位地址模塊，用于接收所述中央處理器通過所述總線發(fā)送的訪問所述硬 件設(shè)備中的待訪問地址的高位地址值，將所述高位地址值轉(zhuǎn)換為訪問所述待訪 問地址的高位地址信號(hào)；
低位地址模塊，用于接收所述中央處理器通過所迷總線發(fā)送的訪問所述待 訪問地址的低位地址信號(hào)；
譯碼模塊，用于將所述高位地址模塊轉(zhuǎn)換后的高位地址信號(hào)和所述低位地 址模塊接收的低位地址信號(hào)轉(zhuǎn)換為訪問所述所述待訪問地址的的地址信號(hào)。
一方面，提供一種通信單板，包括中央處理器、地址譯碼裝置、硬件設(shè) 備和總線；其中
所述地址譯碼裝置通過所述總線與所述中央處理器和所述硬件設(shè)備相連
接；
所述中央處理器，用于通過所述總線向所述地址譯碼裝置發(fā)送訪問所述硬 件設(shè)備中的待訪問地址的高位地址值和訪問所述待訪問地址的低位地址信號(hào)；
所述地址譯碼裝置，用于通過所述總線接收所述中央處理器發(fā)送的訪問所 述待訪問地址的高位地址值，將所述高位地址值轉(zhuǎn)換為高位地址信號(hào)；并通過
后將所述高位地址信號(hào)和所述低位地址信號(hào)轉(zhuǎn)換為訪問所述待訪問地址的地址 信號(hào)；所述硬件設(shè)備，用于通過所述總線接收所述地址譯碼裝置輸出的訪問所述 待訪問地址的地址信號(hào)，根據(jù)所述地址信號(hào)訪問所述待訪問地址。
本發(fā)明實(shí)施例提供的技術(shù)方案具有以下有益效果 可以擴(kuò)大中央處理器能夠訪問的地址空間。


圖1為本發(fā)明實(shí)施例一提供的地址譯碼方法的流程示意圖； 圖2為應(yīng)用本發(fā)明實(shí)施例一提供的譯碼方法來擴(kuò)大中央處理器能訪問的地 址空間的 一種單板結(jié)構(gòu)圖3為本發(fā)明實(shí)施例二提供的地址譯碼方法的流程示意圖； 圖4為圖2所示的場景中寄存器與存儲(chǔ)塊的映射關(guān)系圖； 圖5為本發(fā)明實(shí)施例三提供的地址譯碼裝置的結(jié)構(gòu)示意圖； 圖6為本發(fā)明實(shí)施例四提供的一種通信單板的結(jié)構(gòu)示意圖。
具體實(shí)施例方式
為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì) 本發(fā)明的幾個(gè)實(shí)施例作進(jìn)一步地的詳細(xì)描述。 實(shí)施例一
圖1為本實(shí)施例提供的一種地址譯碼方法的流程示意圖，如圖1所示，包
括
S101，接收中央處理器發(fā)送的訪問待訪問地址的高位地址值，將該高位地 址值轉(zhuǎn)換為訪問待訪問地址的高位地址信號(hào)。
當(dāng)中央處理器訪問的待訪問地址不在該中央處理器能直接訪問的地址空間 之內(nèi)時(shí)，中央處理器無法通過自身的地址線直接發(fā)送一個(gè)完整的用于訪問待訪 問地址的地址信號(hào)。因此，中央處理器可以將訪問待訪問地址的完整的地址信號(hào)拆分成兩部分， 一部分為高位地址信號(hào)， 一部分為低位地址信號(hào)；高位地址 信號(hào)為訪問待訪問地址的高位地址線的信號(hào)，低位地址信號(hào)為訪問待訪問地址 的高位地址線的信號(hào)，該信號(hào)可以是高低電平信號(hào)。后續(xù)各實(shí)施例所述高位地 址信號(hào)和低位地址信號(hào)的定義與此類似，不再贅述。
其中，中央處理器可以通過地址總線傳輸?shù)臀坏刂沸盘?hào)；而高位地址信號(hào) 則可以以高位地址值的形式通過數(shù)據(jù)總線或其它的總線進(jìn)行傳輸，該高位地址 值為中央處理器要訪問的待訪問地址的高位地址線的值。例如，接收中央處理 器通過數(shù)據(jù)總線發(fā)送的訪問待訪問地址的高位地址值后，將該高位地址值保存 到寄存器中，然后將該寄存器的值轉(zhuǎn)換為電平信號(hào)。
另一方面，該高位地址值也可以與低位地址信號(hào)按秩序通過地址總線進(jìn)行 傳輸，例如中央處理器通過該地址總線先傳輸高位地址值，然后再傳輸?shù)臀?地址信號(hào)。接收端接收到中央處理器傳輸?shù)母呶坏刂分岛?，將該高位地址值?存到寄存器中，然后再將該寄存器的值轉(zhuǎn)換為電平信號(hào)。
S102,接收中央處理器發(fā)送的訪問待訪問地址的低位地址信號(hào)。
例如，中央處理器可以通過地址總線發(fā)送訪問待訪問地址的低位的地址信
S103，將高位地址信號(hào)和低位地址信號(hào)轉(zhuǎn)換為訪問待訪問地址的地址信號(hào)。 該轉(zhuǎn)換包括將高位地址信號(hào)和低位地址信號(hào)按序組合成一個(gè)完整的地址 信號(hào)。例如高位地址信號(hào)為 "10 ", 低位地址信號(hào)為 "10000000011111111110001 ",則轉(zhuǎn)換后得到得完整的地址信號(hào)為 "1010000000011111111110001",該地址信號(hào)可用于訪問8M至16M的地址空 間的某一地址。
本發(fā)明實(shí)施例為擺脫中央處理器訪問的地址空間受地址線個(gè)數(shù)的限制，將中央處理器訪問任一待訪問地址的地址信號(hào)拆分成高位地址信號(hào)和低位地址信 號(hào)，接收端通過對(duì)接收到的高位地址信號(hào)和低位地址信號(hào)進(jìn)行譯碼處理得到一 個(gè)完整的地址信號(hào)，再根據(jù)譯碼后完整的地址信號(hào)去選通該待訪問的地址。從 而擴(kuò)大了中央處理器能夠訪問的地址空間，并可提高地址資源的利用率。 實(shí)施例二
圖2為本實(shí)施例提供的一種單板的結(jié)構(gòu)示意圖，包括CPU、存儲(chǔ)器、連接 CPU和存儲(chǔ)器的譯碼裝置，譯碼裝置可以采用可編程邏輯器件或現(xiàn)場可編程門陣 列實(shí)現(xiàn)，本實(shí)施例以EPLD (Erasable Programmable Logic Device,可擦編程 邏輯器件)為例進(jìn)行說明。
如圖2所示，EPLD與該存儲(chǔ)器的地址線、數(shù)據(jù)線、片選信號(hào)和其它控制線 建立了連接；另一方面，EPLD與CPU的地址線、數(shù)據(jù)線、片選信號(hào)和其它控制 線建立了連接。其中，該中央處理器包括23根地址線(Addr[22: 0] ), 16比特 的位寬(Date[15:0] )， CPU通過自身的地址線能直接選通或訪問的地址空間為 為8MB。存儲(chǔ)器的地址空間為32MB,該存儲(chǔ)器包括25根地址線和16比特的位 寬。EPLD可以將CPU的片選信號(hào)透傳到存儲(chǔ)器，使存儲(chǔ)器處于正常的工作狀態(tài)。 然后，CPU發(fā)送訪問待訪問地址的高位地址值和低位地址信號(hào)，通過EPLD譯碼 后得到一個(gè)訪問該存儲(chǔ)器中待訪問地址的完整的地址信號(hào)，EPLD根據(jù)譯碼后的 地址信號(hào)可以選通該存儲(chǔ)器中的待訪問的地址，EPLD在選通該存儲(chǔ)器中CPU訪 問的地址后，可以根據(jù)CPU的數(shù)據(jù)線和其它控制線所傳輸?shù)男畔?，?duì)該存儲(chǔ)器 中該地址存儲(chǔ)的數(shù)據(jù)執(zhí)行讀或?qū)懖僮鳌?br> 本實(shí)施例中，考慮到只有23根地址線的CPU只能直接對(duì)存儲(chǔ)器低位的23 根地址線進(jìn)行賦值以選通該存儲(chǔ)器0至8 MB地址空間的地址。為了使該CPU能 訪問該存儲(chǔ)器0至32 MB地址空間的任一地址，CPU將訪問該存儲(chǔ)器任一存儲(chǔ)空間的25位的地址信號(hào)拆分成23位的低位地址信號(hào)和2位的高位地址信號(hào)。其 中，23位的低位地址信號(hào)可以通過地址線進(jìn)行傳輸，2位的高位地址信號(hào)以高 位地址值的形式通過地址線或數(shù)據(jù)線進(jìn)行傳輸，本實(shí)施例中，2位的高位地址值 通過地址線進(jìn)行傳輸。
與CPU的分開傳送相對(duì)應(yīng)的，本實(shí)施例將存儲(chǔ)器的地址線也分成兩組，將 存儲(chǔ)器連續(xù)的低位地址線(Addr[22: 0])作為第一組，以對(duì)應(yīng)CPU的23位的 低位地址信號(hào)；并將存儲(chǔ)器其余的高位地址線(Addr[24: 23])作為第二組， 以對(duì)應(yīng)CPU的2位的高位地址信號(hào)。本實(shí)施例中，由于CPU通過地址線先后傳 輸高位地址信號(hào)和低位地址信號(hào)，因此，EPLD還需建立CPU的地址線與存儲(chǔ)器 的地址線之間的映射關(guān)系。例如預(yù)先建立存儲(chǔ)器的低位地址線與CPU的地址 線之間的映射；然后EPLD再通過一個(gè)兩位的寄存器建立該存儲(chǔ)器剩余的高位地 址線(Addr [24: 23])與該CPU指定的2根地址線之間的映射。EPLD建立好CPU 的地址線與存儲(chǔ)器的地址線之間的映射關(guān)系后，CPU可以通過以下步驟訪問該存 儲(chǔ)器的任一地址空間了，如圖3所示，包括
S301， CPU向EPLD發(fā)送高位地址值。本實(shí)施例中，該高位地址值可以通過 CPU指定的2根地址線進(jìn)行傳輸。在其它的應(yīng)用場景中，該高位地址值也可以通 過數(shù)據(jù)線或其它總線進(jìn)行傳輸。
S302, EPLD接收CPU設(shè)置的高位地址值，將高位地址值轉(zhuǎn)換為高位地址信 號(hào)。如圖2所示，例如，EPLD的一個(gè)寄存器接收并保存CPU發(fā)送的高位地址值， 將高位地址值轉(zhuǎn)換成電平信號(hào)。
S303， CPU向EPLD發(fā)送^f氐位地址信號(hào)。該地址信號(hào)可通過地址線傳傳輸。 S304， EPLD將高位地址信號(hào)和低位地址信號(hào)轉(zhuǎn)換為完整的地址信號(hào)。 執(zhí)行完上述步驟之后，EPLD向存儲(chǔ)器發(fā)送完整的地址信號(hào)，根據(jù)完整的地址信號(hào)對(duì)存儲(chǔ)器的所有地址線進(jìn)行賦值以選通CPU需要訪問的地址。 一方面， EPLD將接收的低位地址信號(hào)(該高位地址信號(hào)可以是高低電平信號(hào))輸入到存 儲(chǔ)器的低位地址線；另一方面，EPLD將轉(zhuǎn)換后的高位地址信號(hào)(該高位地址信 號(hào)可以是高低電平信號(hào))輸入到存儲(chǔ)器的高位地址線，如圖2所示，寄存器將 高位地址值轉(zhuǎn)換成電平信號(hào)后，可以通過EPLD連接該存儲(chǔ)器高位地址線的接口 將該電平信號(hào)輸入到存儲(chǔ)器的高位地址線。
本實(shí)施例等效于通過EPLD中2位的寄存器將CPU的23位的地址線擴(kuò)展為 25位的地址線。其中，將高位地址值寫入寄存器后，任一寄存器的值映射該存 儲(chǔ)器唯一的存儲(chǔ)塊。本實(shí)施例中，通過兩位的寄存器可以將存儲(chǔ)器的地址空間 分成四個(gè)存儲(chǔ)塊，建立的映射關(guān)系如圖4所示
當(dāng)寄存器的值為00時(shí)，映射存儲(chǔ)器0 ~ 8MB的存儲(chǔ)塊； 當(dāng)寄存器的值為01時(shí)，映射存儲(chǔ)器8 ~ 16MB的存儲(chǔ)塊； 當(dāng)寄存器的值為10時(shí)，映射存儲(chǔ)器16 ~ 24MB的存儲(chǔ)塊； 當(dāng)寄存器的值為ll時(shí)，映射存儲(chǔ)器24 ~ 32MB的存儲(chǔ)塊。 本實(shí)施例中，由于CPU的地址線少于存儲(chǔ)器的地址線，從而導(dǎo)致CPU無法 直接訪問存儲(chǔ)器中所有的地址空間。當(dāng)CPU可直接訪問的地址空間小于存儲(chǔ)器 的地址空間時(shí)，通過本實(shí)施例提供的譯碼方法，EPLD分別獲取到CPU訪問存儲(chǔ) 器的任一待訪問地址的的高位地址信號(hào)和低位地址信號(hào)，然后將高位地址信號(hào) 和低位地址信號(hào)轉(zhuǎn)換為完整的地址信號(hào)。得到完整的地址信號(hào)之后，則可以根 據(jù)完整的地址信號(hào)去訪問存儲(chǔ)器中對(duì)應(yīng)的地址。從而擴(kuò)大了 CPU可訪問該存儲(chǔ) 器的存儲(chǔ)空間，并可提高該存儲(chǔ)器的地址資源的利用率。 實(shí)施例三
本實(shí)施例提供一種地址譯碼裝置，該地址譯碼裝置通過總線與中央處理器
ii和硬件設(shè)備連接，可通過總線與中央處理器和硬件設(shè)備進(jìn)行通信。
如圖5所示，該地址譯碼裝置包括
高位地址模塊51,用于接收中央處理器發(fā)送的高位地址值，并將高位地址 值轉(zhuǎn)換為電平信號(hào)。
其具體實(shí)現(xiàn)方式，例如，可以使用寄存器511，從總線接收并保存中央處理 器發(fā)送的高位地址值，該高位地址值為中央處理器要訪問的地址的高位地址線 的值；然后使用轉(zhuǎn)換單元513將寄存器511接收并保存的高位地址值轉(zhuǎn)換為電 平信號(hào)。
低位地址模塊53,用于接收中央處理器通過總線發(fā)送的訪問待訪問地址的 低位地址信號(hào)；
譯碼模塊55，用于與高位地址模塊51和低位地址模塊53相連接，將高位 地址模塊51轉(zhuǎn)換得到的高位地址信號(hào)和低位地址模塊53接收的低位地址信號(hào) 轉(zhuǎn)換為訪問待訪問地址的的地址信號(hào)。
其中，地址譯碼裝置還包括
讀寫模塊57，用于與譯碼模塊55相連接，利用譯碼模塊55產(chǎn)生的地址信 號(hào)，從硬件設(shè)備的待訪問地址讀或?qū)憯?shù)據(jù)。在具體的實(shí)現(xiàn)過程中，該地址譯碼 裝置在選通中央處理器訪問的待訪問地址后，通過讀寫模塊57從該中央處理器 外掛的硬件設(shè)備的選通的地址讀數(shù)據(jù)；或向該硬件設(shè)備選通的地址寫數(shù)據(jù)。
該地址譯碼裝置可以用圖2所示單板中的EPLD實(shí)現(xiàn)，也可以直接集成在外 掛的硬件設(shè)備(例如圖2所示的存儲(chǔ)器)上。
本實(shí)施例提供的地址譯碼裝置可用于擴(kuò)大中央處理器能夠訪問的地址空 間，當(dāng)中央處理器可直接訪問的地址空間小于外掛的硬件設(shè)備的地址空間時(shí)， 為擺脫中央處理器可直接訪問的地址空間受地址線的個(gè)數(shù)的限制，中央處理器可以將訪問該硬件設(shè)備的任一地址空間的地址信號(hào)拆分成高位地址信號(hào)和低位 地址信號(hào)，然后通過本實(shí)施例提供的譯碼裝置對(duì)接收到的高位地址信號(hào)和低位 地址信號(hào)進(jìn)行譯碼處理得到一個(gè)完整的地址信號(hào)，得到完整的地址信號(hào)之后， 則可以選通該硬件設(shè)備對(duì)應(yīng)的地址空間，從而擴(kuò)大了中央處理器能夠訪問的地 址空間、并可提高該硬件設(shè)備地址空間的利用率。 實(shí)施例四
本發(fā)明實(shí)施例還提供一種包括地址譯碼裝置的單板，如圖5所示，包括 中央處理器601、地址譯碼裝置603、硬件設(shè)備605。
地址譯碼裝置603通過總線與中央處理器601和硬件設(shè)備605相連接，以 通過總線與中央處理器601和硬件設(shè)備605進(jìn)行通信；
中央處理器601,用于通過總線向地址譯碼裝置603發(fā)送訪問硬件設(shè)備605 中的待訪問地址的高位地址值和訪問待訪問地址的^f氐位地址信號(hào)；
地址譯碼裝置603,用于通過總線接收中央處理器601發(fā)送的訪問待訪問地 址的高位地址值，將高位地址值轉(zhuǎn)換為高位地址信號(hào)；并通過總線接收中央處 理器601發(fā)送的訪問待訪問地址的低位地址信號(hào)；然后將高位地址信號(hào)和低位 地址信號(hào)轉(zhuǎn)換為訪問待訪問地址的完整的地址信號(hào)；
硬件設(shè)備605，用于通過總線接收地址譯碼裝置603輸出的訪問待訪問地址 完整的地址信號(hào)，根據(jù)該地址信號(hào)選通中央處理器601訪問的待訪問地址，以 便于中央處理器601從待訪問地址讀或?qū)憯?shù)據(jù)。
例如，中央處理器601有23條地址線，硬件設(shè)備605有25條地址線，中 央處理器601通過地址線或數(shù)據(jù)線先向地址譯碼裝置603發(fā)送訪問硬件設(shè)備605 中任一待訪問地址的高位地址值，即用于訪問硬件設(shè)備605的高位地址線 (Addr[24，23])的值，地址譯碼裝置603使用高位地址模塊41接收到高位地址值后，將該高位地址值賦給寄存器411，并通過轉(zhuǎn)換單元413將該寄存器411 的值轉(zhuǎn)換為電平信號(hào)。當(dāng)?shù)刂纷g碼裝置603的低位地址模塊43接收到中央處理 器601通過地址線發(fā)送的訪問該硬件設(shè)備605中任一待訪問地址的低位地址信 號(hào)后，通過譯碼模塊45將接收的高位地址信號(hào)和低位地址信號(hào)轉(zhuǎn)換得到一個(gè)訪 問該硬件設(shè)備605的完整的地址信號(hào)。然后地址譯碼裝置603向該硬件設(shè)備605 發(fā)送譯碼后的完整的地址信號(hào)以選通該硬件設(shè)備605中該中央處理器601所訪 問的地址。在選通中央處理器601訪問的待訪問地址后，該地址譯碼裝置603 可以根據(jù)中央處理器601的相關(guān)指令使能內(nèi)部的讀寫模塊47從該硬件設(shè)備605 選通的地址讀數(shù)據(jù)或向該硬件設(shè)備605選通的地址寫數(shù)據(jù)。
本實(shí)施例提供的通信單板，中央處理器可以將訪問硬件設(shè)備的任一地址空 間的地址信號(hào)拆分成高位地址信號(hào)和低位地址信號(hào)，然后通過本實(shí)施例提供的 地址譯碼裝置對(duì)接收到的高位地址信號(hào)和低位地址信號(hào)進(jìn)行譯碼處理得到一個(gè) 完整的地址信號(hào)，得到完整的地址信號(hào)之后，則可以選通該硬件設(shè)備中中央處 理器所訪問的地址。從而使中央處理器可訪問的地址空間不受自身固定條數(shù)的 地址線的限制，擴(kuò)大了中央處理器能夠訪問的地址空間，并可提高該硬件設(shè)備 的資源的利用率。
綜上所述，本發(fā)明實(shí)施例提供的技術(shù)方案可以廣泛應(yīng)用于通信系統(tǒng)中。
是可以通過計(jì)算機(jī)程序來指令相關(guān)的硬件來完成，所述的程序可存儲(chǔ)于 一計(jì)算 機(jī)可讀取存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，可包括如上述各方法的實(shí)施例的流程。 其中，所述的存儲(chǔ)介質(zhì)可為磁碟、光盤、只讀存儲(chǔ)記憶體(Read-OnlyMemory, ROM)或隨機(jī)存儲(chǔ)記憶體(Random Access Memory, RAM)等。
以上所述，僅為本發(fā)明的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉^L術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到 變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng) 以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1、一種地址譯碼方法，其特征在于，包括接收中央處理器發(fā)送的訪問待訪問地址的高位地址值，將所述高位地址值轉(zhuǎn)換為訪問所述待訪問地址的高位地址信號(hào)；接收所述中央處理器發(fā)送的訪問所述待訪問地址的低位地址信號(hào)；將所述高位地址信號(hào)和所述低位地址信號(hào)轉(zhuǎn)換為訪問所述待訪問地址的地址信號(hào)。
2、 根據(jù)權(quán)利要求1所述的地址譯碼方法，其特征在于，所述接收中央處理 器發(fā)送的訪問待訪問地址的高位地址值，將所述高位地址值轉(zhuǎn)換為訪問所述待 訪問地址的高位地址信號(hào)，包括接收中央處理器發(fā)送的訪問待訪問地址的高位地址值； 將所述高位地址值保存到寄存器中； 將所述寄存器的值轉(zhuǎn)換為電平信號(hào)。
3、 根據(jù)權(quán)利要求1所述的地址譯碼方法，其特征在于，還包括 根據(jù)所述訪問所述待訪問地址的地址信號(hào)從所述待訪問地址讀數(shù)據(jù)；或者， 根據(jù)所述訪問所述待訪問地址的地址信號(hào)向所述待訪問地址寫數(shù)據(jù)。
4、 一種地址譯碼裝置，通過總線與中央處理器和硬件設(shè)備相連接，其特征 在于，所述地址譯碼裝置包括高位地址模塊，用于接收所述中央處理器通過所述總線發(fā)送的訪問所述硬 件設(shè)備中的待訪問地址的高位地址值，將所述高位地址值轉(zhuǎn)換為訪問所述待訪 問地址的高位地址信號(hào)；低位地址模塊，用于接收所述中央處理器通過所述總線發(fā)送的訪問所述待 訪問地址的低位地址信號(hào)；譯碼模塊，用于將所述高位地址模塊轉(zhuǎn)換后的高位地址信號(hào)和所迷低位地址模塊接收的低位地址信號(hào)轉(zhuǎn)換為訪問所述待訪問地址的的地址信號(hào)。
5、 根據(jù)權(quán)利要求4所述的地址譯碼裝置，其特征在于，所述高位地址模塊 包括寄存器，用于保存所述中央處理器通過所述總線發(fā)送的訪問待訪問地址的 高位地址值。轉(zhuǎn)換單元，用于將所述寄存器的值轉(zhuǎn)換為電平信號(hào)。
6、 根據(jù)權(quán)利要求4或5所述的地址i奪碼裝置，其特征在于，所述地址譯碼 裝置還包括讀寫模塊，用于利用所述譯碼模塊產(chǎn)生的地址信號(hào)，從所述硬件設(shè)備的所 述待訪問地址讀l丈據(jù)；或者，利用所述譯碼模塊產(chǎn)生的地址信號(hào)，向所述硬件設(shè)備的所述待訪問地址寫 數(shù)據(jù)。
7、 一種通信單板，其特征在于，包括中央處理器、地址譯碼裝置、硬件 設(shè)備和總線；其中所述地址譯碼裝置通過所述總線與所述中央處理器和所述硬件設(shè)備相連接；所述中央處理器，用于通過所述總線向所述地址譯碼裝置發(fā)送訪問所述石更 件設(shè)備中的待訪問地址的高位地址值和訪問所述待訪問地址的低位地址信號(hào)；所述地址譯碼裝置，用于通過所述總線接收所述中央處理器發(fā)送的訪問所 述待訪問地址的高位地址值，將所述高位地址值轉(zhuǎn)換為高位地址信號(hào)；并通過后將所述高位地址信號(hào)和所述低位地址信號(hào)轉(zhuǎn)換為訪問所述待訪問地址的地址 信號(hào)；所述硬件設(shè)備，用于通過所述總線接收所述地址譯碼裝置輸出的訪問所述 待訪問地址的地址信號(hào)，根據(jù)所述地址信號(hào)訪問所述待訪問地址。
8、 根據(jù)權(quán)利要求7所述的通信單板，其特征在于，所述地址譯碼裝置包括 高位地址模塊，用于接收所述中央處理器通過所述總線發(fā)送的訪問所述硬件設(shè)備中的待訪問地址的高位地址值，將所述高位地址值轉(zhuǎn)換為訪問所述待訪 問地址的高位地址信號(hào)；低位地址模塊，用于接收所述中央處理器通過所述總線發(fā)送的訪問所述待 訪問地址的J氐位地址信號(hào)；譯碼模塊，用于與所述高位地址模塊和所述低位地址模塊相連接，將所述 高位地址模塊轉(zhuǎn)換得到的高位地址信號(hào)和所述低位地址模塊接收的低位地址信 號(hào)轉(zhuǎn)換為訪問所述^f寺訪問地址的地址信號(hào)。
9、 根據(jù)權(quán)利要求8所述的通信單板，其特征在于，所述高位地址模塊包括 寄存器，用于保存所述中央處理器通過所述總線發(fā)送的訪問所述待訪問地址的高位地址值。轉(zhuǎn)換單元，用于與所述寄存器相連接，將所述寄存器的值轉(zhuǎn)換為電平信號(hào)。
10、 根據(jù)權(quán)利要求7所述的通信單板，其特征在于，所述地址譯碼裝置還 包括讀寫模塊，用于利用所述譯碼模塊產(chǎn)生的地址信號(hào)，從所述硬件設(shè)備的所 述待訪問地址讀凄史據(jù)；或者，利用所述譯碼模塊產(chǎn)生的地址信號(hào)，向所述硬件設(shè)備的所述待訪問地址寫 數(shù)據(jù)。
全文摘要
本發(fā)明實(shí)施例公開一種地址譯碼方法、裝置及單板，涉及通信技術(shù)領(lǐng)域，以擴(kuò)大中央處理器能夠訪問的地址空間。該方法包括接收中央處理器發(fā)送的訪問待訪問地址的高位地址值，將所述高位地址值轉(zhuǎn)換為訪問所述待訪問地址的高位地址信號(hào)；接收所述中央處理器發(fā)送的訪問所述待訪問地址的低位地址信號(hào)；將所述高位地址信號(hào)和所述低位地址信號(hào)轉(zhuǎn)換為訪問所述待訪問地址的地址信號(hào)。本發(fā)明實(shí)施例提供的技術(shù)方案可以廣泛應(yīng)用于通信系統(tǒng)中。
文檔編號(hào)G06F13/40GK101488119SQ200910119110
公開日2009年7月22日 申請(qǐng)日期2009年3月3日 優(yōu)先權(quán)日2009年3月3日
發(fā)明者兵 劉, 劉海新, 謝正生 申請(qǐng)人:華為技術(shù)有限公司