專利名稱：一種采用cpld實(shí)現(xiàn)數(shù)據(jù)加密的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)的硬件加密的方法，尤其涉及一種采用CPLD實(shí) 現(xiàn)數(shù)據(jù)加密的方法。
背景技術(shù)：
隨著PCB (印制電路板)抄板技術(shù)的發(fā)展，任何復(fù)雜的PCB都可以被 準(zhǔn)確復(fù)制，并且主板Flash當(dāng)中的軟件鏡像可以通過芯片燒寫工具獲得。 通過這些手段，主板可能被隨意復(fù)制。所以需要采取相應(yīng)的手段防止主板 被復(fù)制，從而保護(hù)相關(guān)權(quán)利人的利益。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種采用CPLD (Complex Programmable Logic Device,復(fù)雜可編程邏輯器件)實(shí)現(xiàn)數(shù)據(jù)加密的方法， 利用CPLD具有硬件加密這樣的特性，CPLD內(nèi)部的挪位算法不可以被復(fù)制， 設(shè)計(jì)了一種總線挪位的算法對(duì)軟件鏡像進(jìn)行保護(hù)，防止整塊主板被復(fù)制。
為達(dá)到以上目的，本發(fā)明提供了一種采用CPLD實(shí)現(xiàn)數(shù)據(jù)加密的方 法，CPU的地址總線經(jīng)過CPLD之后驅(qū)動(dòng)Flash地址總線，在CPLD的內(nèi)部， 通過緩沖驅(qū)動(dòng)器這樣的組合邏輯將CPU的地址總線和驅(qū)動(dòng)Flash地址總線 通過挪位算法進(jìn)行重新映射，然后根據(jù)該挪位算法編寫應(yīng)用程序，對(duì)需要 加密的軟件鏡像按照挪位算法進(jìn)行地址搬移，從而得到一個(gè)新的鏡像，CPU 通過CPLD訪問Flash當(dāng)中的新鏡像。由于CPLD內(nèi)部包含地址挪位算法， 因此CPU可以得到正確的軟件鏡像。CPLD具有硬件加密的特性，所以CPLD 內(nèi)部的挪位算法不可被復(fù)制，可以采用此特性對(duì)新的軟件鏡像進(jìn)行保護(hù)。
本發(fā)明采用CPLD實(shí)現(xiàn)數(shù)據(jù)加密的方法，利用CPLD具有硬件加密這 樣的特性，CPLD內(nèi)部的挪位算法不可以被復(fù)制，主板在市場出現(xiàn)以后， Flash當(dāng)中經(jīng)過加密的軟件鏡像被提取出來，主板的PCB被復(fù)制，如果沒有實(shí)現(xiàn)該挪位算法的CPLD，被復(fù)制的主板就不能正常工作，從而實(shí)現(xiàn)了對(duì)主板的保護(hù)。


圖1是本發(fā)明的系統(tǒng)框圖。
圖2是木發(fā)明的CPLD內(nèi)部具體邏輯的實(shí)現(xiàn)方式。
具體實(shí)施例方式
下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的闡述。
如圖1和圖2所示，本發(fā)明提供了一種采用CPLD實(shí)現(xiàn)數(shù)據(jù)加密的方法，CPU的地址總線輸出連接到CPLD的一組信號(hào)上，CPLD的一組輸出信號(hào)驅(qū)動(dòng)Flash的地址總線。在CPLD的內(nèi)部，輸入信號(hào)和輸出信號(hào)之間通過緩沖驅(qū)動(dòng)器這樣的組合邏輯連接起來。CPU的地址總線和Flash的地址總線通過挪位的算法進(jìn)行重新映射，CPU地址總線的第M位、和Flash地址總線的第K位4相連。通過這種映射，地址對(duì)應(yīng)關(guān)系如下所述CPU的地址ADDR0二At 2W—.. . . +4 .2" J。. 2。，
對(duì)應(yīng)的Flash的地址ADDR1:4^ 2M+...々.2".. +々2' + /V 20 ，
其中，CPU的地址的寬度為N， 4-'為CPU地址總線的最高位。
CPU數(shù)據(jù)總線的寬度通常為8位、16位和32位，為了同時(shí)兼容這3種總線寬度，CPU的地址總線的AO、 Al和A2和Flash的地址總線的AO、Al和A2保持一一對(duì)應(yīng)的關(guān)系。
根據(jù)如上所述的挪位算法，編寫應(yīng)用程序?qū)lash當(dāng)中的軟件鏡像進(jìn)行加密。如上所述的地址映射關(guān)系，軟件鏡像ADDRO處的數(shù)據(jù)挪到新的鏡像的ADDR1處，移動(dòng)的字節(jié)數(shù)由CPU的數(shù)據(jù)總線的寬度決定。
通過應(yīng)用軟件進(jìn)行數(shù)據(jù)挪位之后的新鏡像被燒寫到Flash當(dāng)中，CPU的地址總線ADDR0處對(duì)應(yīng)Flash的新鏡像ADDR1處的數(shù)據(jù)，新鏡像ADDR1出的數(shù)據(jù)對(duì)應(yīng)原始鏡像ADDR0出的數(shù)據(jù)，所以CPU的地址總線仍然可以正確訪問Flash當(dāng)中的軟件鏡像。
CPU的地址總線和Flash地址總線的映射關(guān)系在CPU)當(dāng)中實(shí)現(xiàn)，CPLD具有硬件加密這樣的特性，CPLD內(nèi)部的挪位算法不可以被復(fù)制。主板在市場出現(xiàn)以后，F(xiàn)lash當(dāng)中經(jīng)過加密的軟件鏡像被提取出來，主板的PCB被復(fù)制，如果沒有實(shí)現(xiàn)該挪位算法的CPLD，被復(fù)制的主板就不能正常工作，從而實(shí)現(xiàn)了對(duì)主板的保護(hù)。
通過上述實(shí)施例，本發(fā)明的目的已經(jīng)被完全有效的達(dá)到了。熟悉該項(xiàng)技藝的人士應(yīng)該明白本發(fā)明包括但不限于上面具體實(shí)施方式
中描述的內(nèi)容。任何不偏離本發(fā)明的功能和結(jié)構(gòu)原理的修改都將包括在權(quán)利要求書的范圍中。
權(quán)利要求
1.一種采用CPLD實(shí)現(xiàn)數(shù)據(jù)加密的方法，其特征在于，該方法包括如下步驟(1)在CPU和Flash之間添加一個(gè)CPLD，使CPU的地址總線經(jīng)過該CPLD驅(qū)動(dòng)Flash地址總線；(2)在該CPLD的內(nèi)部，將CPU的地址總線和驅(qū)動(dòng)Flash地址總線運(yùn)用一種挪位算法進(jìn)行重新映射；(3)根據(jù)該挪位算法編寫應(yīng)用程序，對(duì)Flash當(dāng)中需要加密的軟件鏡像按照該挪位算法進(jìn)行地址搬移，以得到一個(gè)新鏡像，即對(duì)Flash當(dāng)中的軟件鏡像進(jìn)行加密；(4)CPU通過該CPLD訪問Flash當(dāng)中的新鏡像，由于該CPLD內(nèi)部包含所述的挪位算法，所以CPU可以得到正確的軟件鏡像。
2. 如權(quán)利要求l所述的采用CPLD實(shí)現(xiàn)數(shù)據(jù)加密的方法，其特征在于， 所述步驟(2)中，CPU的地址總線和Flash的地址總線通過挪位算法進(jìn) 行重新映射，CPU地址總線的第M位^和Flash地址總線的第K位々相 連，地址對(duì)應(yīng)關(guān)系如下所述CPU的地址ADDR0=4—,. 2^+... 2M+…+4.2! + 4. 2° ，對(duì)應(yīng)的Flash的地址ADDR1^、. 2M+...々.2《+. ..+々21 + ^). 20 ， 其中，CPU的地址寬度為N， ^_,為CPU地址總線的最高位。
3. 如權(quán)利要求2所述的采用CPLD實(shí)現(xiàn)數(shù)據(jù)加密的方法，其特征在于， 所述步驟(2)中，CPU的地址總線的A0、 Al和A2和Flash的地址總線 的A0、A1和A2保持一一對(duì)應(yīng)的關(guān)系，用以兼容不同寬度的CPU數(shù)據(jù)總線。
4. 如權(quán)利要求2所述的采用CPLD實(shí)現(xiàn)數(shù)據(jù)加密的方法，其特征在于 根據(jù)所述的挪位算法，編寫應(yīng)用程序?qū)lash當(dāng)中的軟件鏡像進(jìn)行加密， 軟件鏡像ADDR0處的數(shù)據(jù)挪到新的鏡像的ADDR1處，移動(dòng)的字節(jié)數(shù)由CPU 的數(shù)據(jù)總線的寬度決定。
5. 如權(quán)利要求2所述的采用CPLD實(shí)現(xiàn)數(shù)據(jù)加密的方法，其特征在于， 步驟(2)中，CPU的地址線和Flash的地址線之間通過緩沖驅(qū)動(dòng)器這樣 的組合邏輯連接起來。
全文摘要
本發(fā)明公開了一種采用CPLD實(shí)現(xiàn)數(shù)據(jù)加密的方法，CPU的地址總線經(jīng)過CPLD之后驅(qū)動(dòng)Flash地址總線，在CPLD的內(nèi)部，將CPU的地址總線和驅(qū)動(dòng)Flash的地址總線運(yùn)用一種挪位算法進(jìn)行重新映射，然后根據(jù)該挪位算法編寫應(yīng)用程序，對(duì)需要加密的軟件鏡像按照挪位算法進(jìn)行地址搬移，從而得到一個(gè)新的鏡像，CPU通過CPLD訪問Flash當(dāng)中的新鏡像。由于CPLD內(nèi)部包含地址挪位算法，因此CPU可以得到正確的軟件鏡像。CPLD具有硬件加密的特性，所以CPLD內(nèi)部的挪位算法不能被復(fù)制，可采用此特性對(duì)軟件鏡像進(jìn)行保護(hù)。
文檔編號(hào)G06F13/16GK101650697SQ200910051528
公開日2010年2月17日 申請(qǐng)日期2009年5月19日 優(yōu)先權(quán)日2009年5月19日
發(fā)明者武 石 申請(qǐng)人:上海聞泰電子科技有限公司