專(zhuān)利名稱(chēng)：無(wú)源超高頻射頻識(shí)別芯片反向散射鏈路頻率生成電路及方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子電路技術(shù)領(lǐng)域，涉及無(wú)源超高頻射頻識(shí)別(UHFRFID)芯片反向 散射鏈路頻率(BLF)生成電路及方法，可用于無(wú)源超高頻射頻識(shí)別芯片的反向散射 鏈路頻率生成。
背景技術(shù)：
射頻識(shí)別(RFID)包括將唯一的識(shí)別信息存儲(chǔ)到IC芯片中，以及使用射頻識(shí)別、 追蹤或者管理附著于此IC芯片的物體的技術(shù)。RFID系統(tǒng)基本結(jié)構(gòu)包括RFID標(biāo)簽， 用于存儲(chǔ)唯一的識(shí)別信息；以及RFID讀取器，用于讀取或?qū)懭氪鎯?chǔ)于標(biāo)簽的信息。
圖1是現(xiàn)有的RFID系統(tǒng)的基本結(jié)構(gòu)，其中讀寫(xiě)器按照一定的編碼方式發(fā)送包含 命令的激勵(lì)信號(hào)，標(biāo)簽從激勵(lì)信號(hào)中獲取能量并解碼來(lái)自讀寫(xiě)器的信息，同時(shí)根據(jù)解 碼結(jié)果對(duì)讀寫(xiě)器命令做出響應(yīng)，以反向散射的方式將信號(hào)傳遞給讀寫(xiě)器。讀寫(xiě)器接收 并解碼標(biāo)簽的反向散射信號(hào)，從而完成和芯片的一次通信。
在IS0/IEC18000-6C標(biāo)準(zhǔn)中對(duì)讀寫(xiě)器發(fā)送命令的編碼方式以及標(biāo)簽的響應(yīng)方式都 做了詳細(xì)的規(guī)定。讀寫(xiě)器R》標(biāo)簽T鏈路應(yīng)采用PIE編碼方式。Tari為讀寫(xiě)器對(duì)標(biāo)簽 發(fā)信的基準(zhǔn)時(shí)間間隔，其值即為數(shù)據(jù)0的持續(xù)時(shí)間。讀寫(xiě)器應(yīng)以前同步碼或幀同步開(kāi) 始所有I^〉T通信。前同步碼應(yīng)先于Query命令，表明盤(pán)存周期的開(kāi)始。其它命令則 以幀同步開(kāi)始。
圖2示出了 IS0/IEC18000-6C標(biāo)準(zhǔn)中規(guī)定的PIE編碼，其中數(shù)據(jù)0和數(shù)據(jù)1由不 同長(zhǎng)度的高電平和一定長(zhǎng)度的低電平PW構(gòu)成。數(shù)據(jù)O的長(zhǎng)度為T(mén)ari，數(shù)據(jù)1的長(zhǎng)度 介于1. 5Tari與2Tari之間。Tari的長(zhǎng)度介于6. 5us與25us之間，該長(zhǎng)度與讀寫(xiě)器 的具體實(shí)現(xiàn)有關(guān)。
圖3示出了 IS0/IEC18000-6C標(biāo)準(zhǔn)中規(guī)定的前同步碼和幀同步。其中，圖(a) 為前同步碼，由固定長(zhǎng)度的起始分界符(delimiter)、數(shù)據(jù)0 (Tari)、 R=>T校準(zhǔn)符 (RTcal)和T二〉R校準(zhǔn)符(TRcal)組成；圖(b)為幀同步，由固定長(zhǎng)度的起始分界符 (delimiter)、數(shù)據(jù)0 (Tari)和R=〉T校準(zhǔn)符(RTcal)組成。讀寫(xiě)器利用啟動(dòng)盤(pán)存周 期的Query命令的前同步碼中的TRcal和有效載荷中的分頻率(DR)來(lái)規(guī)定標(biāo)簽的反向 散射鏈路頻率。公式(1)規(guī)定了反向散射鏈路頻率(BLF)、 TRcal和DR之間的關(guān)系。 標(biāo)簽測(cè)定TRcal的長(zhǎng)度，計(jì)算BLF,并將其T=>R鏈路速率調(diào)節(jié)至等于BLF。<formula>formula see original document page 5</formula>
目前，公知的無(wú)源UHF RFID芯片基本結(jié)構(gòu)由模擬前端電路、數(shù)字基帶電路、存 儲(chǔ)器構(gòu)成。圖4是傳統(tǒng)的無(wú)源UHF RFID芯片基本結(jié)構(gòu)。
參照?qǐng)D4，傳統(tǒng)的無(wú)源UHF RFID芯片由模擬前端電路410、數(shù)字基帶電路420、 存儲(chǔ)器430構(gòu)成。電荷泵411將從標(biāo)簽天線(xiàn)401處獲得的能量進(jìn)行轉(zhuǎn)換，通過(guò)電源管 理模塊413提供給其它電路。同時(shí)，.時(shí)鐘產(chǎn)生電路415生成1. 92M或1. 28M頻率的時(shí) 鐘LF，提供給數(shù)字基帶電路420。解調(diào)電路413將讀寫(xiě)器發(fā)射的PIE信號(hào)PIE—SIG從 標(biāo)簽天線(xiàn)401獲得的高頻載波中解調(diào)出來(lái)，并提供給數(shù)字基帶電路420進(jìn)行判斷。計(jì) 數(shù)器423通過(guò)LF對(duì)PIE—SIG進(jìn)行計(jì)數(shù)，并通過(guò)數(shù)字比較器424判斷數(shù)據(jù)。由于數(shù)據(jù) 0和數(shù)據(jù)1長(zhǎng)度不同，利用時(shí)鐘LF對(duì)其計(jì)數(shù)產(chǎn)生的計(jì)數(shù)值不同，數(shù)字比較器根據(jù)計(jì) 數(shù)值的不同來(lái)還原數(shù)據(jù)。同時(shí)，根據(jù)計(jì)數(shù)器423對(duì)PIE一SIG信號(hào)的計(jì)數(shù)值，數(shù)字比較 器424判斷命令中有無(wú)TRcal。如果命令中含有TRcal，反相散射時(shí)鐘判斷電路422 根據(jù)計(jì)數(shù)值來(lái)判斷TRcal的長(zhǎng)度，并根據(jù)TRcal的長(zhǎng)度以及DR的值劉LF分頻，得到 讀寫(xiě)器要求的BLF。
這種方法存在的問(wèn)題是
1) 采取時(shí)鐘對(duì)PIE編碼信號(hào)計(jì)數(shù)會(huì)導(dǎo)致芯片功耗增加，降低芯片的讀寫(xiě)距離；
2) 在芯片中時(shí)鐘電路415產(chǎn)生的時(shí)鐘頻率與制造工藝以及芯片工作環(huán)境有關(guān)， 不同批次的芯片在不同的工作環(huán)境下產(chǎn)生的時(shí)鐘頻率會(huì)有不同。這會(huì)導(dǎo)致不同芯片或 同一芯片在不同工作環(huán)境下對(duì)于同一 TRcal計(jì)數(shù)得到的計(jì)數(shù)值不同，由此判斷得到的 BLF會(huì)有不同。這需要在讀寫(xiě)器與芯片的通信開(kāi)始時(shí)利用delimiter對(duì)時(shí)鐘電路進(jìn)行 頻率校準(zhǔn)，會(huì)降低芯片的讀寫(xiě)速率；
3) 由于IS0/IEC18000-6C標(biāo)準(zhǔn)中規(guī)定的DR值為8或64/3，因此，LF并不總是 BLF的整數(shù)倍，通過(guò)對(duì)LF進(jìn)行分頻得到的頻率與BLF并不完全一致。而且，由于利 用數(shù)字基帶電路對(duì)時(shí)鐘進(jìn)行任意分頻比較復(fù)雜，通常的UHF RFID芯片中僅對(duì)LF進(jìn)行 整數(shù)分頻，數(shù)字基帶電路根據(jù)時(shí)鐘對(duì)TRcal的計(jì)數(shù)值和DR的值，通過(guò)復(fù)雜的修正方 案，來(lái)選擇符合IS0/IEC18000-6C標(biāo)準(zhǔn)要求的頻率值作為BLF。這樣一方面導(dǎo)致數(shù)字 基帶電路設(shè)計(jì)復(fù)雜度增加，增大了芯片功耗，降低了芯片的讀寫(xiě)距離；另一方面導(dǎo)致 芯片選擇的頻率值有可能超出了 BLF的容限，造成讀寫(xiě)器無(wú)法正常識(shí)別芯片。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述已有技術(shù)的不足，提出了一種無(wú)源超高頻射頻識(shí)別芯 片反向散射鏈路頻率生成電路及方法，以降低芯片功耗，提高芯片讀取速率以及讀寫(xiě) 距離，增強(qiáng)芯片對(duì)制造工藝以及不同環(huán)境的適應(yīng)能力。
為實(shí)現(xiàn)上述目的，本發(fā)明的無(wú)源超高頻射頻識(shí)別芯片反向散射鏈路頻率生成電路 包括弛張振蕩器，其中弛張振蕩器的輸入端連接有第三積分器和寄存器；寄存器的 第二輸入端連接有比較器；比較器的輸入端連接有第一積分器和第二積分器；第一積 分器的輸入端并聯(lián)連接有模擬解碼控制電路和反相器；第三積分器的輸入端與模擬解 碼控制電路的輸出端相連；
所述的弛張振蕩器的第一輸入端與第三積分器的輸出端相連，弛張振蕩器的第二 輸入端與寄存器的輸出端相連；
所述的第一積分器的第一輸入端、反相器的輸入端和模擬解碼控制電路的輸入端 并聯(lián)連接到輸入的PIE信號(hào)；
所述的反相器的輸出端與第一積分器的第二輸入端相連。
所述的模擬解碼控制電路的第一輸出端與第二積分器的輸入端相連；模擬解碼控 制電路的第二輸出端與寄存器的第一輸入端相連；模擬解碼控制電路的第三輸出端與 第三積分器的輸入端相連；
所述的比較器的同相輸入端和第一積分器的輸出端相連；比較器的反相輸入端和 第二積分器的輸出端相連；比較器的的輸出端和寄存器的第二輸入端相連。
為實(shí)現(xiàn)上述目的，本發(fā)明的反向散射鏈路頻率生成方法包括如下步驟
1) 檢測(cè)PIE編碼信號(hào)；
2) 檢測(cè)到起始分界符delimiter之后的第一個(gè)上升沿，產(chǎn)生控制邏輯，控制第 一積分器開(kāi)始積分；用PIE信號(hào)控制第二積分器在PIE信號(hào)的高電平期間進(jìn)行積分；
3) 檢測(cè)到起始分界符delimiter之后的第一個(gè)下降沿，產(chǎn)生控制邏輯，控制第 一積分器停止積分，同時(shí)生成與命令基準(zhǔn)長(zhǎng)度Tari的高電平長(zhǎng)度相關(guān)的電壓作為比 較電壓；
4) 檢測(cè)到起始分界符delimiter之后的第二個(gè)下降沿，產(chǎn)生控制邏輯，控制第 三積分器開(kāi)始積分；
5) 檢測(cè)到起始分界符delimiter之后的第三個(gè)下降沿，產(chǎn)生控制邏輯，控制第 三積分器停止積分；同時(shí)，利用模擬解碼控制電路檢測(cè)寄存器所保存的值，如果寄存 器保存的數(shù)據(jù)為1，則不對(duì)寄存器執(zhí)行任何操作；如果寄存器保存的數(shù)據(jù)為0，則利用控制邏輯將比較器的輸出結(jié)果寫(xiě)入寄存器；
6)利用步驟5)中的寄存器保存的數(shù)據(jù)以及第三積分器的輸出電壓控制弛張振 蕩器，設(shè)置弛張振蕩器的電流源電流L與第三積分器的電流源電流12滿(mǎn)足
=2xDi x/2
其中，DR為讀寫(xiě)器發(fā)送的Query命令中的有效載荷中的分頻率；
設(shè)置弛張振蕩器中的充放電電容Ci與第三積分器的充電電容C2滿(mǎn)足
則在弛張振蕩器的輸出端即可得到讀寫(xiě)器要求的反向散射鏈路頻率。
本發(fā)明由于采用利用模擬解碼控制電路檢測(cè)PIE信號(hào)產(chǎn)生控制邏輯，控制積分器 產(chǎn)生比較電壓來(lái)判斷TRcal，因而產(chǎn)生BLF時(shí)無(wú)需高頻時(shí)鐘LF對(duì)PIE信號(hào)進(jìn)行計(jì)數(shù)， 降低了電路的功耗，增加了芯片的工作距離；而且根據(jù)此電路產(chǎn)生的反向散射鏈路頻 率與芯片制造工藝以及芯片的工作環(huán)境無(wú)關(guān)，并且完全符合ISO/IEC18000-6C標(biāo)準(zhǔn)， 無(wú)需根據(jù)delimiter對(duì)時(shí)鐘進(jìn)行校準(zhǔn)，提高了芯片的讀取速率，增強(qiáng)了芯片對(duì)不問(wèn)工 作環(huán)境的適應(yīng)能力。


圖l是現(xiàn)有RFID系統(tǒng)的基本結(jié)構(gòu)圖2是ISO/IEC18000-6C標(biāo)準(zhǔn)中規(guī)定的PIE編碼圖3是ISO/IEC18000-6C標(biāo)準(zhǔn)中規(guī)定的前同步碼和幀同步圖4是現(xiàn)有的UHF RFID芯片的整體結(jié)構(gòu)圖5是本發(fā)明應(yīng)用的無(wú)源UHF RFID芯片整體結(jié)構(gòu)圖6是本發(fā)明的反向散射鏈路頻率生成電路的結(jié)構(gòu)圖7是圖6中模擬解碼控制電路產(chǎn)生的模擬解碼控制邏輯示意圖8是圖6中第三積分器的結(jié)構(gòu)圖9是圖6中弛張振蕩器的結(jié)構(gòu)圖10是本發(fā)明的無(wú)源超高頻射頻識(shí)別芯片反向散射鏈路頻率生成方法流程圖。
具體實(shí)施例方式
參照?qǐng)D5，本發(fā)明應(yīng)用的無(wú)源UHFRFID芯片結(jié)構(gòu)包括模擬前端電路510、數(shù)字 基帶電路520和存儲(chǔ)器530。其中，模擬前端電路510用于產(chǎn)生芯片工作電源以及反 向散射時(shí)鐘頻率BLF，并將讀寫(xiě)器發(fā)送的命令從高頻載波中解調(diào)出來(lái)，同時(shí)根據(jù)數(shù)字基帶電路520的控制來(lái)改變芯片阻抗；數(shù)字基帶電路520，用于分析模擬前端電路510 解調(diào)出來(lái)的數(shù)據(jù)并執(zhí)行相應(yīng)的操作；存儲(chǔ)器530，用于存儲(chǔ)信息或由數(shù)字基帶電路520 寫(xiě)入信息。其中
所述的模擬前端電路510包括電荷泵電路511、電源管理電路512、解調(diào)電路 513、調(diào)制電路514、反相散射鏈路頻率生成電路515和時(shí)鐘電路516，該電荷泵電路 511與天線(xiàn)501相連；電源管理電路512的輸入端與電荷泵電路511的輸出端相連， 電源管理電路512的輸出端與芯片其它所有電路相連；解調(diào)電路513的輸入端與天線(xiàn) 501相連，解調(diào)電路513的輸出端和反向散射鏈路頻率生成電路515的輸入端以及計(jì) 數(shù)器522的輸入端相連。電荷泵電路511從天線(xiàn)所接收的來(lái)自讀寫(xiě)器發(fā)射的高頻載波 中獲取能量，并通過(guò)電源管理電路512為芯片其它電路提供電源；時(shí)鐘電路516利用 電源管理電路提供的電源產(chǎn)生時(shí)鐘信號(hào)，提供給計(jì)數(shù)器522;同時(shí)，解調(diào)電路513從 天線(xiàn)501接收的高頻載波中將讀寫(xiě)器發(fā)送的命令解調(diào)出來(lái)，并將解調(diào)出的PIE信號(hào)傳 遞給反向散射鏈路頻率生成電路515和計(jì)數(shù)器522;反向散射鏈路頻率生成電路515 判斷解調(diào)電路513所解調(diào)出的信號(hào)中是否含有TRcal，如果判斷含有TRcal，則生成 讀寫(xiě)器要求的反向散射鏈路頻率BLF，提供給邏輯控制單元521。
所述的數(shù)字基帶電路520，包括邏輯控制單元521、計(jì)數(shù)器522和數(shù)字比較器523。 該計(jì)數(shù)器522的第二輸入端G2和解調(diào)電路513的輸出端相連，計(jì)數(shù)器522的第一輸 入端Gl和時(shí)鐘電路516的輸出端相連，計(jì)數(shù)器522的輸出端和數(shù)字比較器523的輸 入端相連；該邏輯控制單元521的第一輸入端Hl和數(shù)字比較器523的輸出端相連， 該邏輯控制單元521的第二輸入端H2和反向散射鏈路頻率生成電路515的輸出端相 連，該邏輯控制單元521的輸出端和調(diào)制電路514的輸入端相連。計(jì)數(shù)器522在時(shí)鐘 電路516產(chǎn)生的時(shí)鐘信號(hào)的控制下，對(duì)解調(diào)電路513解調(diào)出的信號(hào)進(jìn)行計(jì)數(shù)，并將計(jì) 數(shù)結(jié)果通過(guò)數(shù)字比較器523進(jìn)行判斷，完成對(duì)解調(diào)電路所解調(diào)出的信號(hào)的解碼；邏輯 控制單元521根據(jù)數(shù)字比較器523的解碼結(jié)果來(lái)判斷讀寫(xiě)器所發(fā)送的命令，并根據(jù)命 令執(zhí)行相應(yīng)的操作，包括存儲(chǔ)器530的讀寫(xiě)以及反向散射信號(hào)的編碼等。如果邏輯控 制單元521判定需要返回信息給讀寫(xiě)器，則在BLF的控制下，對(duì)需要返回的信號(hào)進(jìn)行 編碼，產(chǎn)生反向散射編碼信號(hào)，來(lái)控制調(diào)制電路514，通過(guò)改變芯片的阻抗來(lái)改變天 線(xiàn)返回至讀寫(xiě)器的信息，從而完成和讀寫(xiě)器的一次通信。
所述的存儲(chǔ)器530，采用可讀寫(xiě)的EEPROM或者M(jìn)TP。
參照?qǐng)D6，本發(fā)明的無(wú)源超高頻射頻識(shí)別芯片反向散射鏈路頻率生成電路515包 括弛張振蕩器615、第一積分器610、第二積分器611、第三積分器612、比較器613、反相器614、寄存器616和模擬解碼控制電路617。其中第一積分器610的第 一輸入端Al、反相器614的輸入端和模擬解碼控制電路617的輸入端均連接到輸入 的PIE信號(hào)；反相器614的輸出端與第一積分器610的第二輸入端A2相連；模擬解 碼控制電路617的第一輸出端El與第二積分器611的輸入端相連；模擬解碼控制電 路617的第二輸出端E2與寄存器616的第一輸入端Fl相連；模擬解碼控制電路617 的第三輸出端E3與第三積分器612的輸入端相連；比較器613的反相輸入端和第二 積分器611的輸出端相連，比較器613的同相輸入端和第一積分器610的輸出端相連； 比較器613的輸出端和寄存器616的第二輸入端F2相連；弛張振蕩器615的第一輸 入端Dl和第三積分器612的輸出端相連，弛張振蕩器615的第二輸入端D2和寄存器 616的輸出端相連。第三積分器612，其結(jié)構(gòu)如圖8所示，它由電流源801、開(kāi)關(guān)管 803和電容802依次串聯(lián)連接構(gòu)成。弛張振蕩器615，其結(jié)構(gòu)如圖9所示，它由電流 源913、第一充放電回路911、第二充放電回路912、第一電容914、第二電容915、 開(kāi)關(guān)管916、第一比較器921、第二比較器922和RS觸發(fā)器930構(gòu)成。如果電流源 913的電流為L(zhǎng)，第一電容914和第二電容915的大小均為d，第一比較器921的反 相輸入端和第二比較器922的反相輸入端Dl的電壓為Vref3，則該結(jié)構(gòu)產(chǎn)生的時(shí)鐘 頻率f滿(mǎn)足
2xC!xFre/3 (2)。
模擬解碼控制電路617檢測(cè)輸入的PIE信號(hào)，產(chǎn)生控制邏輯控制第二積分器611 和第三積分器612在設(shè)定的時(shí)間內(nèi)積分；同時(shí)輸入的PIE信號(hào)通過(guò)反相器614控制第 一積分器610在PIE信號(hào)的高電平內(nèi)積分，在PIE信號(hào)的低電平時(shí)復(fù)位;在delimiter 之后的第三個(gè)下降沿，比較器613將第一積分器610和第二積分器611的輸出進(jìn)行比 較，同時(shí)檢測(cè)寄存器616保存的數(shù)據(jù)；如果寄存器616保存的數(shù)據(jù)為1，則不對(duì)其執(zhí) 行任何操作；如果寄存器616保存的數(shù)據(jù)為0，則將比較器613的比較結(jié)果寫(xiě)入寄存 器616;通過(guò)寄存器616保存的數(shù)據(jù)和第三積分器612輸出的電壓的控制，在弛張振 蕩器的輸出端Q即可得到讀寫(xiě)器要求的反向散射鏈路頻率。
圖7示出了圖6中的模擬解碼控制單元617的控制邏輯，該邏輯如下
時(shí)刻701，檢測(cè)到下降沿，將所有電路復(fù)位；
時(shí)刻702，檢測(cè)到第一個(gè)上升沿，控制第二積分器611開(kāi)始工作；
時(shí)刻703，控制第二積分器611停止工作；時(shí)刻704，控制第三積分器612開(kāi)始工作；
時(shí)刻706，控制第三積分器612停止工作；如果寄存器616的保存的數(shù)據(jù)為1， 則不執(zhí)行其它操作；如果寄存器616保存的數(shù)據(jù)為0，則將比較器613的輸出結(jié)果寫(xiě) 入寄存器616;
時(shí)刻708，命令結(jié)束，將寄存器616復(fù)位。
在IS0/IEC18000-6C標(biāo)準(zhǔn)中，對(duì)圖2以及圖3中所示的命令中的各部分的長(zhǎng)度關(guān)
系做了詳細(xì)的規(guī)定，它們滿(mǎn)足以下公式所列出的關(guān)系
<formula>formula see original document page 10</formula>(3)
<formula>formula see original document page 10</formula>(4)
<formula>formula see original document page 10</formula>(6 )
其中，Tari、 data一1、 data—0、 TRcal、 RTcal、 PW分別代表命令中對(duì)應(yīng)部分的 長(zhǎng)度。
在ISO/IEC18000-6C標(biāo)準(zhǔn)中規(guī)定的PW的長(zhǎng)度與Tari長(zhǎng)度的關(guān)系為<formula>formula see original document page 10</formula>
根據(jù)公式(3) - (7)，可以得到命令的各個(gè)部分之間的高電平長(zhǎng)度滿(mǎn)足公式(8) 和公式(9)所示的關(guān)系。其中，Tari-PW、 data—1-PW、 TRcal-PW分別代表數(shù)據(jù)0、 數(shù)據(jù)l和TRcal的高電平長(zhǎng)度。
<formula>formula see original document page 10</formula>
參照?qǐng)D10,本發(fā)明的無(wú)源超高頻射頻識(shí)別芯片反向散射鏈路頻率生成方法，包 括如下步驟步驟l，檢測(cè)PIE編碼信號(hào)。
利用組合邏輯檢測(cè)PIE編碼信號(hào)，如果檢測(cè)到下降沿，則判定檢測(cè)到delimiter, 命令開(kāi)始，同時(shí)將所有電路復(fù)位。
步驟2，控制第一積分器和第二積分器積分。
利用組合邏輯電路檢測(cè)PIE信號(hào)，如果檢測(cè)到上升沿，并且判定該上升沿為 delimiter之后的第一個(gè)上升沿，則產(chǎn)生使能信號(hào)，連接到第一積分器的使能端，控 制第一積分器開(kāi)始積分；
將PIE信號(hào)直接連接到第二積分器的使能端，在PIE信號(hào)的高電平期間，控制第 二積分器進(jìn)行積分。
步驟3，控制第一積分器停止積分。
利用組合邏輯電路檢測(cè)PIE信號(hào)，如果檢測(cè)到下降沿，并且判定該下降沿為 delimiter之后的第一個(gè)下降沿，則將使能信號(hào)取反，控制第一積分器停止積分，同 時(shí)產(chǎn)生比較電壓Vref;此時(shí)第二積分器的輸出端的電壓為Vtari;根據(jù)公式(10)和 公式(11)，設(shè)置Vref與Vtari滿(mǎn)足如下關(guān)系
3.1 < Fre/ < 3.4Ftor/ (12)。
步驟4，控制第三積分器開(kāi)始積分。
利用組合邏輯電路檢測(cè)PIE信號(hào)，如果檢測(cè)到下降沿，并且判定該下降沿為 delimiter之后的第二個(gè)下降沿，則產(chǎn)生使能信號(hào)，控制第三積分器開(kāi)始積分。 步驟5，控制第三積分器停止積分。
利用組合邏輯電路檢測(cè)PIE信號(hào)，如果檢測(cè)到下降沿，并且判定該下降沿為 delimiter之后的第三個(gè)下降沿，則將步驟4中產(chǎn)生的使能信號(hào)取反，控制第三積分 器停止積分；同時(shí)，利用模擬解碼控制電路檢測(cè)寄存器所保存的值，如果寄存器保存 的數(shù)據(jù)為1，則不對(duì)寄存器執(zhí)行任何操作；如果寄存器保存的數(shù)據(jù)為0，則利用控制 邏輯將比較器的輸出結(jié)果寫(xiě)入寄存器；如果比較器的輸出結(jié)果為1，則判定檢測(cè)到 TRcal;如果比較器的輸出結(jié)果為1時(shí)，第三積分器的電流源801的電流大小為12， 第三積分器的電容802的大小為C2，第三積分器的輸出端的電壓為Vref2，則Vref2
滿(mǎn)足
厶x T7 ca/
C2 (13)c
步驟6，利用弛張振蕩器生成反向散射鏈路頻率(利用寄存器的輸出控制弛張振蕩器的使能端，利用第三積分器的輸出Vref2控制
弛張振蕩器中第一比較器的反相輸入端和第二比較器的反相輸入端；設(shè)置弛張振蕩器
的電流源電流L與第三積分器的電流源電流12滿(mǎn)足
A=2xDi x/2 (14)，
其中，DR為讀寫(xiě)器發(fā)送的Query命令中的有效載荷中的分頻率；
設(shè)置弛張振蕩器中的充放電電容d與第三積分器的充電電容C2滿(mǎn)足
廣 一 廠
l〗-、 (15)，
根據(jù)公式(2)和公式(13)-公式(15)，弛張振蕩器的輸出頻率f戰(zhàn)滿(mǎn)足
f 一^ — 2xDJ x/2 _
crt — 2xCe" = 2xC x /2 x77 a7/ _ (16)。
經(jīng)過(guò)上述步驟，本發(fā)明生成了完全符合IS0/IEC18000-6C標(biāo)準(zhǔn)的反向散射鏈路頻 率 本發(fā)明由于采用利用模擬解碼控制電路檢測(cè)PIE信號(hào)產(chǎn)生擰制邏輯.控制積分器 產(chǎn)生比較電壓來(lái)判斷TRcal，因而產(chǎn)生BLF時(shí)無(wú)需高頻時(shí)鐘LF對(duì)PIE信號(hào)進(jìn)行計(jì)數(shù)， 降低了電路的功耗，增加了芯片的工作距離；而且根據(jù)本發(fā)明產(chǎn)生的反向散射鏈路頻 率與芯片制造工藝以及芯片的工作環(huán)境無(wú)關(guān)，并且完全符合IS0/IEC18000-6C標(biāo)準(zhǔn)， 無(wú)需根據(jù)delimiter對(duì)時(shí)鐘進(jìn)行校準(zhǔn)，提高了芯片的讀取速率，增強(qiáng)了芯片對(duì)不同工 作環(huán)境的適應(yīng)能力。
雖然在前面的詳細(xì)說(shuō)明中已經(jīng)提出了至少一個(gè)示例性實(shí)施例，但是本領(lǐng)域的技術(shù) 人員應(yīng)該明白，在不背離本發(fā)明的精神和范圍的情況下，可以做出各種形式的修改。
權(quán)利要求
1.一種無(wú)源超高頻射頻識(shí)別芯片反向散射鏈路頻率生成電路，包括弛張振蕩器(615)，其特征在于弛張振蕩器(615)的輸入端連接有第三積分器(612)和寄存器(616)；寄存器(616)的第二輸入端連接有比較器(613)；比較器(613)的輸入端連接有第一積分器(610)和第二積分器(611)；第一積分器(610)的輸入端并聯(lián)連接有模擬解碼控制電路(617)和反相器(614)；第三積分器(612)的輸入端與模擬解碼控制電路(617)的輸出端相連。
2. 根據(jù)權(quán)利要求1所述的反向散射鏈路頻率生成電路，其特征在于弛張振蕩器(615)的第一輸入端(Dl)與第三積分器(612)的輸出端相連，弛張振蕩器(615)的第二輸入端(D2)與寄存器(616)的輸出端相連。
3. 根據(jù)權(quán)利要求1所述的反向散射鏈路頻率生成電路，其特征在于第一積分器(610)的第一輸入端(Al)、反相器(614)的輸入端和模擬解碼控制電路(617)的輸入端并聯(lián)連接到輸入的PIE信號(hào)。
4. 根據(jù)權(quán)利要求1所述的反向散射鏈路頻率生成電路，其特征在于反相器(614)的輸出端與第一積分器(610)的第二輸入端(A2)相連。
5. 根據(jù)權(quán)利要求1所述的反向散射鏈路頻率生成電路，其特征在于模擬解碼控制電路(617)的第一輸出端(El)與第二積分器(611)的輸入端相連；模擬解碼控制電路(617)的第二輸出端(E2)與寄存器(616)的第一輸入端(Fl)相連；模擬解碼控制電路(617)的第三輸出端(E3)與第三積分器(612)的輸入端相連。
6. 根據(jù)權(quán)利要求l所述的反向散射鏈路頻率生成電路，其特征在于比較器(613)的同相輸入端與第一積分器(610)的輸出端相連；比較器(613)的反相輸入端與第二積分器(611)的輸出端相連；比較器(613)的輸出端與寄存器(616)的第二輸入端(F2)相連。
7. —種無(wú)源超高頻射頻識(shí)別芯片反向散射鏈路頻率生成方法，包括如下步驟1) 檢測(cè)PIE編碼信號(hào)；2) 檢測(cè)到起始分界符delimiter之后的第一個(gè)上升沿，產(chǎn)生控制邏輯，控制第一積分器開(kāi)始積分；用PIE信號(hào)控制第二積分器在PIE信號(hào)的高電平期間進(jìn)行積分；3) 檢測(cè)到起始分界符delimiter之后的第一個(gè)下降沿，產(chǎn)生控制邏輯，控制第一積分器停止積分，同時(shí)生成與命令基準(zhǔn)長(zhǎng)度Tari的高電平長(zhǎng)度相關(guān)的電壓作為比較電壓；4) 檢測(cè)到起始分界符delimiter之后的第二個(gè)下降沿，產(chǎn)生控制邏輯，控制第三積分器開(kāi)始積分；5) 檢測(cè)到起始分界符delimiter之后的第三個(gè)下降沿，產(chǎn)生控制邏輯，控制第三積分器停止積分；同時(shí)，利用模擬解碼控制電路檢測(cè)寄存器所保存的值，如果寄存器保存的數(shù)據(jù)為1，則不對(duì)寄存器執(zhí)行任何操作；如果寄存器保存的數(shù)據(jù)為0，則利用控制邏輯將比較器的輸出結(jié)果寫(xiě)入寄存器；6) 利用步驟5)中的寄存器保存的數(shù)據(jù)以及第三積分器的輸出電壓控制弛張振蕩器，設(shè)置弛張振蕩器的電流源電流I,與第三積分器的電流源電流12滿(mǎn)足/=2xD/ x/2其中，DR為讀寫(xiě)器發(fā)送的Query命令中的有效載荷中的分頻率；設(shè)置弛張振蕩器中的充放電電容d與第三積分器的充電電容C2滿(mǎn)足q = C2則在弛張振蕩器的輸出端即可得到讀寫(xiě)器要求的反向散射鏈路頻率。
全文摘要
本發(fā)明公開(kāi)了一種無(wú)源超高頻射頻識(shí)別芯片反向散射鏈路頻率生成電路及方法，主要解決現(xiàn)有電路功耗較大以及需要進(jìn)行頻率校準(zhǔn)的問(wèn)題。本發(fā)明通過(guò)檢測(cè)輸入的PIE信號(hào)，控制第一積分器和第二積分器在規(guī)定的時(shí)間內(nèi)積分，并將積分結(jié)果通過(guò)比較器進(jìn)行比較；在命令開(kāi)始之后的第二個(gè)下降沿時(shí)控制第三積分器開(kāi)始積分；在命令開(kāi)始之后的第三個(gè)下降沿時(shí)控制第三積分器停止積分，如果此時(shí)寄存器保存的數(shù)據(jù)為0，則將比較器的輸出寫(xiě)入寄存器；通過(guò)第三積分器的輸出電壓和寄存器保存的數(shù)據(jù)控制弛張振蕩器，即可得到讀寫(xiě)器要求的反向散射鏈路頻率。本發(fā)明具有功耗低以及無(wú)需進(jìn)行頻率校準(zhǔn)的優(yōu)點(diǎn)，可用于無(wú)源超高頻射頻識(shí)別芯片反向散射鏈路頻率生成電路。
文檔編號(hào)G06K19/073GK101655922SQ20091002388
公開(kāi)日2010年2月24日 申請(qǐng)日期2009年9月11日 優(yōu)先權(quán)日2009年9月11日
發(fā)明者劉偉峰, 唐龍飛, 莊奕琪, 李小明, 釗 靳 申請(qǐng)人:西安電子科技大學(xué)