專利名稱：具有低功率模式和非低功率模式的微處理器,數(shù)據(jù)處理系統(tǒng)和計(jì)算機(jī)程序產(chǎn)品的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有低功率模式和非低功率模式的微處理器，并且涉及數(shù)據(jù)處理 系統(tǒng)和計(jì)算機(jī)程序產(chǎn)品。
背景技術(shù)：
具有低功率模式和非低功率模式的微處理器在本領(lǐng)域中是已知的。例如，在空閑 時(shí)間期間切換到低功率模式的微處理器是已知的。在低功率模式中，時(shí)鐘頻率相對于非低 功率模式即正常模式中的時(shí)鐘頻率較低。然而，降低時(shí)鐘頻率對事件的時(shí)序和調(diào)度精確性 有所影響。

發(fā)明內(nèi)容
本發(fā)明提供了如所附權(quán)利要求中所描述的微處理器、數(shù)據(jù)處理系統(tǒng)、以及計(jì)算機(jī)
程序產(chǎn)品。本發(fā)明的特定實(shí)施例在從屬權(quán)利要求中給出。本發(fā)明的這些和其它方面將通過參見隨后所描述的實(shí)施例進(jìn)行闡述，并且是顯而 易見的。


本發(fā)明進(jìn)一步的細(xì)節(jié)、方面和實(shí)施例將其僅作為示例的方式通過參考附圖而進(jìn)行 描述。出于簡要和清楚的目的，示出圖中的元素，而并不必將其依比例繪制。圖1示意性示出了微處理器實(shí)施例的示例的框圖。圖2示意性示出了控制微處理器模式的方法示例的流程圖。圖3示出了時(shí)序圖示例的示意圖。圖4示意性示出了硬件計(jì)時(shí)器示例的框圖。圖5示意性示出了計(jì)時(shí)器控制器示例的框圖。圖6示意性示出了數(shù)據(jù)處理系統(tǒng)實(shí)施例的示例的框圖。圖7示意性示出了能夠由微處理器執(zhí)行的指令結(jié)構(gòu)的示例。
具體實(shí)施例方式由于實(shí)現(xiàn)本發(fā)明的裝置大部分由本領(lǐng)域技術(shù)人員所公知的電子組件和電路所構(gòu) 成，為了理解和感知本發(fā)明的基本概念，以及為了不會混淆或分散本發(fā)明教導(dǎo)，將不會超出 根據(jù)上述需要而考慮到范圍來對電路細(xì)節(jié)進(jìn)行解釋。參見圖1，在其中示出了微處理器1的實(shí)施例的示例。如圖所示，微處理器1可以 具有一個(gè)或多個(gè)處理器核心(10)，以用于執(zhí)行提供給微處理器1的指令。微處理器1可以 具有低功率模式和非低功率模式。在所示的示例中，微處理器1包括模式控制器60，其能夠?qū)ξ⑻幚砥?的功率模式進(jìn)行控制。例如，低功率模式可以是關(guān)閉處理器核心的休眠模 式，或者是暫停(halt)處理器核心的時(shí)鐘并且系統(tǒng)時(shí)鐘以低于正常模式的時(shí)鐘頻率進(jìn)行 工作的空閑模式。在圖1中，示出了單個(gè)核心10，然而微處理器1可以具有其功率模式可以 根據(jù)特定實(shí)施方式單獨(dú)或一起進(jìn)行控制的兩個(gè)或更多核心。例如，所述處理器核心可以包 括執(zhí)行機(jī)器代碼形式的程序代碼所需的邏輯。處理器核心10例如可以至少包括指令解碼 器、運(yùn)算器、地址生成單元和加載/存儲單元。在所示的示例中，除了核心10之外，在該示例中，存在經(jīng)由總線5連接到核心10 的外圍設(shè)備2-4。例如，除了處理器核心之外，微處理器包括輸入/輸出301、302或其它組 件32-34，諸如和/或通信接口和/或協(xié)同處理器和/或模擬_數(shù)字轉(zhuǎn)換器和/或時(shí)鐘和重 置生成單元、穩(wěn)壓器、存儲器(例如閃存、EEPROM、RAM)、誤差校驗(yàn)碼邏輯和/或計(jì)時(shí)器或者 其它適當(dāng)組件。圖1所示的示例進(jìn)一步包括時(shí)鐘20。時(shí)鐘20可以在微處理器1在操作時(shí)提供時(shí) 鐘信號。時(shí)鐘信號20例如可以控制處理器核心10的操作速度，并且作為微處理器1所執(zhí) 行的操作的時(shí)序和調(diào)度的時(shí)間基礎(chǔ)。在非低功率模式中，時(shí)鐘信號可以具有第一頻率，在此 被稱作高頻率。在低功率模式中，時(shí)鐘信號可以具有低于第一頻率的第二頻率，其在此被稱 作低頻率。因此，在低功率模式中，時(shí)鐘信號的周期比高的非低功率模式中的時(shí)鐘信號周期 占用更長時(shí)間段。圖1所示的示例進(jìn)一步包括硬件計(jì)時(shí)器30。硬件計(jì)時(shí)器30可以用來對微處理器 1在未來時(shí)間點(diǎn)所進(jìn)行的事件執(zhí)行進(jìn)行調(diào)度，諸如對特定任務(wù)的執(zhí)行進(jìn)行調(diào)度，并且以高解 析度來進(jìn)行調(diào)度。如圖所示，硬件計(jì)時(shí)器30可以連接到時(shí)鐘20，以便基于時(shí)鐘信號的時(shí) 鐘周期數(shù)目來確定當(dāng)前時(shí)間點(diǎn)和所調(diào)度的事件時(shí)間點(diǎn)之間的時(shí)間段。應(yīng)當(dāng)注意的是，硬件 計(jì)時(shí)器可用來實(shí)現(xiàn)軟件計(jì)時(shí)器的集合，并且可以設(shè)置為在第一軟件計(jì)時(shí)器超時(shí)的時(shí)間點(diǎn)超 時(shí)，所述第一軟件計(jì)時(shí)器是所述集合中第一個(gè)超時(shí)的軟件計(jì)時(shí)器。當(dāng)硬件計(jì)時(shí)器超時(shí)時(shí)，所 述硬件計(jì)時(shí)器可以被重置并且設(shè)置為在第二軟件計(jì)時(shí)器超時(shí)時(shí)超時(shí)，所述第二軟件計(jì)時(shí)器 是所述集合中在第一軟件計(jì)時(shí)器之后第一個(gè)超時(shí)的軟件計(jì)時(shí)器。硬件計(jì)時(shí)器30可以以適于特定實(shí)施方式的任意形式來實(shí)現(xiàn)。參見圖4，示出了硬 件計(jì)時(shí)器30的實(shí)施方式的示例。如圖所示，硬件計(jì)時(shí)器30可以包括遞增計(jì)數(shù)器32，所述遞 增計(jì)數(shù)器32對在其所連接的輸入31處所提供的時(shí)鐘信號(例如，由時(shí)鐘20提供)的時(shí)鐘 周期數(shù)目進(jìn)行計(jì)數(shù)。例如，遞增計(jì)數(shù)器32可以對每個(gè)時(shí)鐘周期加1。所述遞增計(jì)數(shù)器連接 到比較器33的輸入330。比較器33的另一個(gè)輸入331連接到其中可以存儲用于硬件計(jì)數(shù) 器30的超時(shí)數(shù)值(Val2)的可編程寄存器35。比較器33將遞增計(jì)數(shù)器32的數(shù)值與可編程 寄存器35中存儲的數(shù)值進(jìn)行比較，并在硬件計(jì)數(shù)器30的輸出34輸出計(jì)時(shí)器超時(shí)信號，所 述計(jì)時(shí)器超時(shí)信號指示所述數(shù)值相等，并且硬件計(jì)數(shù)器30因此超時(shí)；這將喚醒處理器。再次參見圖1，微處理器1可進(jìn)一步包括計(jì)時(shí)器控制器40。當(dāng)數(shù)據(jù)處理系統(tǒng)從低 功率模式切換到非低功率模式時(shí)，計(jì)數(shù)器控制器40可以確定具有第一頻率的時(shí)鐘信號的 時(shí)鐘周期數(shù)目，所述第一頻率對應(yīng)于微處理器1在其間已經(jīng)處于低功率模式的低功率模式 時(shí)段。計(jì)數(shù)器控制器40可以基于所確定的數(shù)目對硬件計(jì)數(shù)器進(jìn)行調(diào)節(jié)。計(jì)數(shù)器控制器40可以以適于特定實(shí)施方式的任意形式來實(shí)現(xiàn)。如圖所示，計(jì)數(shù)器 控制器40可以連接到硬件計(jì)數(shù)器30的控制輸入36，硬件計(jì)數(shù)器30的超時(shí)時(shí)間能夠經(jīng)由所
4述控制輸入36而得到控制。如圖4所示，控制輸入36例如可以連接到可編程寄存器35，并 且允許對可編程寄存器35中的數(shù)值Val2進(jìn)行編程。如圖1所示，計(jì)數(shù)器控制器40可進(jìn)一 步連接到模式控制器60以確定所述模式控制器將微處理器從非低功率模式切換到低功率 模式的時(shí)間點(diǎn)，并且確定所述模式控制器將微處理器從低功率模式切換到非低功率模式的 時(shí)間點(diǎn)。應(yīng)當(dāng)注意的是，用于檢測模式切換的技術(shù)通常是本領(lǐng)域所公知的，并且出于簡明的 目的而不再進(jìn)一步詳細(xì)描述。如圖5所示，計(jì)時(shí)器控制器40可以包括轉(zhuǎn)換器42，其用于基于時(shí)鐘在低功率模式 時(shí)段期間的時(shí)鐘的時(shí)鐘周期數(shù)目來調(diào)節(jié)計(jì)數(shù)器32的計(jì)數(shù)器數(shù)值和/或硬件計(jì)數(shù)器30所設(shè) 置的超時(shí)時(shí)間。在圖5的示例中，轉(zhuǎn)換器42連接到一個(gè)或多個(gè)存儲器單元，在所述存儲器單元中 存儲有微處理器1切換到低功率模式的時(shí)間點(diǎn)的計(jì)數(shù)器數(shù)值(ValO)，以及微處理器1從低 功率模式切換到非低功率模式的時(shí)間點(diǎn)的計(jì)數(shù)器數(shù)值(Val4)和硬件計(jì)數(shù)器被設(shè)置的數(shù)值 (Val2)(高頻率時(shí)鐘周期的數(shù)目)。轉(zhuǎn)換器42可以基于(多個(gè))存儲器單元中所存儲的數(shù) 值確定所調(diào)節(jié)的數(shù)值?？梢砸赃m于特定實(shí)施方式的任意方式來確定所調(diào)節(jié)的數(shù)值。例如，計(jì)數(shù)器控制器 40可以執(zhí)行如圖2所示的方法。在圖2的示例中，如201所指示的，當(dāng)微處理器在正常模 式中工作時(shí)，可以確定是否能夠通過進(jìn)入低功率模式，例如通過進(jìn)入由框202所指示的空 閑模式來節(jié)約功率。如果能夠節(jié)約功率，則可以執(zhí)行進(jìn)入微處理器的線程，并且如框203所 指示的，可以存儲計(jì)數(shù)器數(shù)值ValO ；如204所指示的，時(shí)鐘可以切換到低功率模式；并且如 205所指示的，微處理器1可以切換到低功率模式。(在圖2中，框203-205被示為順序連 接，然而框203-205所表示的過程顯然也可以(至少部分地)同時(shí)執(zhí)行)。如框206所指示的，在微處理器已經(jīng)切換到低功率模式205之后的某個(gè)時(shí)間點(diǎn)處， 微處理器1可以被喚醒并且切換到正常功率模式。如框207和208所指示的，可以存儲喚 醒時(shí)的計(jì)數(shù)器數(shù)值Val4，以及用于硬件計(jì)時(shí)器30的超時(shí)時(shí)間的原始數(shù)值。如框209所指示 的，從所存儲的數(shù)值ValO和Val4，可以確定與低功率模式時(shí)段期間所計(jì)數(shù)的低頻率時(shí)鐘周 期的數(shù)目相對應(yīng)的高頻率時(shí)鐘周期的數(shù)目(Vail)。例如，轉(zhuǎn)換器42或另一邏輯可以確定低 功率模式時(shí)段期間的計(jì)數(shù)器值的變化，所述變化在該示例中為遞增，并且將所獲得的數(shù)值 與低頻率和高頻率時(shí)鐘之間的頻率比(RCF)相乘。例如，可以通過以下數(shù)學(xué)公式所描述的 運(yùn)算來確定Vall Vall = (V4_V0)*RCF (1)如框210所指示的，可以確定新的計(jì)數(shù)器數(shù)值Val6。例如，如圖3所示，假設(shè)硬件 計(jì)數(shù)器在時(shí)間t0被設(shè)置為在時(shí)間t3超時(shí)(例如，以時(shí)鐘周期的數(shù)值Val2所表達(dá)，圖1中 Val2 = 33個(gè)時(shí)鐘周期)，并且在時(shí)間tl (圖3中時(shí)間t0后的2個(gè)高頻率時(shí)鐘周期)微處 理器1被切換到低頻率模式，其中時(shí)鐘頻率是高時(shí)鐘頻率的1/RCF倍(RCF > 1，并且在該示 例中為3)，在沒有補(bǔ)償?shù)那闆r下，硬件計(jì)數(shù)器將在不同于所設(shè)置時(shí)間t3的時(shí)間t4超時(shí)。通 過為此對硬件計(jì)時(shí)器進(jìn)行調(diào)節(jié)，可以保持硬件計(jì)時(shí)器的精確度。例如，可以通過將數(shù)值Val2 調(diào)節(jié)為所調(diào)節(jié)數(shù)值Val6來對硬件計(jì)時(shí)器進(jìn)行調(diào)節(jié)，所述所調(diào)節(jié)數(shù)值Val6可以通過執(zhí)行如 數(shù)學(xué)公式所描述的運(yùn)算來確定Val6 = Val2_Val1—Val0+Val4(2)
其中，Vall表示與低功率模式時(shí)段相對應(yīng)的高時(shí)鐘頻率周期的數(shù)目，并且例如，可 以通過等式1來確定。如框211所指示的，硬件計(jì)時(shí)器可以設(shè)置為新的計(jì)數(shù)器數(shù)值Val6，并且如框212 所指示的，時(shí)鐘可以切換回高頻率時(shí)鐘。雖然使用其它適當(dāng)數(shù)值將是顯而易見的，但是在 圖 3 的示例中，RCF = 3，ValO = 2，Val4 = 10 且 Val3 = 33。因此，Vall = (10-2)= 24，而 Val3 = Val2-Vall = 33-24 = 9，Val5 = 1 為 Val3-Val0 = 9-2 = 7，并且 Val6 = Val5+Val4 = 7+10 = 17。因此，通過將硬件計(jì)時(shí)器重新設(shè)置為17個(gè)時(shí)鐘周期，硬件計(jì)時(shí)器 30將在一開始所期望的時(shí)間t3處超期，并且能夠保持所述硬件計(jì)時(shí)器的精確度。參見圖6，其中示出了數(shù)據(jù)處理系統(tǒng)100的示例。如圖所示，系統(tǒng)100可以包括微 處理器1。微處理器1例如可以實(shí)現(xiàn)為如圖1的示例所示。如圖所示，數(shù)據(jù)處理系統(tǒng)100可 以包括存儲器110，所述存儲器110可包括數(shù)據(jù)。如圖7所示，所述數(shù)據(jù)可以表示可由微處 理器1執(zhí)行的指令120。所述指令可以包括計(jì)時(shí)器控制指令122，其用于在微處理器1從低 功率模式切換到非低功率模式時(shí)，確定具有第一頻率的時(shí)鐘信號的時(shí)鐘周期數(shù)目，所述第 一頻率對應(yīng)于數(shù)據(jù)處理系統(tǒng)在其間已經(jīng)處于低功率模式的低功率模式時(shí)段；并且基于所確 定的數(shù)目對硬件計(jì)時(shí)器進(jìn)行調(diào)節(jié)。參見圖7，所述指令可以包括表示操作系統(tǒng)120的指令的集合，所述操作系統(tǒng)形成 微處理器1和在微處理器1上運(yùn)行的應(yīng)用程序130、131之間的接口 ；所述集合可以包括計(jì) 時(shí)器控制指令。操作系統(tǒng)(OS)是如下的軟件，其對計(jì)算機(jī)或其它可編程裝置的資源共享進(jìn) 行管理，并且提供具有用來訪問那些資源的接口的程序。操作系統(tǒng)對系統(tǒng)數(shù)據(jù)和用戶輸入 進(jìn)行處理，并且通過分配和管理作為對用戶的服務(wù)以及系統(tǒng)程序的任務(wù)和內(nèi)部系統(tǒng)資源來 進(jìn)行響應(yīng)。本發(fā)明還可以以計(jì)算機(jī)系統(tǒng)上運(yùn)行的計(jì)算機(jī)程序來實(shí)現(xiàn)，其至少包括用于在諸如 計(jì)算機(jī)系統(tǒng)之類的可編程裝置上運(yùn)行時(shí)執(zhí)行根據(jù)本發(fā)明方法的步驟的代碼部分，或者使得 所述可編程裝置執(zhí)行根據(jù)本發(fā)明的設(shè)備或系統(tǒng)的功能的代碼部分。所述計(jì)算機(jī)程序產(chǎn)品例 如可以包括可由微處理器1執(zhí)行的代碼部分。所述代碼部分可以包括計(jì)時(shí)器控制指令，所 述計(jì)時(shí)器控制指令用于在微處理器1從低功率模式切換到非低功率模式時(shí)，確定具有第一 頻率的時(shí)鐘信號的時(shí)鐘周期數(shù)目，所述第一頻率對應(yīng)于數(shù)據(jù)處理系統(tǒng)在其間已經(jīng)處于低功 率模式的低功率模式時(shí)段；并且基于所確定的數(shù)目對硬件計(jì)時(shí)器進(jìn)行調(diào)節(jié)。所述計(jì)算機(jī)程序例如可以包括以下的一種或多種子程序、函數(shù)、進(jìn)程、對象方法、 對象實(shí)施方式、可執(zhí)行應(yīng)用程序、Java程序(applet)、伺服小程序(servlet)、源代碼、目標(biāo) 代碼、共享庫/動態(tài)加載庫和/或被設(shè)計(jì)為在計(jì)算機(jī)系統(tǒng)上執(zhí)行的其它指令序列。所述計(jì)算 機(jī)程序可以在諸如CD-rom或磁盤之類的數(shù)據(jù)載體上提供，與在計(jì)算機(jī)系統(tǒng)的存儲器中的 可加載數(shù)據(jù)、表示計(jì)算機(jī)程序的數(shù)據(jù)一起存儲。所述數(shù)據(jù)載體進(jìn)一步可以是數(shù)據(jù)連接，諸如 電話線纜或無線連接或者其它計(jì)算機(jī)可讀介質(zhì)。這樣的計(jì)算機(jī)可讀介質(zhì)可以持久、可去除 地或遠(yuǎn)程耦合到諸如系統(tǒng)100之類的信息處理系統(tǒng)。例如且不作為限制，所述計(jì)算機(jī)可讀 介質(zhì)可以包括任意數(shù)量的以下各項(xiàng)包括磁盤和磁帶存儲媒體的磁存儲介質(zhì)；諸如光盤介 質(zhì)的光存儲介質(zhì)(例如，CD ROMXD R等)和數(shù)字視頻磁盤存儲介質(zhì)；包括基于半導(dǎo)體的存 儲器單元的非易失性存儲器存儲介質(zhì)，諸如閃存、EEPROM、EPROM、ROM ；鐵磁性數(shù)字存儲器； MRAM ；包括寄存器、緩沖器或高速緩存、主存儲器、RAM等的易失性存儲介質(zhì)；以及包括計(jì)算機(jī)網(wǎng)絡(luò)、點(diǎn)對點(diǎn)電信設(shè)備和載波傳輸介質(zhì)的數(shù)據(jù)傳輸介質(zhì)，以上僅是給出一些示例。在以上說明書中，已經(jīng)參見本發(fā)明實(shí)施例的特定示例對其進(jìn)行了描述。然而，顯然 可以在不脫離如所附權(quán)利要求所給出的本發(fā)明的寬泛精神和范圍的情況下，可以對本發(fā)明 進(jìn)行各種修改和變化。例如，所述連接可以是適于例如經(jīng)由中間設(shè)備向或者從各個(gè)節(jié)點(diǎn)、單 元或設(shè)備傳送信號的連接類型。因此，除非另外暗示或指出，否則所述連接例如可以是直接 連接或間接連接。如可應(yīng)用的，一些以上實(shí)施例可以使用各種不同的信息處理系統(tǒng)來實(shí)現(xiàn)。例如，雖 然圖1及其討論描述了示例性的信息處理體系，但是該示例性體系僅被呈現(xiàn)為在討論本發(fā) 明各個(gè)方面時(shí)提供有用的引用。當(dāng)然，所述體系的描述已經(jīng)出于討論的目的而被簡化，并且 其僅是可依據(jù)本發(fā)明使用的許多不同類型的適當(dāng)體系之一。本領(lǐng)域技術(shù)人員將會認(rèn)識到， 邏輯模塊之間的界線僅是說明性的，并且可替換實(shí)施例可以合并邏輯模塊或電路部件，或 者對各種邏輯模塊或電阻部件使用備用的功能分解形式。因此，所要理解的是，這里所描述的體系僅是示例性的，并且實(shí)際上能夠以許多實(shí) 現(xiàn)相同功能的其它體系來實(shí)施。簡言之，但是仍然是明確地，用來實(shí)現(xiàn)相同功能的任意組件 配置是有效“關(guān)聯(lián)”的，以從而實(shí)現(xiàn)所需功能。因此，這里被組合以實(shí)現(xiàn)特定功能的任意兩種 組件可以看作彼此“相關(guān)聯(lián)”以使得所需功能得以實(shí)現(xiàn)，而不考慮體系或中間組件。同樣， 這樣相關(guān)聯(lián)的任意兩個(gè)組件也可以看作彼此“操作相連”或“操作耦合”，以實(shí)現(xiàn)所需功能。而且例如，在一個(gè)實(shí)施例中，所示的微處理器1的部件是位于單個(gè)集成電路上或 相同設(shè)備內(nèi)的電路?？蛇x地，微處理器1可以包括彼此互連的任意數(shù)量的分離的集成電路 或分離的設(shè)備。例如，外圍設(shè)備2-4可以位于與處理器核心10相同的集成電路上，或者位 于分離的集成電路上，或者位于與系統(tǒng)100的其它部件離散相隔的另一外圍設(shè)備或從屬設(shè) 備上。這樣，微處理器1可以以任意適當(dāng)類型的硬件描述語言來實(shí)施。而且，本發(fā)明并不局限于以不可編程的硬件來實(shí)施的物理設(shè)備或單元，而是還可 以應(yīng)用在能夠通過依據(jù)適當(dāng)程序代碼進(jìn)行操作，來執(zhí)行所需設(shè)備功能的可編程設(shè)備或單元 中。此外，所述設(shè)備可以物理分布在多個(gè)裝置上，而在功能上像單個(gè)設(shè)備那樣操作。例如， 在圖4中，硬件計(jì)時(shí)器30被示為單個(gè)模塊，然而應(yīng)當(dāng)注意到，例如計(jì)數(shù)器32可以與微處理 器1的其它組件進(jìn)行共享，并且/或者計(jì)數(shù)器32或硬件計(jì)時(shí)器的其它組件可以出現(xiàn)在與例 如比較器33不同的位置。而且，在功能上形成分離地設(shè)備的設(shè)備可以集成在單個(gè)物理設(shè)備中。例如，在圖6 的示例中，存儲器101可以被提供在與微處理器1相同的集成電路上。然而，其它的修改、變化和替換也是可能的。因此，說明書和附圖要認(rèn)為是說明而 非限制意義。在權(quán)利要求中，置于括號之間的任意附圖標(biāo)記都不應(yīng)認(rèn)為是對權(quán)利要求進(jìn)行限 制。詞語“包括”并不排除存在不同于權(quán)利要求中所列出的其它部件或步驟。此外，如這里 所使用的術(shù)語“一個(gè)”定義為一個(gè)或多個(gè)。而且，即使相同的權(quán)利要求包括引導(dǎo)性短語“一 個(gè)或多個(gè)”或“至少一個(gè)”以及諸如“一個(gè)”的不定冠詞時(shí)，權(quán)利要求中所使用的諸如“至少 一個(gè)”和“一個(gè)或多個(gè)”之類的引導(dǎo)性短語不應(yīng)當(dāng)被理解為其暗示了在其他權(quán)利要求元素中 不定冠詞“一個(gè)(a或an)，，的引導(dǎo)將包含這種引導(dǎo)的權(quán)利要求元素的任意特定權(quán)利要求限 制為僅包含一個(gè)這種元素的發(fā)明。對于定冠詞的使用同樣如此。除非另外指出，否則諸如
7“第一”和“第二”之類的術(shù)語用來在這種短語所描述的元素之間進(jìn)行任意區(qū)分。因此，這些 術(shù)語并不必意在指示這些元素的臨時(shí)或其它優(yōu)先順序。盡管在彼此不同的權(quán)利要求中引用 了特定度量，但并不表示這些度量的組合形式?jīng)]有優(yōu)點(diǎn)。
權(quán)利要求
一種具有低功率模式和非低功率模式的微處理器(1)，所述微處理器(1)包括處理器核心(10)，所述處理器核心(10)用于執(zhí)行提供給所述微處理器(1)的指令；時(shí)鐘(20)，所述時(shí)鐘(20)用于提供時(shí)鐘信號，所述時(shí)鐘信號在所述非低功率模式中具有第一頻率并且在所述低功率模式中具有低于所述第一頻率的第二頻率；硬件計(jì)時(shí)器(30)，所述硬件計(jì)時(shí)器(30)用于對所述微處理器(1)在未來時(shí)間點(diǎn)進(jìn)行的事件進(jìn)行調(diào)度，所述硬件計(jì)時(shí)器被連接到所述時(shí)鐘，以用于基于所述時(shí)鐘信號的時(shí)鐘周期數(shù)目來確定當(dāng)前時(shí)間點(diǎn)和所述事件的時(shí)間點(diǎn)之間的時(shí)間段；計(jì)時(shí)器控制器(40)，所述計(jì)時(shí)器控制器(40)用于在所述數(shù)據(jù)處理系統(tǒng)從所述低功率模式切換到所述非低功率模式時(shí)，確定具有所述第一頻率的時(shí)鐘信號的時(shí)鐘周期數(shù)目，所述第一頻率對應(yīng)于所述微處理器(1)在其間已經(jīng)處于所述低功率模式的低功率模式時(shí)段；并且基于所確定的數(shù)目來調(diào)節(jié)所述硬件計(jì)時(shí)器。
2.如權(quán)利要求1所述的微處理器(1)，其中，所述硬件計(jì)時(shí)器包括連接到所述時(shí)鐘(20) 以用于對所述時(shí)鐘信號的時(shí)鐘周期的計(jì)數(shù)數(shù)目進(jìn)行計(jì)數(shù)的計(jì)數(shù)器(32)。
3.如前一項(xiàng)權(quán)利要求所述的微處理器(1)，其中，所述計(jì)時(shí)器控制器包括轉(zhuǎn)換器(42)， 所述轉(zhuǎn)換器(42)用于基于在所述低功率模式時(shí)段期間所述時(shí)鐘的所述時(shí)鐘周期數(shù)目來調(diào) 節(jié)所述計(jì)數(shù)器的計(jì)數(shù)器數(shù)值和/或所述硬件計(jì)數(shù)器所設(shè)置的超時(shí)時(shí)間。
4.一種數(shù)據(jù)處理系統(tǒng)(100)，包括如之前任一項(xiàng)權(quán)利要求所述的微處理器(1)；存儲器(110)，所述存儲器(110)包括表示可由所述微處理器(1)執(zhí)行的指令(120)的 數(shù)據(jù)，所述指令包括計(jì)時(shí)器控制指令(122)，用于在所述微處理器(1)從所述低功率模式切 換到所述非低功率模式時(shí)，確定具有所述第一頻率的時(shí)鐘信號的時(shí)鐘周期數(shù)目，所述第一 頻率對應(yīng)于所述數(shù)據(jù)處理系統(tǒng)在其間已經(jīng)處于所述低功率模式的低功率模式時(shí)段；并且基 于所述確定的數(shù)目對所述硬件計(jì)時(shí)器進(jìn)行調(diào)節(jié)。
5.如前一項(xiàng)權(quán)利要求所述的數(shù)據(jù)處理系統(tǒng)，其中，所述指令包括表示操作系統(tǒng)(120) 的指令的集合，所述操作系統(tǒng)形成所述微處理器(1)和在所述微處理器(1)上運(yùn)行的應(yīng)用 程序(130，131)之間的接口 ；所述集合包括所述計(jì)時(shí)器控制指令。
6.一種計(jì)算機(jī)程序產(chǎn)品，包括可由如權(quán)利要求1-5中任一項(xiàng)所述的微處理器(1)執(zhí)行 的代碼部分，所述代碼部分包括計(jì)時(shí)器控制指令，用于在所述微處理器(1)從所述低功率 模式切換到所述非低功率模式時(shí)，確定具有所述第一頻率的時(shí)鐘信號的時(shí)鐘周期數(shù)目，所 述第一頻率對應(yīng)于所述數(shù)據(jù)處理系統(tǒng)在其間已經(jīng)處于所述低功率模式的低功率模式時(shí)段； 并且基于所述確定的數(shù)目對所述硬件計(jì)時(shí)器進(jìn)行調(diào)節(jié)。全文摘要
一種微處理器(1)，其具有低功率模式和非低功率模式。所述微處理器(1)包括用于執(zhí)行提供給微處理器(1)的指令的處理器核心(10)和提供時(shí)鐘信號的時(shí)鐘(20)，所述時(shí)鐘信號在非低功率模式中具有第一頻率并且在低功率模式中具有低于所述第一頻率的第二頻率。存在硬件計(jì)時(shí)器(30)，以用于對微處理器(1)在未來時(shí)間點(diǎn)進(jìn)行的事件進(jìn)行調(diào)度。所述硬件計(jì)時(shí)器連接到所述時(shí)鐘，以用于基于時(shí)鐘信號的個(gè)時(shí)鐘周期數(shù)目來確定當(dāng)前時(shí)間點(diǎn)和事件時(shí)間點(diǎn)之間的時(shí)間段。當(dāng)數(shù)據(jù)處理系統(tǒng)從低功率模式切換到非低功率模式時(shí)，計(jì)時(shí)器控制器(40)能夠確定具有第一頻率的時(shí)鐘信號的時(shí)鐘周期數(shù)目，所述第一頻率對應(yīng)于所述微處理器(1)在其間已經(jīng)處于所述低功率模式的低功率模式時(shí)段；并且基于所確定的數(shù)目調(diào)節(jié)所述硬件計(jì)時(shí)器。
文檔編號G06F1/32GK101981530SQ200880128378
公開日2011年2月23日 申請日期2008年4月11日 優(yōu)先權(quán)日2008年4月11日
發(fā)明者文森特·比費(fèi)爾納, 格雷戈里·默尼耶, 維安尼·朗屈雷爾 申請人:飛思卡爾半導(dǎo)體公司