專利名稱：通過存儲器地址映射使處理器與外部設(shè)備相接口的橋電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及將處理器與多個外部設(shè)備相接口的橋電路。
背景技術(shù)：
在此提供的背景描述是出于一般地呈現(xiàn)本發(fā)明的語境的目的。在此背景技術(shù)部分 中描述的范圍內(nèi)的當(dāng)前所指定的發(fā)明人的工作以及在遞交時不可以其他方式認(rèn)為是現(xiàn)有 技術(shù)的描述的各方面，既不明確地也不暗示地承認(rèn)為相對于本公開的現(xiàn)有技術(shù)。諸如便攜式攝像機(jī)之類的消費(fèi)者電子(CE)設(shè)備可包括專用集成電路(ASIC)和硬 盤驅(qū)動器(HDD)。ASIC可包括處理器和HDD控制器(HDC)。處理器經(jīng)由HDC與HDD通信。 HDC通過遵從HDD的存儲接口的存儲接口與HDD通信。例如，存儲接口可包括高級技術(shù)附件 (ATA)接口、串行 ATA(SATA)接口等。為了利用具有不同存儲接口的HDD，CE設(shè)備的HDC可能需要被設(shè)計(jì)為遵從不同的 存儲接口。設(shè)計(jì)HDC以遵從不同的存儲接口增加了 CE設(shè)備開發(fā)的時間和成本。

發(fā)明內(nèi)容
—種橋電路包括總線、存儲器接口模塊、存儲器控制模塊和外部存儲控制模塊。存 儲器接口模塊經(jīng)由存儲器接口從處理器接收存儲器地址，并且將存儲器地址輸出到總線。 存儲器地址與處理器的地址空間的多個地址區(qū)域中的一個相對應(yīng)。存儲器控制模塊經(jīng)由總 線接收存儲器地址，并且當(dāng)存儲器地址與多個地址區(qū)域中的第一地址區(qū)域相對應(yīng)時與存儲 器通信。外部存儲控制模塊經(jīng)由總線接收存儲器地址，并且當(dāng)存儲器地址與多個地址區(qū)域 中的第二地址區(qū)域相對應(yīng)時與外部存儲設(shè)備通信。橋電路還包括外圍設(shè)備控制模塊，該外圍設(shè)備控制模塊經(jīng)由總線接收存儲器地 址，并且當(dāng)存儲器地址與多個地址區(qū)域中的第三地址區(qū)域相對應(yīng)時與外圍設(shè)備通信。橋電 路還包括外部存儲接口，該外部存儲接口將外部存儲控制模塊與外部存儲設(shè)備相接口。橋 電路還包括外圍設(shè)備接口，該外圍設(shè)備接口將外圍設(shè)備控制模塊與外圍設(shè)備相接口。從詳細(xì)描述、權(quán)利要求和附圖中，本發(fā)明的進(jìn)一步適用范圍將會變得清楚。詳細(xì)描 述和具體示例僅意欲出于例示的目的，并且不意欲限制本發(fā)明的范圍。


從詳細(xì)描述和附圖中，本發(fā)明將會被更充分地理解，在附圖中圖1是根據(jù)本公開的電子設(shè)備的功能框圖2是根據(jù)本公開的控制模塊和橋電路的功能框圖；圖3是用于經(jīng)由存儲器總線與外部設(shè)備通信的方法的流程圖；圖4示出根據(jù)本公開的控制模塊的示例性存儲器地址空間；圖5示出包括在根據(jù)本公開的任務(wù)文件寄存器中的示例性信息；圖6示出包括在根據(jù)本公開的I/O控制寄存器中的示例性信息；圖7示出包括在根據(jù)本公開的描述表中的示例性信息；以及圖8示出包括在根據(jù)本公開的通用串行總線(USB)控制寄存器中的示例性信息。
具體實(shí)施例方式以下描述本質(zhì)上僅是示例性的，決不意欲限制本發(fā)明及其應(yīng)用或使用。出于清楚 的目的，在附圖中將使用相同的標(biāo)號來標(biāo)識類似的元件。這里使用的短語“A、B和C中的至 少一個”應(yīng)當(dāng)被解釋為意思是使用非排他性邏輯或的邏輯(A或B或C)。應(yīng)當(dāng)理解的是，在 不變更本發(fā)明的原理的情況下，可以按不同的順序執(zhí)行方法內(nèi)的步驟。這里使用的術(shù)語“模塊”可以指以下各項(xiàng)、是以下各項(xiàng)的一部分或者包括以下各 項(xiàng)專用集成電路(ASIC)、電子電路、執(zhí)行一個或多個軟件或固件程序的處理器(共享的、 專用的或成組的)和/或存儲器(共享的、專用的或成組的)、組合邏輯電路和/或提供所 描述的功能的其他合適部件。消費(fèi)者電子(CE)設(shè)備通常包括與存儲器和外部設(shè)備通信的處理器。處理器通常 通過分離的接口訪問存儲器和外部設(shè)備。處理器通過存儲器總線訪問存儲器。處理器通過 外部設(shè)備接口訪問外部設(shè)備。根據(jù)本公開的橋電路允許處理器經(jīng)由存儲器總線來訪問存儲器以及一個或多個 外部設(shè)備。更具體而言，當(dāng)處理器生成讀取或?qū)懭霐?shù)據(jù)的請求時，橋電路可經(jīng)由存儲器總線 從處理器接收數(shù)據(jù)的存儲器地址。橋電路可基于存儲器地址來與外部設(shè)備或者存儲器通 信。例如，當(dāng)存儲器地址對應(yīng)于處理器的存儲器地址空間的第一區(qū)域時，橋電路可與存儲器 通信。當(dāng)存儲器地址來自存儲器地址空間的第二區(qū)域時，橋電路可與外部設(shè)備通信。現(xiàn)在參考圖1，示例性電子設(shè)備10包括控制模塊12、硬盤驅(qū)動器(HDD) 14、通用串 行總線(USB)設(shè)備16以及橋電路18。僅作為示例，電子設(shè)備10可包括便攜式攝像機(jī)。控 制模塊12控制電子設(shè)備10。在一些實(shí)現(xiàn)方式中，HDD 14可被任何合適的外部存儲設(shè)備取 代。例如，HDD 14可被光盤驅(qū)動器取代。USB設(shè)備16可包括非易失性半導(dǎo)體存儲器(例如， 閃存)。USB設(shè)備16還可包括輸入/輸出設(shè)備，諸如鍵盤和/或打印機(jī)。USB設(shè)備16可從 電子設(shè)備10上拆卸下來?？刂颇K12經(jīng)由存儲器總線100、橋電路18和外部存儲接口 200與HDD 14通信。 外部存儲接口 200與HDD 14的存儲接口相兼容。例如，外部存儲接口 200和HDD 14的存 儲接口可包括高級技術(shù)附件(ATA)接口、串行ATA(SATA)接口等中的一個?？刂颇K12經(jīng) 由存儲器總線100、橋電路18和USB接口 300與USB設(shè)備16通信?？刂颇K12經(jīng)由存儲器總線100與橋電路18通信。橋電路18可包括被設(shè)計(jì)為 將控制模塊12與具有不同接口的外部存儲裝置和外圍設(shè)備相接口的集成電路(IC)。例如， 橋電路18可被設(shè)計(jì)為將控制模塊12與具有存儲器接口的存儲器、具有存儲接口的外部存 儲設(shè)備以及具有USB接口的USB設(shè)備相接口。橋電路18和控制模塊12可在同一 IC上或在不同IC上實(shí)現(xiàn)。橋電路18包括存儲器20?？刂颇K12可在存儲器20中存儲數(shù)據(jù)。存儲器20可 包括隨機(jī)存取存儲器。例如，存儲器20可包括動態(tài)隨機(jī)存取存儲器(DRAM)。取決于控制模塊12所利用的處理器，控制模塊12可在地址空間上讀取/寫入數(shù) 據(jù)。僅作為示例，地址空間可包括三個分離的地址區(qū)域可向存儲器20分配地址空間內(nèi)的 第一地址區(qū)域；可向HDD 14分配地址空間內(nèi)的第二地址區(qū)域；并且可向USB設(shè)備16分配地 址空間內(nèi)的第三地址區(qū)域。HDD 14和USB設(shè)備16可從存儲器20或控制模塊12接收數(shù)據(jù)。HDD 14和USB設(shè) 備16可通過直接存儲器存取(DMA)或經(jīng)編程的輸入/輸出(PIO)傳送從存儲器20接收數(shù) 據(jù)。HDD 14和USB設(shè)備16可向存儲器20或控制模塊12發(fā)送數(shù)據(jù)。HDD 14和USB設(shè)備16 可經(jīng)由DMA或PIO傳送向存儲器20發(fā)送數(shù)據(jù)?？刂颇K12經(jīng)由存儲器總線100與橋電路18通信。存儲器總線100可包括 DRAM接口。因此，存儲器總線100可包括但不限于用于同步DRAM (SDRAM)、雙倍數(shù)據(jù)速率 DRAM (DDR)、DDR2、DDR3 和Rambus DRAM (RDRAM)的接 口。橋電路18經(jīng)由外部存儲接口 200與HDD 14通信。外部存儲接口 200可遵從 各種接口標(biāo)準(zhǔn)。僅作為示例，外部存儲接口 200可遵從高級技術(shù)附件(ATA)接口、串行 ATA(SATA)接口以及高級技術(shù)附件包接口(ATAPI)。外部存儲接口 200還可遵從消費(fèi)者電 子ATA(CE-ATA)接口、個人計(jì)算機(jī)存儲卡國際協(xié)會(PCMCIA)接口以及小型計(jì)算機(jī)系統(tǒng)接口 (SCSI)。橋電路18和USB設(shè)備16經(jīng)由USB接口 300通信。USB接口 300可包括但不限于 USB 1. 1 和 USB 2. 0 接口?，F(xiàn)在參考圖2，控制模塊12可包括處理器22、顯示控制模塊24、音頻-視頻(AV) 引擎模塊26、外圍控制模塊28以及第一存儲器控制模塊30。處理器22執(zhí)行一個或多個程 序以操作電子設(shè)備10。處理器22可向電子設(shè)備10的其他部件(例如，存儲器20)傳送數(shù) 據(jù)。處理器22還可向電子設(shè)備10的其他部件傳送命令。例如，處理器22可向HDD 14、USB 設(shè)備16和存儲器20傳送讀/寫命令。在下文中，術(shù)語“數(shù)據(jù)”和“命令”被可互換地使用。顯示控制模塊24控制可包括在電子設(shè)備10中的顯示器(未示出)。AV引擎模塊 26可處理由電子設(shè)備10獲取的音頻和視頻數(shù)據(jù)。外圍控制模塊28可與電子設(shè)備10中所 提供的各種外圍設(shè)備通信。例如，HDD 14可經(jīng)由外圍控制模塊28來中斷處理器22。顯示 控制模塊24、AV引擎模塊26和外圍控制模塊28被連接到輸入/輸出(I/O)接口 400。I/ 0接口 400可包括外圍部件互連(PCI)總線。處理器22經(jīng)由第一存儲器控制模塊30和I/O接口 400與顯示控制模塊24、AV引 擎模塊26和外圍控制模塊28通信。處理器22經(jīng)由第一存儲器控制模塊30向I/O接口 400 傳送數(shù)據(jù)。處理器22經(jīng)由第一存儲器控制模塊30從I/O接口 400接收數(shù)據(jù)。第一存儲器 控制模塊30經(jīng)由I/O接口 400向顯示控制模塊24、AV引擎模塊26和外圍控制模塊28傳 送數(shù)據(jù)。顯示控制模塊24、AV引擎模塊26和外圍控制模塊28經(jīng)由I/O接口 400向第一存 儲器控制模塊30傳送數(shù)據(jù)。處理器22可經(jīng)由第一存儲器控制模塊30和存儲器總線100與存儲器20、HDD 14 和USB設(shè)備16通信。處理器22經(jīng)由第一存儲器控制模塊30向存儲器總線100傳送數(shù)據(jù)。當(dāng)處理器22訪問地址空間的第一、第二或第三地址區(qū)域時，第一存儲器控制模塊30將來自 處理器22的數(shù)據(jù)傳送到存儲器總線100。第一存儲器控制模塊30將來自存儲器總線100的數(shù)據(jù)傳送到處理器22。當(dāng)處理 器22訪問第一、第二或第三地址區(qū)域時，第一存儲器控制模塊30可分別從存儲器20、HDD 14或USB設(shè)備16接收數(shù)據(jù)。處理器22訪問第一地址區(qū)域中的地址以向存儲器20寫入數(shù)據(jù)/從存儲器20讀 取數(shù)據(jù)。換句話說，當(dāng)處理器22發(fā)出去往/來自存儲器20的寫/讀命令時，處理器22訪 問第一地址區(qū)域中的地址。第一存儲器控制模塊30將地址傳送到存儲器總線100。處理器22訪問第二地址區(qū)域以向HDD 14寫入數(shù)據(jù)/從HDD 14讀取數(shù)據(jù)。第二 地址區(qū)域是與第一地址區(qū)域相分離的。處理器22可向第二地址區(qū)域中的地址傳送命令以 控制HDD 14。例如，處理器22可向HDD 14發(fā)出命令以向/從HDD 14上的位置寫入/讀取 數(shù)據(jù)。該位置可包括開始地址和扇區(qū)數(shù)。此外，處理器22可通過讀取第二地址區(qū)域中的地 址來讀取HDD 14的狀態(tài)。處理器22訪問第三地址區(qū)域以向/從USB設(shè)備16發(fā)送/接收數(shù)據(jù)。第三地址區(qū) 域是與第一地址區(qū)域和第二地址區(qū)域相分離的。處理器22可向第三地址區(qū)域中的地址傳 送命令以控制USB設(shè)備16。例如，處理器22可向/從USB設(shè)備16寫入/讀取數(shù)據(jù)。處理 器22還可通過第三地址區(qū)域中的地址從USB設(shè)備16接收數(shù)據(jù)。例如，處理器22可通過讀 取第三地址區(qū)域中的地址來接收USB設(shè)備16的狀態(tài)。橋電路18包括存儲器接口模塊42和內(nèi)部總線62。存儲器接口模塊42經(jīng)由存儲 器總線100與控制模塊12相接口。存儲器接口模塊42從存儲器總線100接收數(shù)據(jù)。存儲 器接口模塊42將來自存儲器總線100的數(shù)據(jù)傳送到內(nèi)部總線62。存儲器接口模塊42還可 將來自內(nèi)部總線62的數(shù)據(jù)傳送到存儲器總線100。從內(nèi)部總線62接收的數(shù)據(jù)可包括從存 儲器20、HDD14和USB設(shè)備16接收的數(shù)據(jù)。橋電路18還包括與內(nèi)部總線62通信的第二存儲器控制模塊46。第二存儲器控制 模塊46可將來自內(nèi)部總線62的數(shù)據(jù)傳送到存儲器20。第二存儲器控制模塊46還可將來 自存儲器20的數(shù)據(jù)傳送到內(nèi)部總線62。向存儲器20分配控制模塊12的存儲器地址空間 內(nèi)的第一地址區(qū)域。因此，當(dāng)處理器22訪問第一地址區(qū)域時，第二存儲器控制模塊46可將 來自內(nèi)部總線62的數(shù)據(jù)傳送到存儲器20。存儲器20可存儲從第二存儲器控制模塊46接 收的數(shù)據(jù)。當(dāng)處理器22訪問第一地址區(qū)域時，第二存儲器控制模塊46還可將來自存儲器 20的數(shù)據(jù)傳送到內(nèi)部總線62。橋電路18還包括與內(nèi)部總線62通信的外部存儲控制寄存器48。向外部存儲控制 寄存器48分配控制模塊12的存儲器地址空間內(nèi)的第二地址區(qū)域。因此，當(dāng)處理器22訪問 第二地址區(qū)域時，外部存儲控制寄存器48可從內(nèi)部總線62接收數(shù)據(jù)。外部存儲控制寄存 器48可存儲從內(nèi)部總線62接收的數(shù)據(jù)。橋電路18還包括轉(zhuǎn)換模塊52。外部存儲控制寄存器48可將從內(nèi)部總線62接收 的數(shù)據(jù)輸出到轉(zhuǎn)換模塊52。轉(zhuǎn)換模塊52將數(shù)據(jù)轉(zhuǎn)換為可與HDD 14相兼容的命令。例如， 該命令可與ATA、S-ATA, CE-ATA, PCMCIA、SCSI和/或ATAPI的命令相兼容。橋電路18還包括經(jīng)由外部存儲接口 200與HDD 14通信的外部存儲接口模塊54。 轉(zhuǎn)換模塊52向外部存儲接口模塊54輸出命令。外部存儲接口模塊54經(jīng)由外部存儲接口200向HDD 14傳送命令。此外，外部存儲接口模塊54可經(jīng)由外部存儲接口 200從HDD 14接收數(shù)據(jù)。例如， 外部存儲接口模塊54可接收HDD 14的狀態(tài)。外部存儲接口模塊54可將所接收的數(shù)據(jù)傳 送到轉(zhuǎn)換模塊52。當(dāng)處理器22訪問第二地址區(qū)域時，轉(zhuǎn)換模塊52將所接收的數(shù)據(jù)轉(zhuǎn)換為 處理器22可讀的數(shù)據(jù)。轉(zhuǎn)換模塊52將數(shù)據(jù)輸出到外部存儲控制寄存器48。外部存儲接口模塊54可經(jīng)由內(nèi)部總線62從存儲器20或控制模塊12接收數(shù)據(jù)。 外部存儲接口模塊54可經(jīng)由外部存儲接口 200向HDD 14寫入數(shù)據(jù)。外部存儲接口模塊54 可經(jīng)由外部存儲接口 200從HDD 14讀取數(shù)據(jù)。外部存儲接口模塊54可經(jīng)由內(nèi)部總線62將 從HDD 14讀取的數(shù)據(jù)傳送到存儲器20或控制模塊12。外部存儲接口模塊54可通過DMA 傳送來向存儲器20傳送數(shù)據(jù)。橋電路18還包括當(dāng)DMA傳送完成時可中斷處理器22的中 斷模塊58。中斷模塊58可經(jīng)由外圍控制模塊28和I/O接口 400來中斷處理器22。橋電路18還包括與內(nèi)部總線62通信的USB控制寄存器50。向USB控制寄存器 50分配控制模塊12的存儲器地址空間內(nèi)的第三地址區(qū)域。因此，當(dāng)處理器22訪問第三地 址區(qū)域時，USB控制寄存器50從內(nèi)部總線62接收數(shù)據(jù)。USB控制寄存器50可存儲從內(nèi)部 總線62接收的數(shù)據(jù)。USB控制寄存器50還可將從內(nèi)部總線62接收的數(shù)據(jù)輸出到轉(zhuǎn)換模塊 52。轉(zhuǎn)換模塊52接收來自USB控制寄存器50的數(shù)據(jù)。轉(zhuǎn)換模塊52將數(shù)據(jù)轉(zhuǎn)換為可 與USB設(shè)備16相兼容的USB命令。例如，USB命令可與USB 1. 1和/或USB 2. 0相兼容。 橋電路18還包括經(jīng)由USB接口 300與USB設(shè)備16通信的USB接口模塊56。轉(zhuǎn)換模塊52 向USB接口模塊56輸出USB命令。USB接口模塊56經(jīng)由USB接口 300向USB設(shè)備16傳送 USB命令。USB接口模塊56可經(jīng)由USB接口 300從USB設(shè)備16接收數(shù)據(jù)。例如，USB接口模 塊56可接收USB設(shè)備16的狀態(tài)。USB接口模塊56可將所接收的數(shù)據(jù)傳送到轉(zhuǎn)換模塊52。 當(dāng)處理器22訪問第三地址區(qū)域時，轉(zhuǎn)換模塊52將所接收的數(shù)據(jù)轉(zhuǎn)換為處理器22可讀的數(shù) 據(jù)。轉(zhuǎn)換模塊52向USB控制寄存器50輸出數(shù)據(jù)。USB接口模塊56可經(jīng)由內(nèi)部總線62從存儲器20或控制模塊12接收數(shù)據(jù)。USB 接口模塊56可經(jīng)由USB接口 300向USB設(shè)備16傳送數(shù)據(jù)。USB接口模塊56可經(jīng)由USB接 口 300從USB設(shè)備16接收數(shù)據(jù)。USB接口模塊56可經(jīng)由內(nèi)部總線62將從USB設(shè)備16讀 取的數(shù)據(jù)傳送到存儲器20或控制模塊12。USB接口模塊56可通過DMA傳送向存儲器20 傳送數(shù)據(jù)。當(dāng)DMA傳送完成時，中斷模塊58可中斷處理器22。中斷模塊58可經(jīng)由外圍控 制模塊28和I/O接口 400來中斷處理器22?，F(xiàn)在參考圖3，示出了用于經(jīng)由存儲器總線與外部設(shè)備通信的示例性方法500。方 法500在步驟501開始。在步驟502，存儲器接口模塊42經(jīng)由存儲器總線100從控制模塊 12接收地址和相應(yīng)數(shù)據(jù)。在步驟504，存儲器接口模塊42將地址和數(shù)據(jù)傳送到內(nèi)部總線62。在步驟506，第 二存儲器控制模塊46確定地址是否與第一地址區(qū)域相對應(yīng)。如果相對應(yīng)，那么在步驟508， 第二存儲器控制模塊46與存儲器20通信(例如，向/從存儲器20寫入/讀取數(shù)據(jù))。如 果不相對應(yīng)，那么方法500繼續(xù)步驟510。在步驟510，外部存儲控制寄存器48確定地址是否與第二地址區(qū)域相對應(yīng)。如果相對應(yīng)，那么在步驟512，橋電路18經(jīng)由外部存儲接口 200與HDD 14通信。如果不相對應(yīng)， 那么方法500繼續(xù)步驟514。在步驟514，USB控制寄存器50確定地址與第三地址區(qū)域相對應(yīng)。在步驟516，橋 電路18經(jīng)由USB接口 300與USB設(shè)備16通信。方法500在步驟518結(jié)束?，F(xiàn)在參考圖4，控制模塊12的示例性存儲器地址空間包括第一地址區(qū)域、第二地 址區(qū)域和第三地址區(qū)域。第一地址區(qū)域被分配給存儲器20。第一地址區(qū)域可包括描述表 72被寫于其中的區(qū)域。描述表72包括指定存儲器20中數(shù)據(jù)的讀或?qū)懳恢玫男畔ⅰ５诙刂穮^(qū)域被分配給外部存儲控制寄存器48。外部存儲控制寄存器48可包括 任務(wù)文件寄存器74和I/O控制寄存器76。任務(wù)文件寄存器74包括用于在HDD 14上讀取 和寫入數(shù)據(jù)的位置信息。I/O控制寄存器76包括I/O控制命令。第三地址區(qū)域被分配給 USB控制寄存器50?，F(xiàn)在參考圖5，示出了包括在任務(wù)文件寄存器74中的示例性信息。任務(wù)文件寄存 器74可包括數(shù)據(jù)的開始地址，例如，邏輯塊地址(LBA)低、LBA中和LBA高。任務(wù)文件寄存 器74可包括數(shù)據(jù)的扇區(qū)的數(shù)目(例如，扇區(qū)計(jì)數(shù))。任務(wù)文件寄存器74可包括指定設(shè)備和 頭部的信息(例如，設(shè)備/頭部)。任務(wù)文件寄存器74可包括HDD 14的狀態(tài)。命令可被寫 入任務(wù)文件寄存器74中。任務(wù)文件寄存器74還可包括控制信息、錯誤信息以及用于讀取 和寫入數(shù)據(jù)的其他信息。現(xiàn)在參考圖6，示出了包括在I/O控制寄存器76中的示例性信息。I/O控制寄存 器76包括命令寄存器、狀態(tài)寄存器、指針寄存器和控制寄存器。命令寄存器包括對HDD 14 的指令(例如，讀/寫、開始/停止)。狀態(tài)寄存器包括錯誤信息和當(dāng)前描述符。指針寄存 器包括指定描述表72的開始位置的描述指針地址。控制寄存器包括外部存儲接口 200的 時鐘頻率和數(shù)據(jù)傳送模式?，F(xiàn)在參考圖7，示出了包括在描述表72中的示例性信息。描述表72指定數(shù)據(jù)的位 置。例如，描述表72包括開始地址(例如，描述地址)、指定傳輸結(jié)束(EOT)的信息以及用 于第一到第η段數(shù)據(jù)的傳送字節(jié)，其中η是大于1的整數(shù)。EOT指示相應(yīng)數(shù)據(jù)的傳輸結(jié)束。現(xiàn)在參考圖8，示出了包括在USB控制寄存器50中的示例性信息。USB控制寄存 器50可包括與USB標(biāo)準(zhǔn)相關(guān)聯(lián)的信息。例如，USB控制寄存器50可包括所示的多個寄存
ο可以以各種形式實(shí)現(xiàn)本公開的廣泛教導(dǎo)。因此，雖然此公開包括具體示例，但是本 公開的真正范圍不應(yīng)當(dāng)被如此限制，因?yàn)樵谘芯苛烁綀D、說明書和權(quán)利要求后，其他修改就 將會變得明顯。
權(quán)利要求
一種橋電路，包括總線；存儲器接口模塊，所述存儲器接口模塊經(jīng)由存儲器接口從處理器接收存儲器地址，并且將所述存儲器地址輸出到所述總線，其中所述存儲器地址與所述處理器的地址空間的多個地址區(qū)域中的一個相對應(yīng)；存儲器控制模塊，所述存儲器控制模塊經(jīng)由所述總線接收所述存儲器地址，并且當(dāng)所述存儲器地址與所述多個地址區(qū)域中的第一地址區(qū)域相對應(yīng)時與存儲器通信；以及外部存儲控制模塊，所述外部存儲控制模塊經(jīng)由所述總線接收所述存儲器地址，并且當(dāng)所述存儲器地址與所述多個地址區(qū)域中的第二地址區(qū)域相對應(yīng)時與外部存儲設(shè)備通信。
2.如權(quán)利要求1所述的橋電路，還包括所述存儲器。
3.如權(quán)利要求2所述的橋電路，其中所述存儲器包括動態(tài)隨機(jī)存取存儲器(DRAM)、同 步DRAM(SDRAM)和雙倍數(shù)據(jù)速率DRAM(DDR)中的至少一個。
4.如權(quán)利要求1所述的橋電路，還包括外圍設(shè)備控制模塊，所述外圍設(shè)備控制模塊經(jīng) 由所述總線接收所述存儲器地址，并且當(dāng)所述存儲器地址與所述多個地址區(qū)域中的第三地 址區(qū)域相對應(yīng)時與外圍設(shè)備通信。
5.如權(quán)利要求1所述的橋電路，還包括外部存儲接口，所述外部存儲接口將所述外部 存儲控制模塊與所述外部存儲設(shè)備相接口。
6.如權(quán)利要求5所述的橋電路，其中所述外部存儲接口包括高級技術(shù)附件(ATA)接口、 串行ATA(SATA)接口、高級技術(shù)附件包接口(ATAPI)、消費(fèi)者電子ATA(CE-ATA)接口、個人計(jì) 算機(jī)存儲卡國際協(xié)會(PCMCIA)接口以及小型計(jì)算機(jī)系統(tǒng)接口(SCSI)中的至少一個。
7.如權(quán)利要求4所述的橋電路，還包括外圍設(shè)備接口，所述外圍設(shè)備接口將所述外圍 設(shè)備控制模塊與所述外圍設(shè)備相接口。
8.如權(quán)利要求7所述的橋電路，其中所述外圍設(shè)備接口包括通用串行總線(USB)接口。
9.如權(quán)利要求1所述的橋電路，其中所述存儲器接口包括動態(tài)隨機(jī)存取存儲器(DRAM) 接口。
10.如權(quán)利要求1所述的橋電路，其中所述外部存儲設(shè)備包括磁存儲設(shè)備和光存儲設(shè) 備中的至少一個。
11.如權(quán)利要求1所述的橋電路，其中所述外部存儲設(shè)備經(jīng)由所述總線與所述存儲器通{曰。
12.如權(quán)利要求4所述的橋電路，其中所述外圍設(shè)備經(jīng)由所述總線與所述存儲器通信。
13.一種消費(fèi)者電子(CE)設(shè)備，包括如權(quán)利要求1所述的橋電路，并且還包括控制模 塊，所述控制模塊包括所述處理器，經(jīng)由所述存儲器接口與所述存儲器接口模塊通信，并且 經(jīng)由所述存儲器接口模塊而與所述存儲器和所述外部存儲設(shè)備通信。
全文摘要
一種橋電路包括總線、存儲器接口模塊、存儲器控制模塊和外部存儲控制模塊。存儲器接口模塊經(jīng)由存儲器接口從處理器接收存儲器地址，并且將存儲器地址輸出到總線。存儲器地址與處理器的地址空間的多個地址區(qū)域中的一個相對應(yīng)。存儲器控制模塊經(jīng)由總線接收存儲器地址，并且當(dāng)存儲器地址與多個地址區(qū)域中的第一地址區(qū)域相對應(yīng)時與存儲器通信。外部存儲控制模塊經(jīng)由總線接收存儲器地址，并且當(dāng)存儲器地址與多個地址區(qū)域中的第二地址區(qū)域相對應(yīng)時與外部存儲設(shè)備通信。
文檔編號G06F13/40GK101911035SQ200880123203
公開日2010年12月8日 申請日期2008年12月23日 優(yōu)先權(quán)日2007年12月26日
發(fā)明者九野信一郎, 松本宗久 申請人:馬維爾國際貿(mào)易有限公司