專利名稱：用于存儲器的錯誤校正的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實施例大體來說可涉及包含非易失性存儲器的存儲器裝置。
背景技術(shù)：
存儲器裝置包含計算機或其它電子裝置中的半導(dǎo)體集成電路。存在許多不同類型 的存儲器，其包含隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態(tài)隨機存取存儲器(DRAM)、 同步動態(tài)隨機存取存儲器(SDRAM)、非易失性存儲器及快閃存儲器。 快閃存儲器裝置可利用允許高存儲器密度、高可靠性及低功率消耗的單晶體管存 儲器單元。快閃存儲器裝置被制成兩種形式NOR快閃及NAND快閃。NAND快閃可以是單級 單元(SLC)或者多級單元(MLC)中的任一者?？蓪⒋鎯ζ餮b置進一步分類成易失性及非易 失性兩個寬泛的領(lǐng)域。易失性存儲器裝置需要電力來維持數(shù)據(jù)，而非易失性存儲器能夠在 沒有電源的情況下維持數(shù)據(jù)。非易失性存儲器的實例是快閃存儲器，其將信息存儲在半導(dǎo) 體結(jié)構(gòu)上而不需要電力來維持芯片中的信息。MLC非易失性存儲器允許較高密度存儲器，因 為其允許在每一存儲器單元中存儲兩個或兩個以上數(shù)據(jù)位。可將存儲器裝置組織成塊，所 述塊被劃分成頁，所述頁具有較小的段，即扇區(qū)。每一扇區(qū)包括若干信息位，所述位的數(shù)目 由存儲器裝置的密度確定。存儲器裝置可進一步包含用以校正數(shù)據(jù)錯誤的錯誤校正代碼。 存儲器裝置中的錯誤校正實例可發(fā)現(xiàn)于第2005/0172207及2005/0268203號美國專利申請 公開案中，所述公開案讓與給本發(fā)明受讓人且以引用的方式并入本文中。


圖1是根據(jù)本發(fā)明各種實施例的存儲器系統(tǒng)的框圖。 圖2是根據(jù)本發(fā)明各種實施例顯示NAND快閃存儲器中的存儲器單元陣列的組織 的框圖。 圖3是根據(jù)本發(fā)明各種實施例的NAND快閃存儲器陣列的示意圖。 圖4是根據(jù)本發(fā)明各種實施例顯示圖3的多級單元陣列的閾值電壓分布的圖示。 圖5是根據(jù)本發(fā)明各種實施例的非易失性存儲器中的實例數(shù)據(jù)的框圖。 圖6是根據(jù)本發(fā)明各種實施例用于確定非易失性存儲器中的錯誤校正的方法的
流程圖。 圖7是根據(jù)本發(fā)明各種實施例用于將錯誤校正存儲在非易失性存儲器中的方法 的流程圖。 圖8是根據(jù)本發(fā)明各種實施例用于讀取非易失性存儲器中的錯誤校正的方法的 流程圖。
5
圖9是根據(jù)本發(fā)明各種實施例的系統(tǒng)的框圖。
具體實施例方式
所揭示的實施例中的一些實施例提供用于在存儲器裝置中進行錯誤分析的方法。 錯誤分析可包含檢測與分析，及其組合。其它實施例為存儲器結(jié)構(gòu)、設(shè)備及/或系統(tǒng)提供錯 誤校正。在實施例中，將錯誤校正數(shù)據(jù)存儲在與所述錯誤校正數(shù)據(jù)與其相關(guān)的特定數(shù)據(jù)頁 相關(guān)聯(lián)的存儲器區(qū)域中。然而，在可存儲多于一個數(shù)據(jù)位的多級單元中，不同的位可能不具 有將會發(fā)生錯誤的相同可能性。因此，專用于針對較易出錯位的錯誤校正數(shù)據(jù)的單元數(shù)目 可增加且專用于不易出錯位的錯誤校正的單元數(shù)目減少。 圖1是根據(jù)本發(fā)明各種實施例的存儲器系統(tǒng)100的簡化框圖。在各種實施例中，存 儲器系統(tǒng)100包含集成電路102，其具有非易失性存儲器單元104陣列、地址電路106、查找 表108及輸入/輸出(I/O)電路110。存儲器單元104可以是浮動?xùn)艠O存儲器單元。存儲 器單元104還可以稱為快閃存儲器，因為可在快閃操作中同時擦除存儲器單元104塊。在 實施例中，存儲器單元104是多級存儲器單元。多級存儲器單元每單元存儲多于一個數(shù)據(jù) 位。 存儲器控制器114包含處理器116。處理器116連接到控制線112，所述控制線經(jīng) 由集成電路102與存儲器陣列104通信。對存儲器陣列104的存取包含通過經(jīng)由控制線 112尋址而鏈接的一個或一個以上目標或指定存儲器單元。當處理器116建立對存儲器陣 列104內(nèi)所含有的一個或一個以上存儲器單元的存取時，可將數(shù)據(jù)寫入到所述存儲器單元 或從所述存儲器單元讀取數(shù)據(jù)。當處理器116發(fā)送與讀取請求相關(guān)聯(lián)的分配請求時，此類 操作可包含存取多個數(shù)據(jù)行或頁以允許識別存儲器陣列104內(nèi)所含有的相關(guān)數(shù)據(jù)。
查找表108可將邏輯地址轉(zhuǎn)譯成物理地址以使得可重新尋址不良單元或字且存 儲器陣列將存儲一定數(shù)量的數(shù)據(jù)。在實例中，查找表位于控制器114中。
圖2是根據(jù)本發(fā)明各種實施例顯示NAND快閃存儲器200中的存儲器單元陣列的 組織架構(gòu)的示意圖。存儲器200經(jīng)構(gòu)造以包含多個塊(例如，塊202)，其可表示類似于存 儲器陣列104的陣列中的存儲器的一部分。塊由多個頁組成。存儲器200進一步包含數(shù)據(jù) 寄存器204、高速緩沖存儲器寄存器206、數(shù)據(jù)區(qū)域208、備用區(qū)域210、1/0端口 212及平面 214。數(shù)據(jù)通過數(shù)據(jù)寄存器204及高速緩沖存儲器寄存器206逐個字節(jié)地傳送到NAND快閃 存儲器200及從NAND快閃存儲器200傳送。高速緩沖存儲器寄存器206可最靠近I/O控 制電路(例如，圖1中所示的I/O電路IIO)，且充當用于1/0數(shù)據(jù)的數(shù)據(jù)緩沖器，而數(shù)據(jù)寄 存器204可最靠近存儲器陣列(例如，存儲器陣列104)且充當用于NAND快閃存儲器陣列 操作的數(shù)據(jù)緩沖器。在一些實例中，NAND快閃存儲器在基于頁的操作中被編程及讀取且在 基于塊的操作中被擦除。在一些實例中，在頁讀取及寫入操作期間，數(shù)據(jù)寄存器204及高速 緩沖存儲器寄存器206聯(lián)系在一起且充當單個寄存器。在一些實例中，在高速緩沖存儲器 操作期間，數(shù)據(jù)寄存器204及高速緩沖存儲器寄存器206獨立地操作以增加數(shù)據(jù)吞吐量。
圖2中所示的NAND快閃存儲器包含頁的塊202。每一塊202通常由16個、32個 或64個頁組成。在實施例中，NAND快閃塊是128KB。擦除一個塊將所有位設(shè)定為"1"(且 將所有字節(jié)設(shè)定為FFh)。編程對于將經(jīng)擦除位從"1"改變?yōu)?0"是必要的?？蛇M行編程的 最小實體是頁。在各種實施例中，每一頁可在數(shù)據(jù)區(qū)域208中包括512個字節(jié)(256個字)且在備用區(qū)域210中包括另外16個字節(jié)(8個字)。在各種實施例中，每一頁可在數(shù)據(jù)區(qū)域 208中具有2048個字節(jié)(1024個字)且在備用區(qū)域210中具有64個字節(jié)(32個字)。備用 區(qū)域210可存儲用于擦除塊管理功能的在生產(chǎn)過程期間標記無效塊的位、可存儲用于參考 與多個全頁塊相關(guān)聯(lián)的部分頁高速緩沖存儲器條目的邏輯地址信息或存儲錯誤校正數(shù)據(jù)。 圖2的實例將I/0端口 212顯示為具有0到7的位(或總共8個位)范圍，但此可如以上 相對于頁大小所描述而變化。在各種實施例中，數(shù)據(jù)區(qū)域208及備用區(qū)域210的長度被定 義為"頁"。備用區(qū)域210具有比數(shù)據(jù)區(qū)域208明顯少的存儲器單元。在實例中，備用區(qū)域 208具有64個字節(jié)而數(shù)據(jù)區(qū)域具有兩千字節(jié)的數(shù)據(jù)區(qū)域。用另一方式陳述是，備用區(qū)域的 大小是數(shù)據(jù)區(qū)域大小的大約百分之三(3. 125% )。每一行存儲器單元的數(shù)據(jù)區(qū)域可被劃分 成四個扇區(qū)，且備用區(qū)域包含四個單獨的錯誤校正數(shù)據(jù)段，每一數(shù)據(jù)扇區(qū)一個段。因此，數(shù) 據(jù)區(qū)域中的每512字節(jié)扇區(qū)可存在備用區(qū)域中的最多16個字節(jié)。 在多級單元NAND快閃存儲器的各種實施例中，同時編程整個頁。在實例中，將一 頁(即，第一頁的第一個位)編程在一系列單元中。此后，將第二頁(即，第二頁的第二個 位)編程到相同一系列單元。因此，多級單元操作可包含對多級單元的兩遍編程。與讀取或 寫入操作相關(guān)聯(lián)的傳送信息的分配請求可在頁基礎(chǔ)上發(fā)生(例如，每次528個字節(jié)，與NOR 快閃中所執(zhí)行的字節(jié)或字基礎(chǔ)不同)。另外，擦除操作可在塊基礎(chǔ)上發(fā)生。在操作中，在各 種實施例的頁讀取操作期間，將528個字節(jié)的頁從存儲器傳送到數(shù)據(jù)寄存器204中。在頁 寫入操作中，將528個字節(jié)的頁寫入到數(shù)據(jù)寄存器204中且然后將其編程到存儲器陣列104 中(例如，在包括數(shù)據(jù)區(qū)域208的空間內(nèi))。此外，在塊擦除操作中，在單個操作中擦除連續(xù) 頁群組。 圖3是根據(jù)本發(fā)明各種實施例的非易失性快閃存儲器陣列300的示意圖。非易失 性存儲器的實例是NAND快閃存儲器。存儲器陣列300顯示塊內(nèi)的位線(BL1、 BL2到BLn) 數(shù)目確定頁的大小。存儲器芯片的大小由分配到每一位線的串的數(shù)目確定，即，塊的數(shù)目確 定存儲器芯片的大小。存儲器陣列300包含布置成串聯(lián)串320的浮動?xùn)艠O存儲器單元321 到326陣列。對于多級單元應(yīng)用來說，每一浮動?xùn)艠O存儲器單元將要存儲表示多于一個位 的能級。浮動?xùn)艠O存儲器單元321到326中的每一者漏極到源極地連接成串聯(lián)串以使得第 一浮動?xùn)艠O存儲器單元321的漏極通過第一漏極選擇柵極327附接到第一位線BL1。第一 漏極選擇柵極327的狀態(tài)是由漏極選擇柵極控制線SG(D)319控制。串聯(lián)串320的布置包 含通過第一源極選擇柵極328附接到第一位線BL1且由源極選擇柵極控制線SG(S)329控 制的最后浮動?xùn)艠O存儲器單元326。類似的布置出現(xiàn)在第二串聯(lián)串330及最后串聯(lián)串340 中以使得最后串聯(lián)串340可確定陣列的存儲器密度。因此，類似的元件以類似的方式被標 記。第二串聯(lián)串330包含漏極到源極連接的浮動?xùn)艠O存儲器單元331到336陣列，其具有 通過第二漏極選擇柵極337附接到第二位線BL2的第一漏極存儲器單元331且由漏極選擇 柵極控制線SG(D) 319控制。第二串聯(lián)串330的最后存儲器單元336通過第二源極選擇柵 極338附接到第二位線BL2且由源極選擇柵極控制線SG(S)329控制。
跨越多個串聯(lián)串320、330及340的字線(WLO到WL31)可耦合到給定行中的每一 浮動?xùn)艠O存儲器單元的控制柵極以控制其操作。舉例來說，第一字線WLO 350耦合到位線 BL1、 BL2及BLn的每一第一浮動?xùn)艠O存儲器單元321、331及341。每一位線BL1到BLn最 終耦合到檢測每一單元的狀態(tài)的感測放大器(未顯示)。在操作中，字線WLO到WL31可選
7擇串聯(lián)串320、330及340中的個別浮動?xùn)艠O存儲器單元進行寫入或從其讀取，并以通過模 式操作每一串聯(lián)串320、330及340中的剩余浮動?xùn)艠O存儲器單元。 可使用每單元單個位或使用每單元多個位來編程每一浮動?xùn)艠O存儲器單元。單級 單元(SLC)允許每單元編程單個位。多級(MLC)允許每單元編程多個位。在實例中，每遍 編程一個位且因此編程多級單元可具有與可編程的位的數(shù)目相等數(shù)目的編程遍數(shù)。每一浮 動?xùn)艠O存儲器單元的閾值電壓(Vt)確定存儲在所述單元中的數(shù)據(jù)。舉例來說，在每單元單 個位的架構(gòu)中，IV的Vt可指示經(jīng)編程的單元，而-IV的Vt可指示經(jīng)擦除的單元。多級單元 具有多于兩個Vt值，其分別指示不同狀態(tài)。然而，Vt值是可表示存儲在多級單元中的數(shù)據(jù)的 值的分布或范圍的中心。在實例中，此分布可以是、前后+/_0. IV。多級浮動?xùn)艠O存儲器 單元通過將位模式指派給存儲在單元上的特定電壓范圍來利用傳統(tǒng)快閃單元的類似性質(zhì)。 取決于指派給所述單元的電壓范圍的數(shù)目，此技術(shù)準許每單元存儲兩個或兩個以上位。在 一些實例中，浮動?xùn)艠O存儲器單元可被指派四個不同的電壓Vt分布，所述分布具有大約200 毫伏(mV)的寬度。在各種實施例中，還在每一Vt分布之間指派O. 3V到0. 5V的間隔。Vt分 布之間的此間隔帶可減少多個Vt分布不重疊的機會，所述重疊可導(dǎo)致邏輯錯誤及/或數(shù)據(jù) 錯誤。 編程選定WL內(nèi)的選定浮動?xùn)艠O存儲器單元可通過使BL降低到OV來實現(xiàn)。此導(dǎo) 致跨越通道形成電位，且所述WL將致使所述浮動?xùn)艠O存儲器單元進行編程。Vt將在施加了 較高編程脈沖時而增加。在每一編程脈沖之間，執(zhí)行其中將選定WL降低到OV、將未選定WL 降低到5V且檢測所述選定WL的狀態(tài)的檢驗階段。如果所述浮動?xùn)艠O存儲器單元含有足以 防止裝置在WL上為OV的情形下導(dǎo)電的Vt，那么認為所述單元是已編程的；否則，認為所述 單元仍為經(jīng)擦除且增加編程脈沖高度0. 5V且將其再次施加到所述選定WL。重復(fù)此過程直 到所有選定WL均被檢測為是已編程的為止。 圖4是根據(jù)本發(fā)明各種實施例顯示圖3的多級單元陣列的閾值電壓分布的圖示。 X軸404表示從最低閾值406到中間閾值408、410再到最高閾值412的閾值電壓(Vt)。在 一些實例中，當最低閾值406表示經(jīng)擦除狀態(tài)時，編程以在相關(guān)聯(lián)的WL上首先執(zhí)行最高閾 值412按閾值電壓的遞減次序開始。所述經(jīng)擦除狀態(tài)或最低閾值406指示邏輯"ll"，因為 在被擦除時多層單元的兩個位均處于"l"狀態(tài)中。應(yīng)注意，或者，一些存儲器裝置可用每一 位上是邏輯"O"指示經(jīng)擦除狀態(tài)。在實例中，最高閾值412是首先被編程的閾值。此在所 有較低多級分布被編程之前將最高電壓置于所述WL上，此減少了對相同WL上計劃編程在 較低Vt分布的其它單元的干擾情況出現(xiàn)的機會。在實例中，根據(jù)本發(fā)明的一個實施例，首先 編程一頁中可需要被編程為具有最高閾值412的位的所有單元。接下來可編程第二高閾值 410，隨后是第二低的閾值408，且然后是最低閾值406。可用連續(xù)的編程及檢驗脈沖實現(xiàn)這 些編程操作，其中在每一遞增的編程脈沖之間施加具有兩個不同電平(即，針對"01"的2V 及針對"00"的1.3V)的兩個檢驗脈沖。當試圖填充數(shù)據(jù)塊時，可針對頁的每一扇區(qū)內(nèi)的每 一數(shù)據(jù)位重復(fù)此程序。 在編程操作的其它實例中，塊中的位全部被擦除到最低狀態(tài)，例如，如圖4中所示 的狀態(tài)406 "11"。執(zhí)行編程操作以移位單元，其中最高有效位(即，上部頁位)被移位為 0-圖4中的狀態(tài)408及410?，F(xiàn)在可將最低有效位(即，下部頁位)編程到適當單元中。此 處，如果上部頁位保持為"1 "，則狀態(tài)從最低狀態(tài)406改變?yōu)樽罡郀顟B(tài)412，或者如果上部頁位是"0"，則狀態(tài)從狀態(tài)408改變?yōu)闋顟B(tài)410。這些編程操作是由一系列尋址到適當單元的 電荷脈沖后跟檢測操作來執(zhí)行的。 在實例中，存儲在多級單元中的數(shù)據(jù)不是按序逐個單元進行讀取的。而是，以表示 數(shù)據(jù)頁的數(shù)字放置來讀取一行中的單元。即，所述單元行中的最高有效位表示一數(shù)據(jù)頁且 所述單元行中的最低有效位表示不同的數(shù)據(jù)頁。如果多級單元存儲多于兩個位，則中間數(shù) 字位置將表示其自身的數(shù)據(jù)頁。再次參照圖4，且假設(shè)順序單元存儲所顯示的閾值，則最高 有效位頁(上部頁)是0110且最低有效位頁(下部頁)是0011。 在此實例中，最高有效位(上部)頁比最低有效位(下部)頁更有可能具有錯誤。 上部頁位在閾值406與408之間轉(zhuǎn)變狀態(tài)。上部頁位也在閾值410與412之間轉(zhuǎn)變狀態(tài)。 下部頁僅在閾值408與410之間轉(zhuǎn)變狀態(tài)。因此，在上部頁中有兩倍的可能具有錯誤。如 果對更可能的錯誤應(yīng)用增加數(shù)量的錯誤校正，則對錯誤校正將係更有效的。
圖5是可存儲在多級存儲器單元存儲器的一行中的數(shù)據(jù)結(jié)構(gòu)500的框圖。在實例 中，數(shù)據(jù)結(jié)構(gòu)500是圖2中所示的數(shù)據(jù)區(qū)域208的一個行。數(shù)據(jù)結(jié)構(gòu)500針對最高有效位 (MSB)頁(后綴A)及最低有效位(LSB)頁(后綴B)中的每一者顯示存儲器存儲區(qū)域502A、 502B及備用區(qū)域504A、504B。存儲器存儲區(qū)域502A及502B用來存儲用于應(yīng)用的數(shù)據(jù)。數(shù) 據(jù)可以是所處理或所感測的數(shù)據(jù)，例如來自處理器(例如，圖1的處理器116)的所感測的 圖像數(shù)據(jù)。存儲區(qū)域502A及502B包含多個扇區(qū)SEC。、 SEQ、 SEC2、 SEC3，其分別包含用來存 儲位的多個存儲器單元。盡管顯示為具有四個扇區(qū)，但將理解可使用其它偶數(shù)數(shù)目個扇區(qū)。 個別多級存儲器單元中的所存儲能級表示最高有效位(MSB)及最低有效位(LSB)。將認識 到本說明可擴展到大于2的位數(shù)目。然而，為簡易說明及理解，本說明論述兩位多級存儲 器。扇區(qū)在存儲器區(qū)域中是連續(xù)的。扇區(qū)SEC。、 SEQ、 SEC2、 SEC3是由每一扇區(qū)中的相同數(shù) 目的單元形成。因此，每一扇區(qū)包含相同數(shù)目的存儲器單元及用于數(shù)據(jù)的最高有效位電平 及最低有效位電平兩者的位。通常，扇區(qū)是對行中所述數(shù)目的存儲器存儲單元的平均劃分。 扇區(qū)的實例大小是512千字節(jié)。 備用區(qū)域504A及504B附加到相應(yīng)的存儲器存儲區(qū)域502A及502B且為所謂的與 存儲器相關(guān)聯(lián)的內(nèi)務(wù)處理功能提供存儲器存儲。備用區(qū)域504A及504B可位于一行的開始 處，即"O"位置或行的末端處，"N"位置。 一些內(nèi)務(wù)處理功能包含錯誤校正及塊管理。在實 施例中，備用區(qū)域504A及504B小于數(shù)據(jù)存儲區(qū)域502A及502B。在實施例中，對應(yīng)于上部 頁的備用區(qū)域504A被均勻地劃分成四個段505。、505p5052及5053。這些段可分別具有相同 數(shù)目的位且完全使用上部頁上的備用區(qū)域中的所有可用位。MSB頁包含錯誤校正數(shù)據(jù)ECC。、 ECCpECCyEC(;，其分別對應(yīng)于MSB頁中的扇區(qū)SEC。、SEQ、SEC2、SEC3。所顯示的下部(LSB) 頁包含多于四個段506。、506p5062、5063及508。 LSB頁包含在段506。、506p5062、5063的每 一者中的對應(yīng)于LSB頁中的相應(yīng)扇區(qū)SEC。、 SEQ、 SEC2、 SEC3的錯誤校正數(shù)據(jù)。如圖5中所 示，用于MSB頁的段505中的每一者的存儲器單元的數(shù)目大于用于LSB頁的段506及508 中的每一者的存儲器單元的數(shù)目。因此，錯誤校正數(shù)據(jù)段505。、505p5052及5053包含比錯 誤校正代碼段506。、506p5062、5063多的位。在一些實施例中，此是基于最高有效位頁比最 低有效位頁更可能具有錯誤的確定。MSB頁在錯誤校正數(shù)據(jù)ECC。、 ECQ、 ECC3、 ECC4中包含 比針對LSB電平的對應(yīng)錯誤校正數(shù)據(jù)ECC。、 ECQ、 ECC3、 ECC4多的用于錯誤校正的字節(jié)。
針對LSB頁的備用區(qū)域504B進一步包含塊管理數(shù)據(jù)段508。與此相反，在一個實施例中，MSB頁錯誤校正使用整個其備用區(qū)域僅用于錯誤校正。段508可存儲存儲器管理 數(shù)據(jù)，例如擦除塊管理數(shù)據(jù)、耗損均衡數(shù)據(jù)及/或邏輯到物理塊映射數(shù)據(jù)。
在實例中，存儲器陣列的每一行在備用區(qū)域中具有64個字節(jié)。對于多級存儲器單 元來說，存在存儲于存儲器陣列的每一行內(nèi)的最高有效位頁及最低有效位頁。對于經(jīng)確定 具有最可能發(fā)生錯誤機會的頁來說，其備用區(qū)域全部專用于錯誤校正。對應(yīng)于其它頁的備 用區(qū)域包含錯誤校正數(shù)據(jù)及塊管理數(shù)據(jù)兩者。在行的備用區(qū)域中的每一者中存在64個字 節(jié)的情況下，可如下設(shè)定備用區(qū)域中的數(shù)據(jù)。最易出錯頁經(jīng)設(shè)定具有四個扇區(qū)。那么，此頁 包含用于四個扇區(qū)中的每一者的16個字節(jié)錯誤校正數(shù)據(jù)，總共達到64個字節(jié)。不易出錯 頁也在其備用區(qū)域中存儲塊管理數(shù)據(jù)，如此其不能反映最易出錯頁的布局。設(shè)定數(shù)目的字 節(jié)專用于塊管理。剩余字節(jié)被扇區(qū)的數(shù)目相除。在當前實例中，用于兩個頁的塊管理可設(shè) 定為16個字節(jié)且存儲在不易出錯頁的備用區(qū)域中，從而留下48個字節(jié)用于不易出錯頁的 錯誤校正。因此，四個扇區(qū)中的每一者均與備用區(qū)域中的12個字節(jié)的錯誤校正數(shù)據(jù)相關(guān) 聯(lián)。如根據(jù)本說明所理解，通過將塊管理數(shù)據(jù)僅存儲在不易出錯頁中，可針對較易出錯頁存 儲額外的錯誤校正數(shù)據(jù)。此可增加存儲在多級存儲器中的數(shù)據(jù)的可靠性及錯誤校正中的至 少一者。 所述備用區(qū)域可進一步經(jīng)設(shè)定以使得用于一個頁的一些錯誤校正數(shù)據(jù)(例如，校 驗數(shù)據(jù))存儲在鄰近頁中。舉例來說，不易出錯頁存儲用于其自身及其更易出錯伴隨頁兩 者的錯誤校正數(shù)據(jù)。將讀取兩個頁以獲取用于較易出錯頁的錯誤校正數(shù)據(jù)，例如錯誤校正 代碼。在實例中，較易出錯頁包含每扇區(qū)16個字節(jié)的錯誤校正數(shù)據(jù)(例如校驗數(shù)據(jù))，而不 易出錯頁具有每扇區(qū)12個字節(jié)的錯誤校正數(shù)據(jù)。舉例來說，如果對快閃失效機制的分析導(dǎo) 致人們相信此分配是不適當?shù)?，則不易出錯頁上的48個字節(jié)中的一些字節(jié)可用于較易出 錯頁的錯誤校正數(shù)據(jù)。作為實例，可利用對應(yīng)于不易出錯頁的備用區(qū)域中的字節(jié)中的一些 字節(jié)來提供所述段中的一者而給較易出錯頁上的每一扇區(qū)指派每扇區(qū)18個字節(jié)的錯誤校 正，從而使不易出錯頁將接著留出每扇區(qū)段10個字節(jié)用于其錯誤校正數(shù)據(jù)。
存儲在備用區(qū)域的ECC中的錯誤校正數(shù)據(jù)可根據(jù)各種錯誤校正代碼(其也可稱為 "校驗字節(jié)")進行編碼。 一個實例是里德-所羅門(Reed-Solomon)代碼數(shù)據(jù)。另一實例是 BCH代碼數(shù)據(jù)。其它類型的錯誤校正數(shù)據(jù)包含但不限于漢明代碼(Hammingcode)、里德-穆 勒代碼(Reed-Muller code)及前向錯誤校正代碼。 圖6是為非易失性存儲器設(shè)定錯誤校正布置的方法的流程圖，600。在602處，作出 關(guān)于存儲在單個行的多級存儲器單元中的每一數(shù)據(jù)頁中發(fā)生錯誤的可能性的確定。此可至 少部分地基于對相應(yīng)閾值電壓范圍的位模式的指派。所述位模式可需要最高有效位比最低 有效位更多地改變狀態(tài)。在圖4中顯示了此位模式的一個實例。在另一實施例中，最低有 效位可比最高有效位更多地改變值。 一旦確定不易出錯頁，便用旗標將所述不易出錯頁標 記為存儲塊管理數(shù)據(jù)，604。在606處，設(shè)定每一頁的錯誤校正數(shù)據(jù)大小。用于較易出錯頁 的備用區(qū)域可完全專用于錯誤校正數(shù)據(jù)。不易出錯頁的備用區(qū)域也包含錯誤校正數(shù)據(jù)，但 比較易出錯頁具有較小數(shù)目的分配用于此目的的位。不易出錯頁的備用區(qū)域保留(例如) 所述備用區(qū)域的末端處的設(shè)定數(shù)目的位用于塊管理數(shù)據(jù)，608。然后，剩余備用區(qū)域用于不 易出錯頁的錯誤校正。 圖7是用于對非易失性存儲器進行編程的方法的流程圖，700。接收待存儲的數(shù)據(jù)，702。在編程操作期間，ECC單元(其可以為控制器114或處理器116的一部分)基于 待存儲于扇區(qū)中的所接收數(shù)據(jù)計算ECC數(shù)據(jù)，702。格式化或構(gòu)建包含錯誤校正數(shù)據(jù)的可寫 入數(shù)據(jù)塊，706。僅將錯誤校正數(shù)據(jù)寫入較易出錯頁的備用區(qū)域中。將錯誤校正數(shù)據(jù)及管理 數(shù)據(jù)兩者寫入不易出錯頁的備用區(qū)域。然后，連同將實際數(shù)據(jù)寫入數(shù)據(jù)區(qū)域一起將每一數(shù) 據(jù)頁的ECC數(shù)據(jù)寫入對應(yīng)備用區(qū)域中，708。構(gòu)建寫入到非易失性存儲器的數(shù)據(jù)的實例描述 于第11/698,456號、第11/698,455號及第11/672， 076號申請案中，所述申請案中的每一 者出于任何目的以引用方式并入本文中。 圖8是用于從多級存儲器讀取數(shù)據(jù)的方法的流程圖，800。在802處，從多級存儲器 讀取數(shù)據(jù)。所讀取的數(shù)據(jù)包含存儲在多級單元行內(nèi)的兩個數(shù)據(jù)頁、錯誤校正數(shù)據(jù)及塊管理 數(shù)據(jù)。分離上部頁數(shù)據(jù)與下部頁數(shù)據(jù)，804。針對下部頁及上部頁中的每一者讀取錯誤校正 數(shù)據(jù)，所述數(shù)據(jù)將針對每一頁具有不同數(shù)目的位。較易出錯頁將具有較大數(shù)目的錯誤校正 位。在808處，分離塊管理數(shù)據(jù)與不易出錯頁的錯誤校正數(shù)據(jù)。當讀出數(shù)據(jù)時，也讀出ECC 數(shù)據(jù)，因此，應(yīng)用錯誤校正操作以校驗數(shù)據(jù)是否正確，810。因此，ECC算法可校正數(shù)據(jù)錯誤 且基于所述頁之間的相對錯誤可能性將不同錯誤校正長度應(yīng)用于每一頁。可校正的數(shù)據(jù)錯 誤數(shù)目取決于所使用的算法的校正強度。可將ECC算法植入硬件或軟件中。簡單的漢明代 碼提供最簡單的硬件實施方案。然而，其僅可校正單位錯誤。漢明代碼通常需要每扇區(qū)13 個位。里德-所羅門代碼可提供更穩(wěn)健的錯誤校正能力。里德-所羅門需要每扇區(qū)為18 個位的倍數(shù)來執(zhí)行錯誤校正。BCH代碼可比里德-所羅門代碼提供具有改進效率的錯誤校 正。BCH需要13個位的倍數(shù)來執(zhí)行錯誤校正。 圖9是根據(jù)本發(fā)明各種實施例的系統(tǒng)900的框圖。系統(tǒng)900包含一個或一個以上 設(shè)備，其可與圖1中的存儲器系統(tǒng)100的設(shè)備類似或相同。在一些實施例中，系統(tǒng)900包含 耦合到顯示器918及/或無線收發(fā)器920的處理器916。包含在設(shè)備900中及包括多個存 儲器單元的存儲器系統(tǒng)100也可以操作方式耦合到處理器916。 在各種實施例中，系統(tǒng)900包含相機922，其包含透鏡924及耦合到處理器916的 成像平面926。成像平面926接收由透鏡924捕獲的光線928。系統(tǒng)900的眾多變化形式是 可能的。舉例來說，在各種實施例中，系統(tǒng)900包含耦合到處理器916的音頻及或視頻媒體 播放器930，包含一組媒體回放控制932。在各種實施例中，系統(tǒng)900包含調(diào)制解調(diào)器934、 DRAM裝置936及非易失性快閃存儲器裝置940，其均耦合到處理器916。
存儲器陣列、頁塊、頁及扇區(qū)的大小可根據(jù)存儲器裝置界定而變化。此外，備用區(qū) 域中的可用字節(jié)也取決于特定存儲器裝置而變化。因此，本發(fā)明并不限于特定的存儲器大 小，除非如此主張。 本發(fā)明描述用以補償多級單元存儲器中的不同等級的缺陷率的結(jié)構(gòu)及方法。較傾 向于發(fā)生錯誤的或"有風險"的頁通過應(yīng)用較大量的錯誤校正數(shù)據(jù)而受到較有力的錯誤校 正。將塊管理信息移動到不易出錯頁。因此，取決于頁之間的相對錯誤率，可變化錯誤校正 代碼以使其潛在地更有效。 雖然本文已圖解說明并描述了具體實施例，但所屬領(lǐng)域的技術(shù)人員將了解旨在達 成相同目的的任何布置均可替換所示具體實施例。本申請案打算涵蓋本標的物的改動或變 化形式。應(yīng)理解，以上描述打算為說明性而非限制性。在審閱以上描述之后，所屬領(lǐng)域的技 術(shù)人員將明了上述實施例的組合及其它實施例。本標的物的范圍應(yīng)參考以上權(quán)利要求書連同歸屬于所述權(quán)利要求書的等效內(nèi)容的完全范圍來確定。 以上說明中所描述的實例提供充足的細節(jié)以使所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`發(fā) 明性標的物，且用于圖解說明所述發(fā)明性標的物可如何應(yīng)用于各種目的或?qū)嵤├?。對本發(fā) 明中的"一 (an)"、"一個(one)"或"各種"實施例的參考不必限于相同實施例，且所述參考 可涵蓋多于一個實施例?？衫闷渌鼘嵤├铱稍诓槐畴x本發(fā)明的范圍的前提下做出結(jié) 構(gòu)、邏輯及電改變。 發(fā)明性標的物的此類實施例可在本文中個別地或共同地由術(shù)語"發(fā)明"指代，此只 是出于便利性且并不打算在事實上已揭示多于一個發(fā)明或發(fā)明性概念的情形下將本申請 案的范圍自發(fā)地限制于任一單個發(fā)明或發(fā)明性概念。因此，盡管本文中已圖解說明并描述 了具體實施例，但旨在達成相同目標的任一布置均可替代所顯示的所述具體實施例。本發(fā) 明打算涵蓋各種實施例的任一及所有改動或變化形式。 提供說明書摘要以符合37C. F. R. § 1. 72 (b)，其需要將允許讀者快速獲取所述技 術(shù)性發(fā)明的性質(zhì)的摘要。提交本摘要是基于下列理解其并非用于解釋或限定本申請專利 范圍的范圍或含義。另外，在前述具體實施方式
中，出于簡化本發(fā)明的目的，可見各種特征 被一起集合在單個實施例中。本發(fā)明的此方法不應(yīng)理解為需要比每一權(quán)利要求中所明確陳 述的特征更多的特征。而是，發(fā)明性標的物可出現(xiàn)在少于單個所揭示實施例的所有特征中。 因此，以上權(quán)利要求書據(jù)此被并入到具體實施方式
中，其中每一權(quán)利要求本身作為單獨的 實施例。
權(quán)利要求
一種存儲器，其包括多個存儲器單元，其用以存儲一頁及至少一個另一頁的數(shù)據(jù)，所述數(shù)據(jù)頁與待用于與所述數(shù)據(jù)頁相關(guān)聯(lián)的校正及檢測錯誤中的至少一者的數(shù)據(jù)量相關(guān)聯(lián)，所述數(shù)據(jù)量不同于待用于與所述另一數(shù)據(jù)頁相關(guān)聯(lián)的校正及檢測錯誤中的至少一者的數(shù)據(jù)量。
2. 如權(quán)利要求1所述的存儲器，其中所述待用于與所述數(shù)據(jù)頁相關(guān)聯(lián)的校正及檢測錯 誤中的至少一者的數(shù)據(jù)量大于所述待用于與所述另一數(shù)據(jù)頁相關(guān)聯(lián)的校正及檢測錯誤中 的至少一者的數(shù)據(jù)量。
3. 如權(quán)利要求2所述的存儲器，其中所述另一頁包含不同于所述數(shù)據(jù)頁的存儲器管理 數(shù)據(jù)量的存儲器管理數(shù)據(jù)量。
4. 如權(quán)利要求1到3中任一權(quán)利要求所述的存儲器，其中所述待用于與所述數(shù)據(jù)頁相 關(guān)聯(lián)的校正及檢測錯誤中的至少一者的數(shù)據(jù)量與所述頁所包含的所述存儲器管理數(shù)據(jù)量 的組合等于所述待用于與所述另一數(shù)據(jù)頁相關(guān)聯(lián)的校正及檢測錯誤中的至少一者的數(shù)據(jù) 量與所述另一頁所包含的所述存儲器管理數(shù)據(jù)量的組合。
5. 如權(quán)利要求1到3中任一權(quán)利要求所述的存儲器，其中所述數(shù)據(jù)頁無存儲器管理數(shù)據(jù)。
6. —種存儲器，其包括 控制電路；及多級單元行，其以操作方式耦合到所述控制電路，所述多級單元用以存儲至少第一頁 及第二頁，所述第一頁與第一錯誤校正代碼相關(guān)聯(lián)，所述第二頁與不同于所述第一錯誤校 正的第二錯誤校正代碼相關(guān)聯(lián)。
7. 如權(quán)利要求6所述的存儲器，其中所述第一錯誤校正代碼需要比所述第二錯誤校正 代碼大的數(shù)目的位用于錯誤校正。
8. 如權(quán)利要求6到7中任一權(quán)利要求所述的存儲器，其中所述第二頁包含比所述第一 頁大的數(shù)目的存儲器管理存儲位位置。
9. 如權(quán)利要求6到8中任一權(quán)利要求所述的存儲器，其中所述第一頁及所述第二頁包 含相同數(shù)目的專用于數(shù)據(jù)存儲的存儲器單元。
10. 如權(quán)利要求6到9中任一權(quán)利要求所述的存儲器，其中所述多級單元行包含固定數(shù) 目的單元，所述固定數(shù)目的單元包含相等數(shù)目的用于所述第一頁及所述第二頁中的每一者 的存儲器位置且包含相等數(shù)目的用于所述第一頁及所述第二頁中的每一者的錯誤校正代 碼及塊管理的備用區(qū)域存儲器位置。
11. 如權(quán)利要求6到10中任一權(quán)利要求所述的存儲器，其中所述第一頁的所述備用區(qū) 域存儲器位置無塊管理數(shù)據(jù)。
12. —種非易失性存儲器，其包括 輸入/輸出電路；及可尋址的多級單元陣列，其以操作方式耦合到所述輸入/輸出電路，多級單元矩陣包 含用以存儲至少最高有效位頁及最低有效位頁的多級單元行，所述最高有效位頁包含比所 述最低有效位頁高的錯誤率，所述最高有效位頁包含比所述最低有效位頁大的數(shù)目的錯誤 校正位。
13. 如權(quán)利要求12所述的存儲器，其中所述多級單元行包含存儲器存儲區(qū)域及管理區(qū)域，且其中所述管理區(qū)域內(nèi)的單元在最低有效位位置中包含塊管理數(shù)據(jù)。
14. 如權(quán)利要求12到13中任一權(quán)利要求所述的存儲器，其中所述管理區(qū)域內(nèi)的所述單 元中的所述最高有效位僅包含用于所述最高有效位頁的錯誤校正位。
15. 如權(quán)利要求12到14中任一權(quán)利要求所述的存儲器，其中所述管理區(qū)域內(nèi)的所述單 元中的所述最低有效位包含用于所述最低有效位頁的錯誤校正位。
16. 如權(quán)利要求12到15中任一權(quán)利要求所述的存儲器，其中所述最高有效位頁包含用 于所述最高有效位頁及所述最低有效位頁兩者的錯誤校正的數(shù)據(jù)。
17. —種存儲器，其包括 輸入/輸出電路；可尋址多級單元陣列，其以操作方式耦合到所述輸入/輸出電路，多級單元矩陣包含 用以存儲至少最高有效位頁及最低有效位頁的多級單元行，所述最高有效位頁包含不同于 所述最低有效位頁的錯誤率； 其中所述最高有效位頁及所述最低有效位頁中的一者包含較低的錯誤率；且 其中所述較低錯誤率的頁用以存儲用于所述較低錯誤率的頁及所述另一頁的錯誤較 正數(shù)據(jù)。
18. 如權(quán)利要求17所述的存儲器，其中所述最高有效位頁及所述最低有效位頁中的所 述另一頁僅包含用于所述另一頁的錯誤校正數(shù)據(jù)。
19. 如權(quán)利要求17到18中任一權(quán)利要求所述的存儲器，其中所述一個頁包含用于所述 最高有效位頁及所述最低有效位頁兩者的擦除塊管理數(shù)據(jù)。
20. 如權(quán)利要求17到19中任一權(quán)利要求所述的存儲器，其中用于所述較低錯誤頁的所 述錯誤校正數(shù)據(jù)包含比用于較高錯誤頁的錯誤校正數(shù)據(jù)少的位。
21. 如權(quán)利要求17到20中任一權(quán)利要求所述的存儲器，其中用于所述較低錯誤頁的所 述錯誤校正數(shù)據(jù)包含四個12字節(jié)的群組，且其中用于所述較高錯誤頁的所述錯誤校正數(shù) 據(jù)包含四個大于12字節(jié)的群組。
22. 如權(quán)利要求17到21中任一權(quán)利要求所述的存儲器，其中所述較低錯誤頁包含四個 扇區(qū)。
23. 如任一前述權(quán)利要求所述的存儲器，其中所述錯誤校正代碼由里德-所羅門錯誤 校正代碼、博斯_喬赫里_霍克文黑姆錯誤校正代碼及校驗和中的至少一者組成。
24. —種在存儲器中進行錯誤校正的方法，其包括 計算用于多級存儲器單元行的第一頁的第一錯誤校正數(shù)據(jù)； 計算用于所述多級存儲器單元行的第二頁的第二錯誤校正數(shù)據(jù)；及 將包含所述第一錯誤校正數(shù)據(jù)及第二錯誤校正數(shù)據(jù)的數(shù)據(jù)存儲在所述多級存儲器單元行中。
25. 如權(quán)利要求24所述的方法，其中計算所述第一錯誤校正數(shù)據(jù)包含計算第一數(shù)目的 錯誤校正位，且其中計算所述第二錯誤校正數(shù)據(jù)包含計算不同于所述第一數(shù)目的位的第二 數(shù)目的錯誤校正位。
26. 如權(quán)利要求24到26中任一權(quán)利要求所述的方法，其中所述第一數(shù)目的位等于備用 區(qū)域的存儲容量大小。
27. 如權(quán)利要求24到26中任一權(quán)利要求所述的方法，其中存儲數(shù)據(jù)包含將第二錯誤校正數(shù)據(jù)及塊管理數(shù)據(jù)存儲在所述多級存儲器單元行的第二頁中。
28.如權(quán)利要求24到27中任一權(quán)利要求所述的方法，其中存儲數(shù)據(jù)包含將第一錯誤校正數(shù)據(jù)及塊管理數(shù)據(jù)存儲在所述多級存儲器單元行的第一頁中。
全文摘要
本發(fā)明揭示操作以在多級非易失性存儲器內(nèi)應(yīng)用并提供不同等級的錯誤校正的方法及裝置。在實例中，相對于存儲在多級單元行內(nèi)的其它頁，在所述同一多級單元行的一個頁內(nèi)提供所述不同等級的錯誤校正。
文檔編號G06F11/10GK101779194SQ200880102644
公開日2010年7月14日 申請日期2008年7月9日 優(yōu)先權(quán)日2007年7月9日
發(fā)明者威廉·亨利·拉德克 申請人:美光科技公司