專利名稱：用于多處理器系統(tǒng)的指令通信技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及多處理器系統(tǒng)的領(lǐng)域，且更具體地說，涉及用于在具有主處理器 及管線式從屬處理器的多處理器系統(tǒng)中將指令傳送到從屬處理器的技術(shù)。
背景技術(shù)：
在復(fù)合計(jì)算機(jī)系統(tǒng)中，共同工作負(fù)荷常常分布在多個(gè)處理器中且由所述多個(gè)處理器 并行地執(zhí)行。多處理器系統(tǒng)通常包括管理多個(gè)管線式(即，串聯(lián)連接的)處理器或共處 理器(本文中統(tǒng)稱為從屬處理器)的主處理器。舉例來說，此類多處理器系統(tǒng)可用于處 理大量視頻數(shù)據(jù)或渲染圖形，尤其是在計(jì)算密集型應(yīng)用中。
然而，在多處理器系統(tǒng)中，主處理器及從屬處理器中的每一者可使用以其本機(jī)且因 此不同的編程語言而格式化的指令(即，命令)及數(shù)據(jù)來操作。常規(guī)上，由主處理器向 下游轉(zhuǎn)發(fā)到相應(yīng)從屬處理器的指令由每一中間從屬處理器以其本機(jī)編程語言來解碼，以 下一下游中間從屬處理器的編程語言來重新編碼，且接著轉(zhuǎn)發(fā)到所述處理器。
對(duì)所接收指令進(jìn)行解碼且在以下游中間從屬處理器的本機(jī)編程語言來重新編碼之 后將其向下游轉(zhuǎn)發(fā)的所述循環(huán)持續(xù)進(jìn)行，直到所述指令到達(dá)既定或指定從屬處理器為
止。在指定從屬處理器處，以所述處理器的本機(jī)編程語言來解碼且執(zhí)行所接收指令。 用于將指令傳送到從屬處理器的此多步驟例程的復(fù)雜性不利地影響多處理器系統(tǒng)
的整體性能，且明確地說，限制所述系統(tǒng)的設(shè)計(jì)靈活性及命令處理量。盡管在此項(xiàng)技術(shù)
中為了提高從主處理器向管線式從屬處理器傳送指令的效率而投入了相當(dāng)大的努力，但
進(jìn)一步改進(jìn)將為合乎需要的。
因此，此項(xiàng)技術(shù)中需要用以有效地實(shí)施在多處理器系統(tǒng)中將指令傳送到管線式從屬
處理器的通信的技術(shù)。

發(fā)明內(nèi)容
本文中描述用于在具有主處理器及管線式從屬處理器的多處理器系統(tǒng)中將指令傳 送到從屬處理器的技術(shù)。在一實(shí)施例中，主處理器向指定從屬處理器產(chǎn)生具有標(biāo)頭塊及 包括指令的有效負(fù)載塊的傳遞命令。標(biāo)頭塊使用管線式從屬處理器所理解的計(jì)算機(jī)語言 來編碼，且有效負(fù)載塊以指定從屬處理器所理解的計(jì)算機(jī)語言來編碼。主處理器將傳遞 命令轉(zhuǎn)發(fā)到管線式從屬處理器中的最外一者，且接著在不進(jìn)行重新編碼的情況下由中間 (即，非指定)從屬處理器重新傳輸所述傳遞命令，直到傳遞命令到達(dá)執(zhí)行指令的指定 從屬處理器為止。
在一個(gè)設(shè)計(jì)中，系統(tǒng)使用本發(fā)明方法來執(zhí)行處理視頻數(shù)據(jù)或渲染圖形中的至少一者。
下文進(jìn)一步詳細(xì)描述本發(fā)明的各種方面及實(shí)施例。
所述發(fā)明內(nèi)容既不希望也不應(yīng)被解釋為表示本發(fā)明的完全范疇及范圍，尤其在連同 附圖考慮時(shí)，將從具體實(shí)施方式
更容易明白這些及額外方面。


圖1展示示范性多處理器系統(tǒng)的框圖。
圖2展示說明用于圖1的多處理器系統(tǒng)中的傳遞命令的結(jié)構(gòu)的示意圖。 圖3展示說明用于在圖1的多處理器系統(tǒng)中將指令傳送到管線式從屬處理器的方法 的流程圖。
為了有助于理解，除了可在適當(dāng)時(shí)添加后綴以區(qū)分所述元件之外，已在可能之處使 用相同參考數(shù)字來指示所述圖式所共有的相同元件。所述圖式中的圖像出于說明性目的 而簡(jiǎn)化且未按比例描繪。預(yù)期一個(gè)實(shí)施例的特征或步驟可在不作進(jìn)一步敘述的情況下有 益地并入其它實(shí)施例中。

本發(fā)明的示范性實(shí)施例，且因此，不應(yīng)被解釋為限制可承認(rèn)其它同樣有效 的實(shí)施例的本發(fā)明范圍。
具體實(shí)施例方式
本文使用術(shù)語"示范性"來意指"用作實(shí)例、例子或說明"。沒有必要將本文描述 為"示范性"的任何實(shí)施例或設(shè)計(jì)解釋為與其它實(shí)施例或設(shè)計(jì)相比為優(yōu)選或有利的。 參看圖式，圖1描繪根據(jù)本發(fā)明的一個(gè)實(shí)施例的示范性多處理器系統(tǒng)IOO的框圖。在示范性應(yīng)用中，系統(tǒng)100可用于處理視頻數(shù)據(jù)及/或渲染圖形，以及其它計(jì)算密集型數(shù) 據(jù)處理應(yīng)用。
在-個(gè)示范性實(shí)施例中，系統(tǒng)IOO為例如蜂窩式電話、視頻游戲控制臺(tái)、個(gè)人數(shù)字 助理(PDA)、膝上型計(jì)算機(jī)、具有音頻/視頻功能的裝置等無線通信設(shè)備的圖形處理單 元(GPU)的一部分。
舉例來說，GPU可遵照2005年7月28日發(fā)布的公眾可獲得的文獻(xiàn)"開放式向量圖 形規(guī)范版本1.0 (Open VG Specification, Version 1.0)"。此文獻(xiàn)為用于適合于例如蜂窩 式電話及涉及上述無線通信設(shè)備的其它裝置等手持式及移動(dòng)裝置的2D向量圖形的標(biāo) 準(zhǔn)。
在所描繪的實(shí)施例中，系統(tǒng)100說明性地包括主處理器110及多個(gè)(101)管線式 從屬處理器120,到12(k，其使用相應(yīng)系統(tǒng)接口 126,到126k逢接，其中K為整數(shù)且K^2。 在一個(gè)實(shí)施例中，系統(tǒng)接口 126,到126K中的每一者包括數(shù)據(jù)總線、地址總線及命令總 線(均未圖示)。主處理器110及從屬處理器120i到120K中的每一者可含有子處理器、 存儲(chǔ)器、外圍裝置及支持電路等，出于簡(jiǎn)潔起見，本文分別將其共同地展示為模塊111 及121 ,到121K。
主處理器U0及管線式從屬處理器120i到120k可形成于例如芯片上系統(tǒng)(SoC)裝 置的單一集成電路(IC)上。或者，主處理器110及從屬處理器120i到120k中的至少 一者可形成于單獨(dú)1C上。
在操作中，主處理器U0控制且任選地監(jiān)視從屬處理器120!到120K處的數(shù)據(jù)處理。 主處理器110及從屬處理器120!到120k中的毎一者可使用不同格式(即，計(jì)算機(jī)語言) 來操作，用于產(chǎn)生或執(zhí)行內(nèi)部指令或內(nèi)部數(shù)據(jù)交換。
主處理器110包含輸入/輸出(I/O)模塊118，其包括輸入緩沖器(IB) 112及輸出 緩沖器(OB)114。對(duì)應(yīng)地，從屬處理器120,到120K中的每一者包含相應(yīng)輸入/輸出U/0) 模塊128，其包括輸入緩沖器122及輸出緩沖器124。在操作中，1/0模塊118及128, 到128k促迸系統(tǒng)100內(nèi)或到/自系統(tǒng)100的信息交換。
通過使用接口 102，主處理器110的輸入緩沖器112可連接到遠(yuǎn)程處理器、網(wǎng)絡(luò)或 用戶控制裝置(其共同地展示為裝置104)中的至少一者。類似地，通過使用接口 107， 從屬處理器12(k的輸出緩沖器124K可連接到其它遠(yuǎn)程處理器、網(wǎng)絡(luò)或用戶控制裝置(其 共同地展示為裝置106)。
在系統(tǒng)100中，經(jīng)由相應(yīng)雙向系統(tǒng)接口 126，先前(即，上游)從屬處理器120的 輸入緩沖器122連接到鄰近下游從屬處理器的輸出緩沖器124，因此形成多個(gè)(101)管線式從屬處理器120,到120K。舉例來說，從屬處理器1202的輸入緩沖器1222經(jīng)由系統(tǒng) 接口 1262連接到從屬處理器120!的輸出緩沖器124P且從屬處理器1202的輸出緩沖器 1242經(jīng)由系統(tǒng)接口 1263連接到從屬處理器1203 (未圖示)的輸入緩沖器1223。
在一個(gè)實(shí)施例中，主處理器110的輸出緩沖器114經(jīng)由系統(tǒng)接口 126i連接到多個(gè) (101)管線式從屬處理器120中的最外從屬處理器的輸入緩沖器，g卩，連接到從屬處理 器120,的輸入緩沖器122,。在操作中，主處理器IIO通過產(chǎn)生指令且將所述指令傳輸?shù)?相應(yīng)從屬處理器來管理對(duì)從屬處理器12(^到120k的控制。作為這些指令的既定接受者 的從屬處理器在下文中被稱為指定從屬處理器。指令經(jīng)由系統(tǒng)接口 126,從主處理器110 的輸出緩沖器114傳輸?shù)阶钔鈴膶偬幚砥?20,的輸入緩沖器122,。
為了到達(dá)指定從屬處理器，指令應(yīng)被接收且接著由一個(gè)或一個(gè)以上中間上游從屬處 理器(即，安置于主處理器與指定從屬處理器之間的從屬處理器)向下游重新傳輸或轉(zhuǎn) 發(fā)。本文中，術(shù)語"轉(zhuǎn)發(fā)"與"重新傳輸"可互換地使用。
更具體地說，經(jīng)由相應(yīng)系統(tǒng)接口，將來自上游從屬處理器的輸出緩沖器的指令轉(zhuǎn)發(fā) 到相應(yīng)下游從屬處理器的輸入緩沖器(即，在使用箭頭103所說明的方向上轉(zhuǎn)發(fā))，所 述下游從屬處理器接著類似地進(jìn)一步向下游轉(zhuǎn)發(fā)所述指令，直到其到達(dá)指定從屬處理器 為止。
舉例來說，當(dāng)指定從屬處理器為從屬處理器1203時(shí)，從屬處理器120,經(jīng)由系統(tǒng)接 口 1262將指令向下游轉(zhuǎn)發(fā)到從屬處理器1202，其接著將指令重新傳輸?shù)街付◤膶偬幚砥?1203，在此處執(zhí)行所述指令。
參看圖2,為了有效地將指令傳送到指定從屬處理器，主處理器IIO產(chǎn)生傳遞命令 200。在一個(gè)實(shí)施例中，傳遞命令200指令(i)每一非指定從屬處理器在不進(jìn)行重新編 碼的情況下將傳遞命令轉(zhuǎn)發(fā)到相應(yīng)下游從屬處理器(即，在箭頭103的方向上重新傳輸 傳遞命令)，且(ii)指定從屬處理器執(zhí)行傳遞命令中所含有的指令。明確地說，傳遞命 令200可指令非指定從屬處理器120將所接收傳遞命令從其輸入緩沖器122復(fù)制到所述 從屬處理器的輸出緩沖器124。
在一個(gè)實(shí)施例中，傳遞命令200包括標(biāo)頭塊210及有效負(fù)載塊220。標(biāo)頭塊210使 用所述多個(gè)(101)管線式從屬處理器中的所有管線式從屬處理器120i到120k所理解的 計(jì)算機(jī)語言來編碼。本文中，關(guān)于針對(duì)主處理器及從屬處理器所使用的指令及數(shù)據(jù)的編 程語言及格式而共同地使用術(shù)語"計(jì)算機(jī)語言"。
在一個(gè)示范性實(shí)施例中，標(biāo)頭塊210包括數(shù)據(jù)模塊202、 204及206。在替代實(shí)施例 (未圖示)中，數(shù)據(jù)模塊202、 204及206的內(nèi)容可形成單一數(shù)據(jù)模塊，或者這些模塊中
16的任何兩者的內(nèi)容可包括于一個(gè)數(shù)據(jù)模塊中。
數(shù)據(jù)模塊202含有識(shí)別主處理器110的其它命令當(dāng)中的傳遞命令200的信息(即， 傳遞命令的ID)。數(shù)據(jù)模塊204含有識(shí)別指定從屬處理器的信息(例如，指定從屬處理 器的地址)，且數(shù)據(jù)模塊206含有關(guān)于有效負(fù)載塊220的位長(zhǎng)度(例如，以字節(jié)為單位) 的信息。在替代實(shí)施例(未圖示)中，在標(biāo)頭塊210中，數(shù)據(jù)模塊206可在數(shù)據(jù)模塊204
- 匿、7 -Z刖。
有效負(fù)載塊220使用指定從屬處理器所理解的計(jì)算機(jī)語言來編碼且包括至少一個(gè)數(shù) 據(jù)模塊222，所述至少-一個(gè)數(shù)據(jù)模塊222包含由主處理器IIO產(chǎn)生以用于由相應(yīng)指定從 屬處理器執(zhí)行的指令(展示了數(shù)據(jù)模塊222i到222N，其中N為整數(shù)且N^1)。
在另外的實(shí)施例中，傳遞命令200可指令指定從屬處理器通過將預(yù)定消息向上游發(fā) 送到主處理器110 (即，在使用箭頭105說明的方向上)來確認(rèn)所述命令的接收或執(zhí)行。 舉例來說，為了有效地將此消息傳送到主處理器110，傳遞命令200可指令指定從屬處 理器(i)在所接收傳遞命令的數(shù)據(jù)模塊204中將識(shí)別指定從屬處理器的信息替換為識(shí)別 主處理器110的信息，(ii)將預(yù)定消息包括在有效負(fù)載塊220中，且(iii)將經(jīng)修改的 (即，答復(fù))傳遞命令轉(zhuǎn)發(fā)到鄰近上游從屬處理器。
圖3描繪說明用于在圖1的多處理器系統(tǒng)100中將指令傳送到管線式從屬處理器120 的方法300的流程圖。在各種實(shí)施例中，方法300的方法步驟以所描繪的次序執(zhí)行，或 者這些步驟或其部分(例如，子步驟312、 314、 316及318)中的至少兩者可同時(shí)地、 并行地或以不同次序執(zhí)行。所屬領(lǐng)域的技術(shù)人員將容易了解，執(zhí)行其它下文所論述的過 程或例程中的至少一部分的次序還可經(jīng)修改。為了最佳地理解本發(fā)明，讀者應(yīng)同時(shí)參看 圖1到圖3。
在步驟310處，主處理器U0產(chǎn)生傳遞命令200。說明性地，步驟310包含子步驟 312、 314、 316及318。在所描繪的實(shí)施例中，分別地，在子步驟312、 314及316期間， 主處理器110產(chǎn)生傳遞命令200的標(biāo)頭塊210，且在子步驟318期間，主處理器產(chǎn)生傳 遞命令的有效負(fù)載塊220。
在子步驟312處，主處理器IIO產(chǎn)生標(biāo)頭塊210的數(shù)據(jù)模塊202。數(shù)據(jù)模塊202含 有識(shí)別傳遞命令200的信息，且此信息使用從屬處理器120到12(k中的每一者所理解 的計(jì)算機(jī)語言來編碼。
在子歩驟314處，主處理器110產(chǎn)生標(biāo)頭塊210的數(shù)據(jù)模塊204。數(shù)據(jù)模塊204含 有識(shí)別指定從屬處理器(即，從屬處理器120K)的信息及用于安置于主處理器與指定從 屬處理器之間的中間非指定從屬處理器(即，從屬處理器120,到120K-,)的指令。明確地說，數(shù)據(jù)模塊204含有使非指定從屬處理器在不進(jìn)行解碼的情況下將傳遞命 令200向下游轉(zhuǎn)發(fā)到指定從屬處理器的請(qǐng)求。在一個(gè)實(shí)施例中，指令非指定從屬處理器 將傳遞命令從相應(yīng)非指定從屬處理器的輸入緩沖器復(fù)制到從屬處理器的輸出緩沖器。數(shù) 據(jù)模塊204的內(nèi)容使用從屬處理器120！到120K中的每一者所理解的計(jì)算機(jī)語言來編碼。
在子步驟316處，主處理器110產(chǎn)生標(biāo)頭塊210的數(shù)據(jù)模塊206。數(shù)據(jù)模塊206含 有識(shí)別傳遞命令200的有效負(fù)載塊220的位長(zhǎng)度的信息。類似于數(shù)據(jù)模塊202及204的 內(nèi)容，此信息使用從屬處理器120!到120K中的每一者所理解的計(jì)算機(jī)語言來編碼。
在子步驟318處，主處理器110產(chǎn)生傳遞命令200的有效負(fù)載塊220。有效負(fù)載塊 220含有用于指定從屬處理器的至少一個(gè)指令222。有效負(fù)載塊220的內(nèi)容(即，指令 222i到222N)使用指定從屬處理器(例如，從屬處理器120K)所理解的計(jì)算機(jī)語言來 編碼。
在步驟320處，主處理器110匯編傳遞命令200且將命令傳輸?shù)阶钔鈴膶偬幚砥?例 如，從屬處理器120,)。
在步驟330處，當(dāng)最外從屬處理器為指定從屬處理器時(shí)，所述處理器執(zhí)行命令的有 效負(fù)載塊220中所含有的指令。因此，當(dāng)最外從屬處理器并非為指定從屬處理器時(shí)，最 外從屬處理器將傳遞命令200向下游轉(zhuǎn)發(fā)(即，重新傳輸)到鄰近從屬處理器(即，從 屬處理器1202)，除非所述從屬處理器為指定從屬處理器，否則所述鄰近從屬處理器將 命令轉(zhuǎn)發(fā)到下-下游從屬處理器(即，從屬處理器1203)。重新傳輸傳遞命令200的所 述循環(huán)持續(xù)進(jìn)行，直到命令到達(dá)指定從屬處理器為止。在一個(gè)實(shí)施例中，在步驟330期 間，將所接收的傳遞命令200在不進(jìn)行重新編碼的情況下從接受非指定從屬處理器的輸 入緩沖器復(fù)制到所述處理器的輸出緩沖器。
在步驟340處，傳遞命令200到達(dá)指定從屬處理器，其執(zhí)行命令的有效負(fù)載塊220 中所含有的指令。在-個(gè)實(shí)施例中，此類指令可包括來自主處理器iio的確認(rèn)傳遞命令 的接收或執(zhí)行的請(qǐng)求。如上文參看圖2所論述，來自指定從屬處理器的返回通信可包含 尋址到主處理器110的經(jīng)修改的傳遞命令的有效負(fù)載塊220中所包括的消息。此命令接 著循序地由安置于指定從屬處理器與主處理器IIO之間的從屬處理器120重新提交，直 到所述命令到達(dá)主處理器為止。
在示范性實(shí)施例中，方法300可在硬件、軟件、固件或其任何組合中以包含一個(gè)或 一個(gè)以上計(jì)算機(jī)可執(zhí)行指令的計(jì)算機(jī)程序產(chǎn)品的形式來實(shí)施。當(dāng)在軟件中實(shí)施時(shí)，計(jì)算 機(jī)程序產(chǎn)品可存儲(chǔ)于計(jì)算機(jī)可讀媒體上或使用計(jì)算機(jī)可讀媒體來傳輸，所述計(jì)算機(jī)可讀 媒體包括計(jì)算機(jī)存儲(chǔ)媒體及計(jì)算機(jī)通信媒體。術(shù)語"計(jì)算機(jī)存儲(chǔ)媒體"在本文中指代適于存儲(chǔ)致使計(jì)算機(jī)執(zhí)行方法的指令的任 何媒體。借助于實(shí)例而非限制，計(jì)算機(jī)存儲(chǔ)媒體可包含包括電子存儲(chǔ)器裝置(例如，RAM、 ROM、 EEPROM等)在內(nèi)的固態(tài)存儲(chǔ)器裝置、光學(xué)存儲(chǔ)器裝置(例如，緊湊型光盤(CD)、 數(shù)字通用光盤(DVD)等)或磁性存儲(chǔ)器裝置(例如，硬盤驅(qū)動(dòng)器、快閃驅(qū)動(dòng)器、磁帶 驅(qū)動(dòng)器等)，或適于存儲(chǔ)計(jì)算機(jī)程序產(chǎn)品的其它存儲(chǔ)器裝置，或此類存儲(chǔ)器裝置的組合。
術(shù)語"計(jì)算機(jī)通信媒體"在本文中指代適于使用(例如)經(jīng)調(diào)制的載波、光學(xué)信號(hào)、 DC或AC電流等將計(jì)算機(jī)程序產(chǎn)品從一個(gè)地方傳輸?shù)搅硪粋€(gè)地方的任何物理接口。借 助于實(shí)例而非限制，計(jì)算機(jī)通信媒體可包含雙絞線、印刷或扁平電纜、同軸電纜、光纖 電纜、數(shù)字訂戶線(DSL)或其它有線、無線或光學(xué)串行或并行接口，或其組合。
提供對(duì)本發(fā)明的先前描述以使得所屬領(lǐng)域的技術(shù)人員能夠制作或使用本發(fā)明。所屬 領(lǐng)域的技術(shù)人員將容易明白對(duì)本發(fā)明的各種修改，且本文中所界定的一般原理可在不脫 離本發(fā)明的精神或范圍的情況下應(yīng)用于其它變型。因此，本發(fā)明不希望限于本文所描述 的實(shí)例，而是應(yīng)符合與本文中所揭示的原理及新穎特征一致的最廣泛范圍。
19
權(quán)利要求
1.一種集成電路(IC)，其包含主處理器，其適于與管線式從屬處理器進(jìn)行通信且適于產(chǎn)生包括標(biāo)頭塊及有效負(fù)載塊的傳遞命令，所述標(biāo)頭塊使用所述管線式從屬處理器所理解的計(jì)算機(jī)語言來編碼；針對(duì)所述管線式從屬處理器中的指定從屬處理器產(chǎn)生使用所述指定從屬處理器所理解的計(jì)算機(jī)語言編碼的至少一個(gè)指令；將所述至少一個(gè)指令并入所述有效負(fù)載塊中；以及將所述傳遞命令傳輸?shù)剿龉芫€式從屬處理器中的最外從屬處理器；其中所述傳遞命令在不進(jìn)行重新編碼的情況下從所述管線式從屬處理器中的非指定從屬處理器轉(zhuǎn)發(fā)到所述管線式從屬處理器中的鄰近下游從屬處理器，直到所述傳遞命令到達(dá)所述指定從屬處理器為止。
2. 根據(jù)權(quán)利要求1所述的集成電路，其中所述主處理器適于通過以下操作來產(chǎn)生所述 傳遞命令產(chǎn)生含有識(shí)別所述傳遞命令的信息且含有在不進(jìn)行解碼的情況下將所述 傳遞命令轉(zhuǎn)發(fā)到所述指定從屬處理器的請(qǐng)求的數(shù)據(jù)模塊；以及將所述數(shù)據(jù)模塊包括 在所述標(biāo)頭塊中。
3. 根據(jù)權(quán)利要求1所述的集成電路，其中所述主處理器適于通過以下操作來產(chǎn)生所述 傳遞命令產(chǎn)生含有識(shí)別所述指定從屬處理器的信息的數(shù)據(jù)模塊；以所述從屬處理器所理解的所述計(jì)算機(jī)語言來編碼所述數(shù)據(jù)模塊；以及將所述數(shù)據(jù)模塊包括在所述標(biāo)頭塊中。
4. 根據(jù)權(quán)利要求1所述的集成電路，其中所述主處理器適于通過以下操作來產(chǎn)生所述傳遞命令產(chǎn)生含有識(shí)別所述有效負(fù)載塊的位長(zhǎng)度的信息的數(shù)據(jù)模塊；使用所述從屬處理器所理解的所述計(jì)算機(jī)語言來編碼所述數(shù)據(jù)模塊；以及將所述數(shù)據(jù)模塊包括 在所述標(biāo)頭塊中。
5. 根據(jù)權(quán)利要求1所述的集成電路，其中所述主處理器適于通過將所述傳遞命令轉(zhuǎn)發(fā) 到所述管線式從屬處理器中的最外一者來傳輸所述傳遞命令。
6. 根據(jù)權(quán)利要求1所述的集成電路，其中所述非指定從屬處理器適于將所述傳遞命令 從所述非指定從屬處理器的輸入緩沖器復(fù)制到所述非指定從屬處理器的輸出緩沖器。
7. 根據(jù)權(quán)利要求1所述的集成電路，其中所述指定從屬處理器適于確認(rèn)所述傳遞命令 的接收。
8. 根據(jù)權(quán)利要求7所述的集成電路，其中所述指定從屬處理器適于使用所述主處理 器所理解的計(jì)算機(jī)語言來產(chǎn)生預(yù)定消息；將所述預(yù)定消息包括在答復(fù)傳遞命令的所 述有效負(fù)載塊中；在所述答復(fù)傳遞命令的所述標(biāo)頭塊中將所述預(yù)定消息尋址到所述 主處理器；以及將所述答復(fù)傳遞命令轉(zhuǎn)發(fā)到所述管線式從屬處理器中的上游從屬處理器。
9. 根據(jù)權(quán)利要求1所述的集成電路，其中所述主處理器及管線式從屬處理器適于以下 中操作的至少一者處理視頻數(shù)據(jù)或渲染圖形。
10. 根據(jù)權(quán)利要求1所述的集成電路，其中所述集成電路為無線通信設(shè)備的一部分，所 述無線通信設(shè)備選自由蜂窩式電話、視頻游戲控制臺(tái)、個(gè)人數(shù)字助理(PDA)、膝 上型計(jì)算機(jī)及具有音頻/視頻功能的裝置組成的群組。
11. 一種集成電路(IC)，其包含用于與主處理器進(jìn)行通信的多個(gè)管線式從屬處理器， 所述主處理器適于產(chǎn)生包括標(biāo)頭塊及有效負(fù)載塊的傳遞命令，所述標(biāo)頭塊使用所述管線式從屬處理器所理解的計(jì)算機(jī)語言來編碼；針對(duì)所述管線式從屬處理器中的指定從屬處理器產(chǎn)生使用所述指定從屬處理器所理解的計(jì)算機(jī)語言編碼的至少一個(gè)指令；將所述至少一個(gè)指令并入所述有效負(fù)載塊中；以及將所述傳遞命令傳輸?shù)?所述管線式從屬處理器中的最外從屬處理器；其中所述管線式從屬處理器中的非指 定從屬處理器在不進(jìn)行重新編碼的情況下將所述傳遞命令轉(zhuǎn)發(fā)到所述管線式從屬 處理器中的鄰近下游從屬處理器，直到所述傳遞命令到達(dá)所述指定從屬處理器為止。
12. 根據(jù)權(quán)利要求11所述的集成電路，其中所述主處理器適于通過以下操作來產(chǎn)生所 述傳遞命令產(chǎn)生含有識(shí)別所述傳遞命令的信息且含有在不進(jìn)行解碼的情況下將所 述傳遞命令轉(zhuǎn)發(fā)到所述指定從屬處理器的請(qǐng)求的數(shù)據(jù)模塊；以及將所述數(shù)據(jù)模塊包 括在所述標(biāo)頭塊中。
13. 根據(jù)權(quán)利要求11所述的集成電路，其中所述主處理器適于通過以下操作來產(chǎn)生所 述傳遞命令產(chǎn)生含有識(shí)別所述指定從屬處理器的信息的數(shù)據(jù)模塊；以所述管線式 從屬處理器所理解的所述計(jì)算機(jī)語言來編碼所述數(shù)據(jù)模塊；以及將所述數(shù)據(jù)模塊包 括在所述標(biāo)頭塊中。
14. 根據(jù)權(quán)利要求11所述的集成電路，其中所述主處理器適于通過以下操作來產(chǎn)生所 述傳遞命令產(chǎn)生含有識(shí)別所述有效負(fù)載塊的位長(zhǎng)度的信息的數(shù)據(jù)模塊；使用所述 管線式從屬處理器所理解的所述計(jì)算機(jī)語言來編碼所述數(shù)據(jù)模塊；以及將所述數(shù)據(jù) 模塊包括在所述標(biāo)頭塊中。
15. 根據(jù)權(quán)利要求11所述的集成電路，其中所述主處理器適于通過將所述傳遞命令轉(zhuǎn) 發(fā)到所述最外從屬處理器來傳輸所述傳遞命令。
16. 根據(jù)權(quán)利要求11所述的集成電路，其中所述主處理器進(jìn)一步適于將所述傳遞命令 從所述非指定從屬處理器的輸入緩沖器復(fù)制到所述非指定從屬處理器的輸出緩沖器。
17. 根據(jù)權(quán)利要求11所述的集成電路，其中所述主處理器進(jìn)一步適于確認(rèn)所述傳遞命 令的接收。
18. 根據(jù)權(quán)利要求17所述的集成電路，其中所述主處理器進(jìn)一步適于使用所述主處 理器所理解的計(jì)算機(jī)語言來產(chǎn)生預(yù)定消息；將所述預(yù)定消息包括在答復(fù)傳遞命令的 所述有效負(fù)載塊中；在所述答復(fù)傳遞命令的所述標(biāo)頭塊中將所述預(yù)定消息尋址到所 述主處理器；以及將所述答復(fù)傳遞命令轉(zhuǎn)發(fā)到所述管線式從屬處理器中的上游從屬 處理器。
19. 根據(jù)權(quán)利要求11所述的集成電路，其中所述主處理器及所述管線式從屬處理器適 于以下操作中的至少一者處理視頻數(shù)據(jù)或渲染圖形。
20. 根據(jù)權(quán)利要求11所述的集成電路，其中所述集成電路為無線通信設(shè)備的一部分， 所述無線通信設(shè)備選自由蜂窩式電話、視頻游戲控制臺(tái)、個(gè)人數(shù)字助理(PDA)、膝卜.型計(jì)算機(jī)及具有音頻/視頻功能的裝置組成的群組。
21. —種多處理器系統(tǒng)，其包含多個(gè)管線式從屬處理器，其包括最外從屬處理器、指定從屬處理器及非指定從屬 處理器；以及主處理器，其耦合到所述最外從屬處理器且適于產(chǎn)生包括標(biāo)頭塊及有效負(fù)載塊 的傳遞命令，所述標(biāo)頭塊使用所述管線式從屬處理器所理解的計(jì)算機(jī)語言來編碼， 且所述非指定從屬處理器適于在不進(jìn)行重新編碼的情況下將所述傳遞命令轉(zhuǎn)發(fā)到 所述管線式從屬處理器中的鄰近下游從屬處理器；針對(duì)所述指定從屬處理器產(chǎn)生使 用所述指定從屬處理器所理解的計(jì)算機(jī)語言編碼的至少一個(gè)指令，所述指定從屬處 理器適于執(zhí)行所述至少一個(gè)指令；將所述至少一個(gè)指令并入所述有效負(fù)載塊中；以 及將所述傳遞命令傳輸?shù)剿鲎钔鈴膶偬幚砥鳌?br> 22. 根據(jù)權(quán)利要求21所述的多處理器系統(tǒng)，其中所述主處理器進(jìn)一步適于產(chǎn)生含有 識(shí)別所述傳遞命令的信息且含有在不進(jìn)行解碼的情況下將所述傳遞命令轉(zhuǎn)發(fā)到所 述指定從屬處理器的請(qǐng)求的數(shù)據(jù)模塊；以及將所述數(shù)據(jù)模塊包括在所述標(biāo)頭塊中。
23. 根據(jù)權(quán)利要求21所述的多處理器系統(tǒng)，其中所述主處理器進(jìn)一步適于產(chǎn)生含有 識(shí)別所述指定從屬處理器的信息的數(shù)據(jù)模塊；以所述管線式從屬處理器所理解的所 述計(jì)算機(jī)語言來編碼所述數(shù)據(jù)模塊；以及將所述數(shù)據(jù)模塊包括在所述標(biāo)頭塊中。
24. 根據(jù)權(quán)利要求21所述的多處理器系統(tǒng)，其中所述主處理器進(jìn)一步適于產(chǎn)生含有 識(shí)別所述有效負(fù)載塊的位長(zhǎng)度的信息的數(shù)據(jù)模塊；使用所述管線式從屬處理器所理 解的所述計(jì)算機(jī)語言來編碼所述數(shù)據(jù)模塊；以及將所述數(shù)據(jù)模塊包括在所述標(biāo)頭塊中。
25. 根據(jù)權(quán)利要求21所述的多處理器系統(tǒng)，其中所述主處理器將所述傳遞命令轉(zhuǎn)發(fā)到 所述最外從屬處理器。
26. 根據(jù)權(quán)利要求21所述的多處理器系統(tǒng)，其中所述非指定從屬處理器將所述傳遞命 令從所述非指定從屬處理器的輸入緩沖器復(fù)制到所述非指定從屬處理器的輸出緩沖器。
27. 根據(jù)權(quán)利要求21所述的多處理器系統(tǒng)，其中所述指定從屬處理器進(jìn)一步適于確認(rèn) 所述傳遞命令的接收。
28. 根據(jù)權(quán)利要求27所述的多處理器系統(tǒng)，其中所述指定從屬處理器進(jìn)一步適于使 用所述主處理器所理解的計(jì)算機(jī)語言來產(chǎn)生預(yù)定消息；將所述預(yù)定消息包括在答復(fù) 傳遞命令的所述有效負(fù)載塊中；在所述答復(fù)傳遞命令的所述標(biāo)頭塊中將所述預(yù)定消 息尋址到所述主處理器；以及將所述答復(fù)傳遞命令轉(zhuǎn)發(fā)到上游從屬處理器。
29. 根據(jù)權(quán)利要求21所述的多處理器系統(tǒng)，其中所述多處理器系統(tǒng)執(zhí)行處理視頻數(shù)據(jù) 或渲染圖形中的至少一者。
30. 根據(jù)權(quán)利要求21所述的多處理器系統(tǒng)，其中所述多處理器系統(tǒng)為無線通信設(shè)備的 一部分，所述無線通信設(shè)備選自由蜂窩式電話、視頻游戲控制臺(tái)、個(gè)人數(shù)字助理 (PDA)、膝上型計(jì)算機(jī)及具有音頻/視頻功能的裝置組成的群組。
31. —種具有主處理器及管線式從屬處理器的多處理器系統(tǒng)，其包含第一裝置，其用于產(chǎn)生包括有效負(fù)載塊及標(biāo)頭塊的傳遞命令，所述標(biāo)頭塊使用 所述管線式從屬處理器所理解的計(jì)算機(jī)語言來編碼；針對(duì)所述管線式從屬處理器中 的指定從屬處理器產(chǎn)生使用所述指定從屬處理器所理解的計(jì)算機(jī)語言編碼的至少 一個(gè)指令；將所述至少一個(gè)指令包括在所述有效負(fù)載塊中；以及將所述傳遞命令傳 輸?shù)今詈系剿鲋魈幚砥鞯乃鰪膶偬幚砥髦械囊徽?；以及第二裝置，其用于在不進(jìn)行重新編碼的情況下將所述傳遞命令從所述管線式從屬 處理器中的非指定從屬處理器轉(zhuǎn)發(fā)到所述管線式從屬處理器中的鄰近下游從屬處 理器，且用于在所述指定從屬處理器處執(zhí)行所述至少一個(gè)指令。
32. 根據(jù)權(quán)利要求31所述的多處理器系統(tǒng)，其中所述第一裝置為由所述主處理器執(zhí)行 的計(jì)算機(jī)程序。
33. 根據(jù)權(quán)利要求31所述的多處理器系統(tǒng)，其中所述第二裝置為由所述管線式從屬處理器執(zhí)行的計(jì)算機(jī)程序。
34. 根據(jù)權(quán)利要求31所述的多處理器系統(tǒng)，其中所述第一裝置包括用于進(jìn)行以下操作 的裝置產(chǎn)生含有識(shí)別所述傳遞命令的信息且含有在不進(jìn)行解碼的情況下將所述傳 遞命令轉(zhuǎn)發(fā)到所述指定從屬處理器的請(qǐng)求的數(shù)據(jù)模塊；以及將所述數(shù)據(jù)模塊包括在 所述標(biāo)頭塊中。
35. 根據(jù)權(quán)利要求31所述的多處理器系統(tǒng)，其中所述第一裝置包括用于進(jìn)行以下操作的裝置產(chǎn)生含有識(shí)別所述指定從屬處理器的信息的數(shù)據(jù)模塊；以所述從屬處理器 所理解的所述計(jì)算機(jī)語言來編碼所述數(shù)據(jù)模塊；以及將所述數(shù)據(jù)模塊包括在所述標(biāo)頭塊中。
36. 根據(jù)權(quán)利要求31所述的多處理器系統(tǒng)，其中所述第一裝置包括用于進(jìn)行以下操作 的裝置產(chǎn)生含有識(shí)別所述有效負(fù)載塊的位長(zhǎng)度的信息的數(shù)據(jù)模塊；使用所述從屬 處理器所理解的所述計(jì)算機(jī)語言來編碼所述數(shù)據(jù)模塊；以及將所述數(shù)據(jù)模塊包括在所述標(biāo)頭塊中。
37. 根據(jù)權(quán)利要求31所述的多處理器系統(tǒng)，其中所述第二裝置包括用于確認(rèn)所述傳遞 命令的接收的裝置。
38. 根據(jù)權(quán)利要求31所述的多處理器系統(tǒng)，其中所述多處理器系統(tǒng)執(zhí)行處理視頻數(shù)據(jù) 或渲染圖形中的至少一者。
39. 根據(jù)權(quán)利要求31所述的多處理器系統(tǒng)，其中所述多處理器系統(tǒng)為無線通信設(shè)備的 一部分，所述無線通信設(shè)備選自由蜂窩式電話、視頻游戲控制臺(tái)、個(gè)人數(shù)字助理 (PDA)、膝上型計(jì)算機(jī)及具有音頻/視頻功能的裝置組成的群組。
40. —種具有主處理器及管線式從屬處理器的多處理器系統(tǒng)，其包含第一裝置，其用于使用所述管線式從屬處理器所理解的代碼來產(chǎn)生傳遞命令，所述傳遞命令包括以所述管線式從屬處理器中的指定從屬處理器所理解的代碼編寫 的至少一個(gè)指令以及第二裝置，其用于在不進(jìn)行重新編碼的情況下將所述傳遞命令轉(zhuǎn)發(fā)到所述指定從 屬處理器。
41. 根據(jù)權(quán)利要求40所述的多處理器系統(tǒng)，其中所述第一裝置為由所述主處理器執(zhí)行 的計(jì)算機(jī)程序。
42. 根據(jù)權(quán)利要求40所述的多處理器系統(tǒng)，其中所述第二裝置為由所述管線式從屬處 理器執(zhí)行的計(jì)算機(jī)程序。
43. 根據(jù)權(quán)利要求40所述的多處理器系統(tǒng)，其中所述傳遞命令包括指導(dǎo)將所述傳遞命 令轉(zhuǎn)發(fā)到所述指定從屬處理器的指令。
44. 根據(jù)權(quán)利要求40所述的多處理器系統(tǒng)，其中所述指定從屬處理器執(zhí)行所述至少一 個(gè)指令且終止轉(zhuǎn)發(fā)所述傳遞命令。
45. 根據(jù)權(quán)利要求40所述的多處理器系統(tǒng)，其中所述指定從屬處理器使用所述管線式 從屬處理器所理解的所述代碼來產(chǎn)生尋址到所述第一裝置的預(yù)定答復(fù)消息。
46. —種計(jì)算機(jī)程序產(chǎn)品，其包括具有指令的計(jì)算機(jī)可讀媒體，所述指令用于致使包括 主處理器及管線式從屬處理器的多處理器系統(tǒng)在所述主處理器處產(chǎn)生包括標(biāo)頭塊及有效負(fù)載塊的傳遞命令，所述標(biāo)頭塊使用 所述管線式從屬處理器所理解的計(jì)算機(jī)語言來編碼；針對(duì)所述管線式從屬處理器中 的指定從屬處理器產(chǎn)生使用所述指定從屬處理器所理解的計(jì)算機(jī)語言編碼的至少 一個(gè)指令；將所述至少一個(gè)指令包括在所述有效負(fù)載塊中；以及將所述傳遞命令傳 輸?shù)今詈系剿鲋魈幚砥鞯膹膶偬幚砥?；在所述管線式從屬處理器中的非指定從屬處理器處在不進(jìn)行重新編碼的情況下 將所述傳遞命令轉(zhuǎn)發(fā)到所述管線式從屬處理器中的鄰近下游從屬處理器；且在所述指定從屬處理器處執(zhí)行所述至少一個(gè)指令。
47. 根據(jù)權(quán)利要求46所述的計(jì)算機(jī)程序產(chǎn)品，其中在所述主處理器處，所述傳遞命令通過以下操作來產(chǎn)生產(chǎn)生含有識(shí)別所述傳遞命令的信息且含有在不進(jìn)行解碼的情況下將所述傳遞命令轉(zhuǎn)發(fā)到所述指定從屬處理器的請(qǐng)求的數(shù)據(jù)模塊；以及將所述數(shù) 據(jù)模塊包括在所述標(biāo)頭塊中。
48. 根據(jù)權(quán)利要求46所述的計(jì)算機(jī)程序產(chǎn)品，其中在所述主處理器處，所述傳遞命令 通過以下操作來產(chǎn)生產(chǎn)生含有識(shí)別所述指定從屬處理器的信息的數(shù)據(jù)模塊；以所 述管線式從屬處理器所理解的所述計(jì)算機(jī)語言來編碼所述數(shù)據(jù)模塊；以及將所述數(shù) 據(jù)模塊包括在所述標(biāo)頭塊中。
49. 根據(jù)權(quán)利要求46所述的計(jì)算機(jī)程序產(chǎn)品，其中在所述主處理器處，所述傳遞命令通過以下操作來產(chǎn)生產(chǎn)生含有識(shí)別所述有效負(fù)載塊的位長(zhǎng)度的信息的數(shù)據(jù)模塊； 使用所述管線式從屬處理器所理解的所述計(jì)算機(jī)語言來編碼所述數(shù)據(jù)模塊；以及將 所述數(shù)據(jù)模塊包括在所述標(biāo)頭塊中。
50. 根據(jù)權(quán)利要求46所述的計(jì)算機(jī)程序產(chǎn)品，其中在所述主處理器處，所述傳遞命令通過以下操作來傳輸將所述傳遞命令轉(zhuǎn)發(fā)到所述管線式從屬處理器中的最外從屬 處理器。
51. 根據(jù)權(quán)利要求46所述的計(jì)算機(jī)程序產(chǎn)品，其中所述計(jì)算機(jī)可讀媒體進(jìn)一步具有用于致使所述非指定從屬處理器將所述傳遞命令從所述非指定從屬處理器的輸入緩 沖器復(fù)制到所述非指定從屬處理器的輸出緩沖器的指令。
52. 根據(jù)權(quán)利要求46所述的計(jì)算機(jī)程序產(chǎn)品，其中所述計(jì)算機(jī)可讀媒體進(jìn)一步具有用 于致使所述指定從屬處理器確認(rèn)所述傳遞命令的接收的指令。
53. 根據(jù)權(quán)利要求52所述的計(jì)算機(jī)程序產(chǎn)品，其中所述計(jì)算機(jī)可讀媒體進(jìn)一步具有用 于致使所述指定從屬處理器執(zhí)行以下操作的指令使用所述主處理器所理解的計(jì)算機(jī)語言來產(chǎn)生預(yù)定消息；將所述預(yù)定消息包括在答復(fù)傳遞命令的所述有效負(fù)載塊中；在所述答復(fù)傳遞命令的所述標(biāo)頭塊中將所述預(yù)定消息尋址到所述主處理器；以 及將所述答復(fù)傳遞命令轉(zhuǎn)發(fā)到所述管線式從屬處理器中的上游從屬處理器。
54. 根據(jù)權(quán)利要求46所述的計(jì)算機(jī)程序產(chǎn)品，其中所述主處理器及管線式從屬處理器適于以下操作中的至少一者在無線通信設(shè)備中處理視頻數(shù)據(jù)或渲染圖形，所述無 線通信設(shè)備選自由蜂窩式電話、視頻游戲控制臺(tái)、個(gè)人數(shù)字助理(PDA)、膝上型 計(jì)算機(jī)及具有音頻/視頻功能的裝置組成的群組。
55. —種計(jì)算機(jī)程序產(chǎn)品，其包括具有指令的計(jì)算機(jī)可讀媒體，所述指令用于致使包括 主處理器及管線式從屬處理器的多處理器系統(tǒng)在所述主處理器處使用所述管線式從屬處理器所理解的代碼來產(chǎn)生傳遞命令，所述傳遞命令包括以所述管線式從屬處理器中的指定從屬處理器所理解的代碼編寫的至少一個(gè)指令；且在所述管線式從屬處理器中的非指定從屬處理器處在不進(jìn)行重新編碼的情況下 將所述傳遞命令轉(zhuǎn)發(fā)到所述管線式從屬處理器中的鄰近下游從屬處理器，直到所述 傳遞命令到達(dá)所述指定從屬處理器為止。
56. --種用于在多處理器系統(tǒng)中將指令傳送到從屬處理器的方法，所述多處理器系統(tǒng)具有主處現(xiàn)器及管線式從屬處理器，所述方法包含在所述主處理器處產(chǎn)生包括標(biāo)頭塊及有效負(fù)載塊的傳遞命令，使用所述管線式 從屬處理器所理解的計(jì)算機(jī)語言來編碼所述標(biāo)頭塊；針對(duì)所述管線式從屬處理器中的指定從屬處理器產(chǎn)生使用所述指定從屬處理器所理解的計(jì)算機(jī)語言編碼的至少一個(gè)指令；將所述至少一個(gè)指令包括在所述有效負(fù)載塊中；以及將所述傳遞命令傳 輸?shù)竭m于耦合到所述主處理器的所述管線式從屬處理器中的從屬處理器；在非指定從屬處理器處在不進(jìn)行重新編碼的情況下將所述傳遞命令轉(zhuǎn)發(fā)到所述 管線式從屬處理器中的鄰近下游從屬處理器；以及在所述指定從屬處理器處執(zhí)行所述至少一個(gè)指令。
57. 根據(jù)權(quán)利要求56所述的方法，其中所述產(chǎn)生所述傳遞命令的步驟包含產(chǎn)生含有 識(shí)別所述傳遞命令的信息且含有在不進(jìn)行解碼的情況下將所述傳遞命令轉(zhuǎn)發(fā)到所 述指定從屬處理器的請(qǐng)求的數(shù)據(jù)模塊；以及將所述數(shù)據(jù)模塊包括在所述標(biāo)頭塊中。
58. 根據(jù)權(quán)利要求56所述的方法，其中所述產(chǎn)生所述傳遞命令的步驟包含產(chǎn)生含有 識(shí)別所述指定從屬處理器的信息的數(shù)據(jù)模塊；以所述管線式從屬處理器所理解的所 述計(jì)算機(jī)語言來編碼所述數(shù)據(jù)模塊；以及將所述數(shù)據(jù)模塊包括在所述標(biāo)頭塊中。
59. 根據(jù)權(quán)利要求56所述的方法，其中所述產(chǎn)生所述傳遞命令的步驟包含產(chǎn)生含有 識(shí)別所述有效負(fù)載塊的位長(zhǎng)度的信息的數(shù)據(jù)模塊使用所述管線式從屬處理器所理 解的所述計(jì)算機(jī)語言來編碼所述數(shù)據(jù)模塊；以及將所述數(shù)據(jù)模塊包括在所述標(biāo)頭塊中。
60. 根據(jù)權(quán)利要求56所述的方法，其中所述傳輸所述傳遞命令的步驟進(jìn)一步包含將 所述傳遞命令轉(zhuǎn)發(fā)到所述管線式從屬處理器中的最外從屬處理器。
61. 根據(jù)權(quán)利要求56所述的方法，其中在所述非指定從屬處理器處，其進(jìn)一步包含 將所述傳遞命令從所述非指定從屬處理器的輸入緩沖器復(fù)制到所述非指定從屬處 理器的輸出緩沖器。
62. 根據(jù)權(quán)利要求56所述的方法，其中在所述指定從屬處理器處，其進(jìn)一步包含確 認(rèn)所述傳遞命令的接收。
63. 根據(jù)權(quán)利要求62所述的方法，其中在所述指定從屬處理器處，其進(jìn)一步包含使 用所述主處理器所理解的計(jì)算機(jī)語言來產(chǎn)生預(yù)定消息；將所述預(yù)定消息包括在答復(fù) 傳遞命令的所述有效負(fù)載塊中；在所述答復(fù)傳遞命令的所述標(biāo)頭塊中將所述預(yù)定消 息尋址到所述主處理器；以及將所述答復(fù)傳遞命令轉(zhuǎn)發(fā)到所述管線式從屬處理器中 的上游從屬處理器。
64. 根據(jù)權(quán)利要求56所述的方法，其中所述主處理器及從屬處理器適于以下操作中的 至少一者處理視頻數(shù)據(jù)或渲染圖形。
65. —種無線設(shè)備，其包含主處理器及由所述主處理器控制的從屬處理器，其用于執(zhí) 行根據(jù)權(quán)利要求56所述的方法，其中所述無線設(shè)備選自由蜂窩式電話、視頻游戲 控制臺(tái)、個(gè)人數(shù)字助理(PDA)、膝上型計(jì)算機(jī)及具有音頻/視頻功能的裝置組成的群組。
66. —種用于在多處理器系統(tǒng)中將指令傳送到從屬處理器的方法，所述多處理器系統(tǒng)具 有主處理器及管線式從屬處理器，所述方法包含-在所述主處理器處使用所述管線式從屬處理器所理解的代碼來產(chǎn)生傳遞命令， 所述傳遞命令包括以所述管線式從屬處理器中的指定從屬處理器所理解的代碼來 編寫的至少個(gè)指令；以及在所述管線式從屬處理器中的從屬處理器處在不進(jìn)行重新編碼的情況下將所述 傳遞命令轉(zhuǎn)發(fā)到所述管線式從屬處理器中的鄰近下游從屬處理器，直到所述傳遞命 令到達(dá)所述指定從屬處理器為止。
67. 根據(jù)權(quán)利要求66所述的方法，其中在所述指定從屬處理器處，其進(jìn)一步包含執(zhí) 行所述至少一個(gè)指令；以及終止轉(zhuǎn)發(fā)所述傳遞命令。
68. 根據(jù)權(quán)利要求66所述的方法，其進(jìn)一步包含在所述指定從屬處理器處使用所述管線式從屬處理器所理解的所述代碼來產(chǎn)生 尋址到所述主處理器的預(yù)定答復(fù)消息以及在所述從屬處理器處在不進(jìn)行重新編碼的情況下將所述答復(fù)消息轉(zhuǎn)發(fā)到所述管 線式從屬處理器中的鄰近上游從屬處理器，直到所述答復(fù)消息到達(dá)所述主處理器為止。
69. —種無線設(shè)備，其包含主處理器及由所述主處理器控制的從屬處理器，其用于執(zhí)行根據(jù)權(quán)利要求66所述的方法其中所述無線設(shè)備選自由蜂窩式電話、視頻游戲 控制臺(tái)、個(gè)人數(shù)字助理(PDA)、膝上型計(jì)算機(jī)及具有音頻/視頻功能的裝置組成的 群組。
全文摘要
本發(fā)明描述一種用于在多處理器系統(tǒng)中將指令傳送到從屬處理器的方法，所述多處理器系統(tǒng)具有主處理器及由所述主處理器控制的管線式從屬處理器。所述方法使用傳遞命令，所述傳遞命令具有(i)使用所述從屬處理器所理解的計(jì)算機(jī)語言編碼的標(biāo)頭塊及(ii)包括以指定從屬處理器所理解的計(jì)算機(jī)語言編碼的指令的有效負(fù)載塊。所述傳遞命令被傳輸?shù)阶钔鈴膶偬幚砥?，且接著在不進(jìn)行重新編碼的情況下由中間下游從屬處理器轉(zhuǎn)發(fā)，直到所述命令到達(dá)所述指定從屬處理器為止。在一個(gè)應(yīng)用中，所述方法用于適于處理視頻數(shù)據(jù)或渲染圖形的系統(tǒng)中。
文檔編號(hào)G06F9/38GK101636715SQ200880009034
公開日2010年1月27日 申請(qǐng)日期2008年3月21日 優(yōu)先權(quán)日2007年3月23日
發(fā)明者托馬斯·福捷 申請(qǐng)人:高通股份有限公司