專利名稱：射頻卡讀寫器電路板的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于射頻卡讀寫器線路板技術(shù)領(lǐng)域，尤其涉及一種射頻卡讀 寫器電路板。
背景技術(shù)：
隨著科學(xué)技術(shù)的進(jìn)步，射頻卡在日常生活中的應(yīng)用越來(lái)越廣，射頻卡讀 寫器是采集射頻卡信息的常見(jiàn)器具，目前使用的射頻卡讀寫器的電路板基本 采用輸入、顯示、讀卡分別控制并互相聯(lián)動(dòng)的方式，需要在電路板上擺放大 量的控制和存儲(chǔ)芯片，由于芯片的擺布位置不合理，設(shè)計(jì)線路不科學(xué)，射頻 卡讀寫器電路板面積增大，并且線路設(shè)計(jì)密集，不能適用于長(zhǎng)期潮濕、油污 等惡劣環(huán)境，還有這種分控的方式在運(yùn)行中經(jīng)常由于輸入、顯示、讀卡三個(gè) 單元執(zhí)行指令不同步造成設(shè)備死機(jī)或運(yùn)行停滯。并且由于各芯片之間的線路 長(zhǎng)，通訊信號(hào)在板子上的傳輸距離長(zhǎng)，使得射頻卡讀寫器數(shù)據(jù)讀寫的速度降 低。

實(shí)用新型內(nèi)容
本實(shí)用新型要解決的問(wèn)題就是提供一種芯片的擺布位置合理，射頻卡讀 寫器電路板面積減小，能適用于長(zhǎng)期潮濕、油污等惡劣環(huán)境，不容易造成設(shè) 備死機(jī)或運(yùn)行停滯的射頻卡讀寫器電路板。
為解決上述問(wèn)題，本實(shí)用新型采用的技術(shù)方案為包括基板，在所述的 基板上設(shè)置有中央處理器、靜態(tài)存儲(chǔ)器芯片、第一分控橋接芯片、第二分控 橋接芯片、第三分控橋接芯片、第四分控橋接芯片、第五分控橋接芯片、第 六分控橋接芯片、通訊發(fā)送芯片、通訊接收芯片，所述的中央處理器位于所 述的基板上部中間位置，所述的第一分控橋接芯片、第二分控橋接芯片、第三分控橋接芯片、第四分控橋接芯片、第五分控橋接芯片、第六分控橋接芯 片位于所述的中央處理器的右側(cè)且由下至上依次設(shè)置，所述的靜態(tài)存儲(chǔ)器芯 片位于所述的中央處理器的左下方，所述的通訊接收芯片位于所述的中央處 理器的左方，所述的通訊發(fā)送芯片位于所述的通訊接收芯片下方。 其附加技術(shù)特征為
在所述的靜態(tài)存儲(chǔ)器芯片下方由左至右依次設(shè)置有第一信號(hào)放大芯片、
第二信號(hào)放大芯片；
在所述的通訊發(fā)送芯片下方由上至下依次設(shè)置有第一放大通訊信號(hào)芯 片、第二放大通訊信號(hào)芯片、第三放大通訊信號(hào)芯片，在所述的第一放大通 訊信號(hào)芯片右側(cè)設(shè)置有穩(wěn)定信號(hào)芯片。
本實(shí)用新型所提供的射頻卡讀寫器電路板與現(xiàn)有技術(shù)相比，具有以下優(yōu)
點(diǎn)由于所述的中央處理器位于所述的基板上部中間位置，所述的第一分控 橋接芯片、第二分控橋接芯片、第三分控橋接芯片、第四分控橋接芯片、第 五分控橋接芯片、第六分控橋接芯片位于所述的中央處理器的右側(cè)且由下至 上依次設(shè)置，所述的靜態(tài)存儲(chǔ)器芯片位于所述的中央處理器的左下方，所述 的通訊接收芯片位于所述的中央處理器的左方，所述的通訊發(fā)送芯片位于所 述的通訊接收芯片下方，這樣將輸入、顯示、讀卡三種控制置到一個(gè)中央處 理器的控制之下，大大減少了芯片的數(shù)量，使芯片之間的連接線路呈幾何級(jí) 數(shù)下降，減少了因芯片之間運(yùn)行不同步引起的設(shè)備死機(jī)，且大幅度減少了印 刷電路板的體積，并且由于主控芯片與通訊芯片的物理距離被最大限度地縮 短，提高了射頻卡讀寫器數(shù)據(jù)讀寫的速度，使通訊的質(zhì)量有了很大程度的提 高；其二，由于在所述的靜態(tài)存儲(chǔ)器芯片下方由左至右依次設(shè)置有第一信號(hào) 放大芯片、第二信號(hào)放大芯片且在所述的通訊發(fā)送芯片下方由上至下依次設(shè) 置有第一放大通訊信號(hào)芯片、第二放大通訊信號(hào)芯片、第三放大通訊信號(hào)芯 片，在所述的第一放大通訊信號(hào)芯片右側(cè)設(shè)置有穩(wěn)定信號(hào)芯片，使得讀取的 信號(hào)更加穩(wěn)定。

附圖為本實(shí)用新型射頻卡讀寫器電路板的結(jié)構(gòu)示意圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型射頻卡讀寫器電路板的結(jié)構(gòu)和使用原理做進(jìn) 一步詳細(xì)說(shuō)明。
如附圖所示，本實(shí)用新型射頻卡讀寫器電路板，包括基板1，在基板1
的上部中間位置設(shè)置有中央處理器(SM5964) 2，在中央處理器2的右側(cè)由下 至上依次排列設(shè)置有第一分控橋接芯片(74HC273) 3、第二分控橋接芯片 (74HC273)4、第三分控橋接芯片(74HC273)5、第四分控橋接芯片(6B273) 6、第五分控橋接芯片(74HC373) 7、第六分控橋接芯片(74HC245) 8,第
五分控橋接芯片7接受中央處理器2的控制指令，與第六分控橋接芯片8配 合下一起響應(yīng)并處理讀卡單元、顯示單元的各種操作請(qǐng)求，第一分控橋接芯 片3、第二分控橋接芯片4、第三分控橋接芯片5接受中央處理器2的控制指 令，與第四分控橋接芯片6配合下一起響應(yīng)并處理讀卡單元、顯示單元的各 種操作請(qǐng)求，第六分控橋接芯片8協(xié)助第五分控橋接芯片7響應(yīng)外部輸入單 元(鍵盤)的各種操作請(qǐng)求，第四分控橋接芯片6協(xié)助第三分控橋接芯片5 控制顯示單元顯示各種狀態(tài)信息。在中央處理器2的左下方為靜態(tài)存儲(chǔ)器芯 片9，在中央處理器2的左方為通訊接收芯片10，在通訊接收芯片10的下方 設(shè)置有通訊發(fā)送芯片ll。
為了增加通訊的穩(wěn)定性，在靜態(tài)存儲(chǔ)器芯片9下方自左向右依次設(shè)置有 第一信號(hào)放大芯片16、第二信號(hào)放大芯片17，在通訊發(fā)送芯片11的下方由 上至下依次設(shè)置有第一放大通訊信號(hào)芯片12、第二放大通訊信號(hào)芯片13、第 三放大通訊信號(hào)芯片14，在所述的第一放大通訊信號(hào)芯片12右側(cè)設(shè)置有穩(wěn) 定信號(hào)芯片15。
權(quán)利要求1、射頻卡讀寫器電路板，包括基板，在所述的基板上設(shè)置有中央處理器、靜態(tài)存儲(chǔ)器芯片、第一分控橋接芯片、第二分控橋接芯片、第三分控橋接芯片、第四分控橋接芯片、第五分控橋接芯片、第六分控橋接芯片、通訊發(fā)送芯片、通訊接收芯片，其特征在于所述的中央處理器位于所述的基板上部中間位置，所述的第一分控橋接芯片、第二分控橋接芯片、第三分控橋接芯片、第四分控橋接芯片、第五分控橋接芯片、第六分控橋接芯片位于所述的中央處理器的右側(cè)且由下至上依次設(shè)置，所述的靜態(tài)存儲(chǔ)器芯片位于所述的中央處理器的左下方，所述的通訊接收芯片位于所述的中央處理器的左方，所述的通訊發(fā)送芯片位于所述的通訊接收芯片下方。
2、 根據(jù)權(quán)利要求1所述的射頻卡讀寫器電路板，其特征在于在所述的 靜態(tài)存儲(chǔ)器芯片下方由左至右依次設(shè)置有第一信號(hào)放大芯片、第二信號(hào)放大 心片。
3、 根據(jù)權(quán)利要求1所述的射頻卡讀寫器電路板，其特征在于在所述的 通訊發(fā)送芯片下方由上至下依次設(shè)置有第一放大通訊信號(hào)芯片、第二放大通 訊信號(hào)芯片、第三放大通訊信號(hào)芯片，在所述的第一放大通訊信號(hào)芯片右側(cè) 設(shè)置有穩(wěn)定信號(hào)芯片。
專利摘要本實(shí)用新型屬于計(jì)算機(jī)插接線路板技術(shù)領(lǐng)域，公開(kāi)了一種射頻卡讀寫器電路板。其主要技術(shù)特征為所述的中央處理器位于所述的基板上部中間位置，所述的第一分控橋接芯片、第二分控橋接芯片、第三分控橋接芯片、第四分控橋接芯片、第五分控橋接芯片、第六分控橋接芯片位于所述的中央處理器的右側(cè)且由下至上依次設(shè)置，所述的靜態(tài)存儲(chǔ)器芯片位于所述的中央處理器的左下方，所述的通訊接收芯片位于所述的中央處理器的左方，所述的通訊發(fā)送芯片位于所述的通訊接收芯片下方。這樣將輸入、顯示、讀卡三種控制置到一個(gè)中央處理器的控制之下，減少了芯片數(shù)量，減少了因芯片之間運(yùn)行不同步引起的設(shè)備死機(jī)，且大幅度減少了印刷電路板的體積，提高了數(shù)據(jù)采集的速度。
文檔編號(hào)G06K7/00GK201229575SQ20082007786
公開(kāi)日2009年4月29日 申請(qǐng)日期2008年7月11日 優(yōu)先權(quán)日2008年7月11日
發(fā)明者楊 居, 輝 張, 高立坤 申請(qǐng)人:輝 張