專利名稱：減少功率的加載/存儲(chǔ)隊(duì)列搜索機(jī)制的制作方法
技術(shù)領(lǐng)域：
這里描述的技術(shù)一般涉及微處理器，并且一些實(shí)施例特別涉及減少加載隊(duì)列和/
或存儲(chǔ)隊(duì)列中的功耗。
背景技術(shù)：
—些超標(biāo)量微處理器能夠亂序地執(zhí)行指令以提高性能。然而，亂序地執(zhí)行指令需 要注意的一個(gè)問題是，當(dāng)不同的指令訪問相同的存儲(chǔ)器位置時(shí)可引起數(shù)據(jù)沖突。例如，如 果一個(gè)靠后的指令被亂序地先于一個(gè)靠前的指令執(zhí)行，并且兩條指令訪問相同的存儲(chǔ)器位 置，存在這些指令可能處理錯(cuò)誤的數(shù)據(jù)從而生成不正確的結(jié)果的危險(xiǎn)。
為了解決這種亂序(out of order)執(zhí)行所帶來的潛在問題， 一些超標(biāo)量處理器既 執(zhí)行加載隊(duì)列又執(zhí)行存儲(chǔ)隊(duì)列。在一些實(shí)現(xiàn)方式中，加載隊(duì)列是一種數(shù)據(jù)結(jié)構(gòu)，它存儲(chǔ)全 部加載指令所需的地址和數(shù)據(jù)，這些加載指令已從存儲(chǔ)器中得到該微處理器內(nèi)核使用的數(shù) 據(jù)。在一些實(shí)現(xiàn)方式中，存儲(chǔ)隊(duì)列是另一種數(shù)據(jù)結(jié)構(gòu)，它存儲(chǔ)存儲(chǔ)指令所需的地址和數(shù)據(jù)， 這些存儲(chǔ)指令將數(shù)據(jù)從微處理器內(nèi)核傳輸?shù)酱鎯?chǔ)器。加載隊(duì)列和存儲(chǔ)隊(duì)列可以保持關(guān)于加 載和存儲(chǔ)指令的信息，直到不再存在數(shù)據(jù)沖突的可能性。加載隊(duì)列和/或存儲(chǔ)隊(duì)列可以在 超標(biāo)量微處理器的內(nèi)核中實(shí)施為用于存儲(chǔ)關(guān)于加載指令和/或存儲(chǔ)指令的信息的專用數(shù) 據(jù)結(jié)構(gòu)。在一些實(shí)現(xiàn)方式中，加載隊(duì)列和存儲(chǔ)隊(duì)列可以分別實(shí)施為專用寄存器組。
加載隊(duì)列和存儲(chǔ)隊(duì)列能使超標(biāo)量處理器執(zhí)行各種用于提高性能和避免數(shù)據(jù)沖突 的技術(shù)，包括諸如存儲(chǔ)-加載數(shù)據(jù)轉(zhuǎn)發(fā)(store-to-load data forwarding)、存儲(chǔ)器消歧 (memory disambiguation)禾口順序存儲(chǔ)弓l退(in—order store retirement)之類的各禾中 技術(shù)。以前，存儲(chǔ)-加載數(shù)據(jù)轉(zhuǎn)發(fā)和存儲(chǔ)器消歧利用對存儲(chǔ)隊(duì)列或加載隊(duì)列充分關(guān)聯(lián)的 (associative)、年齡優(yōu)先的(age-prioritized)搜索來確定這些隊(duì)列是否具有訪問存儲(chǔ) 器中特定位置的條目(entry)。

發(fā)明內(nèi)容
—些實(shí)施例涉及一種將第一地址和第二地址進(jìn)行比較的比較電路，其中第二地址 存儲(chǔ)在微處理器的加載隊(duì)列和/或存儲(chǔ)隊(duì)列中。該比較電路包括第一和第二比較單元。第 一比較單元將第一地址的位的第一子集和對應(yīng)的第二地址的位的第二子集進(jìn)行比較，以生 成第一比較結(jié)果，該結(jié)果用于指示位的第一子集是否等于位的第二子集。第二比較單元與 第一比較單元相耦合以接收第一比較結(jié)果。第二比較單元基于第一比較結(jié)果被啟動(dòng)和禁 用。當(dāng)?shù)诙容^單元被啟動(dòng)時(shí)，第二比較單元將第一存儲(chǔ)器地址的位的第三子集和對應(yīng)的 第二地址的位的第四子集進(jìn)行比較。 —些實(shí)施例涉及一種將第一地址和第二地址進(jìn)行比較的方法，其中第二地址存儲(chǔ) 在微處理器的加載隊(duì)列和/或存儲(chǔ)隊(duì)列中。第一地址的位的第一子集和對應(yīng)的第二地址的 位的第二子集相比較。當(dāng)位的第一子集等于位的第二子集時(shí)，第一地址的位的第三子集和 對應(yīng)的第二地址的位的第四子集相比較。


附圖中，各個(gè)圖中說明的每一個(gè)相同或近似相同的部件都用相同的標(biāo)記表示。出 于清楚的目的，并不是每個(gè)部件都標(biāo)注在每幅附圖中。附圖中 圖1示出根據(jù)一些實(shí)施例的加載隊(duì)列和比較電路，該比較電路可基于存儲(chǔ)器地址 搜索加載隊(duì)列。
圖2示出用于加載隊(duì)列的比較電路的實(shí)施例。
圖3更加詳細(xì)地示出圖2的比較電路。 圖4示出根據(jù)一些實(shí)施例的存儲(chǔ)隊(duì)列和比較電路，該比較電路可基于存儲(chǔ)器地址 搜索存儲(chǔ)隊(duì)列。
具體實(shí)施例方式
如上所述，用于搜索微處理器加載隊(duì)列或存儲(chǔ)隊(duì)列的現(xiàn)有技術(shù)利用充分相聯(lián)搜索 來確定隊(duì)列是否具有訪問存儲(chǔ)器中特定物理地址的條目。在這些現(xiàn)有搜索技術(shù)中，要將全 部存儲(chǔ)器地址和加載隊(duì)列或存儲(chǔ)隊(duì)列中的所有地址進(jìn)行比較，以確定是否存在匹配的條 目。被搜索的存儲(chǔ)器地址的每一個(gè)位與隊(duì)列中的地址的每一個(gè)位進(jìn)行比較。然而，在模擬 和研究加載隊(duì)列和存儲(chǔ)隊(duì)列搜索時(shí)，已經(jīng)認(rèn)識(shí)到對加載隊(duì)列和存儲(chǔ)隊(duì)列的大多數(shù)搜索并不 會(huì)導(dǎo)致找到與被搜索地址相匹配的地址。而且，將全部被搜索地址與隊(duì)列中的所有地址相 比較會(huì)消耗相當(dāng)大量的功率。 —些實(shí)施例中，對加載隊(duì)列和/或存儲(chǔ)隊(duì)列的搜索包括對被搜索地址和隊(duì)列中地 址的初始局部比較。該局部比較能及早的識(shí)別不匹配的地址以便減少不匹配地址的全部比 較，這能減少加載隊(duì)列和/或存儲(chǔ)隊(duì)列中的功耗。 例如，在比較的第一階段，被搜索地址的位的一個(gè)子集可以和隊(duì)列中每個(gè)地址的 對應(yīng)的位相比較，以確定任何潛在匹配地址是否存儲(chǔ)在隊(duì)列中。如果位的子集與隊(duì)列中地 址的對應(yīng)位相匹配，那么隊(duì)列中的所述地址潛在匹配所述被搜索地址，可以在另一個(gè)階段 檢查所述潛在匹配地址的剩余的位以確定隊(duì)列中的該地址是否與被搜索地址完全匹配。當(dāng) 在第一比較階段，一個(gè)或多個(gè)地址位被確定為不匹配時(shí)，隊(duì)列中的地址的一些或者全部可 以不用作為潛在的匹配來考慮。當(dāng)在初始比較階段隊(duì)列中的地址被確定不等于被搜索地 址時(shí)，沒有必要將這個(gè)地址的其它位與所述被搜索地址相比較。通過利用初始比較階段過 濾潛在匹配的隊(duì)列地址并且不考慮不匹配的地址，能夠減少搜索期間執(zhí)行逐位(bitiise) 比較的數(shù)量。減少搜索期間執(zhí)行的逐位比較的數(shù)量能夠有利地減少搜索加載隊(duì)列和/或存 儲(chǔ)隊(duì)列時(shí)的功耗。 如上所述，超標(biāo)量處理器在執(zhí)行諸如存儲(chǔ)器消歧和加載-存儲(chǔ)數(shù)據(jù)轉(zhuǎn)發(fā)之類的各 種操作時(shí)，能夠在加載隊(duì)列和/或存儲(chǔ)隊(duì)列中搜索條目。例如，可以搜索所述加載隊(duì)列以確 定是否存在任何掛起的對應(yīng)于特定存儲(chǔ)器地址的加載指令。當(dāng)準(zhǔn)備執(zhí)行存儲(chǔ)指令時(shí)，其地 址可用于搜索所述加載隊(duì)列以確定是否存在任何錯(cuò)誤推測(mis-speculative)的加載指 令。可以在地址計(jì)算階段、回寫階段、提交階段和/或任何其它適合的處理階段執(zhí)行這一搜 索。如果發(fā)現(xiàn)了任何錯(cuò)誤推測的加載指令，那么可以重新執(zhí)行那些加載指令來加載更近來 的數(shù)據(jù)。然而，已經(jīng)認(rèn)識(shí)到，用于搜索加載隊(duì)列和存儲(chǔ)隊(duì)列的現(xiàn)有技術(shù)消耗了相當(dāng)大量的功率。 圖1示出了根據(jù)一些實(shí)施例的加載隊(duì)列1和比較電路2的例子，該比較電路2可 確定加載隊(duì)列1是否包括被搜索地址3。加載隊(duì)列1存儲(chǔ)對應(yīng)于加載指令的多個(gè)條目4，每 個(gè)條目4可以包括對應(yīng)地址5和年齡信息(age infomation)6。地址5可表示被對應(yīng)的加 載指令訪問的存儲(chǔ)器中位置的物理存儲(chǔ)器地址。例如，地址5可為具有諸如32位之類的任 何適合位數(shù)的二進(jìn)制數(shù)，并且被搜索地址3可具有相同的位數(shù)。年齡信息6可表示對應(yīng)的 加載指令的年齡。 如上所述，可搜索加載隊(duì)列1以確定是否存在具有與被搜索地址3匹配的地址5 的任何條目4。在一些實(shí)施例中，比較電路2接收被搜索地址3和加載隊(duì)列中的條目4的地 址5。比較電路2能夠?qū)⒈凰阉鞯刂?和加載隊(duì)列中的所有地址5進(jìn)行比較，以確定是否存 在一個(gè)或多個(gè)匹配的地址。在一些實(shí)施例中，比較電路2利用兩個(gè)或更多個(gè)比較階段比較 被搜索地址3和加載隊(duì)列中的地址5，這將在下面針對圖2中作進(jìn)一步的詳細(xì)討論。例如， 可以在第一比較階段將被搜索地址3的位的子集與地址5的對應(yīng)位進(jìn)行比較，以確定地址 5是否潛在匹配被搜索地址3。對于被確定為潛在匹配被搜索地址3的任何地址5，可以在 一個(gè)或多個(gè)另外的比較階段將這些潛在匹配地址和被搜索地址3作進(jìn)一步的比較。
在一些情況下，可以基于指令的年齡來過濾搜索。例如，如果存在訪問特定地址的 存儲(chǔ)指令，那么可以搜索加載隊(duì)列以確定是否存在訪問這個(gè)地址的比存儲(chǔ)指令年輕的任何 加載指令，由此確定是否存在任何錯(cuò)誤推測的加載指令。比較電路2可以接收對應(yīng)于被搜 索地址3的年齡信息7和對應(yīng)于加載隊(duì)列1的每一加載指令的年齡信息6。電路2在搜索 錯(cuò)誤推測指令時(shí)，可以使用年齡信息6和7來過濾地址比較結(jié)果，僅保留比年齡信息7表示 的年齡年輕的那些地址。然而，應(yīng)理解，如果需要，可以執(zhí)行任何適合的年齡相關(guān)的過濾，這 里所說明的技術(shù)并非是對執(zhí)行年齡相關(guān)的過濾的限制。 圖2示出了根據(jù)一些實(shí)施例的比較電路2的電路部分IO，用于對加載隊(duì)列1中的 地址5和被搜索地址3進(jìn)行比較。為了清楚起見，圖2僅示出了比較電路2的一部分。圖 2示出比較電路2中能夠?qū)⒈凰阉鞯刂?與加載隊(duì)列1中的單一地址5進(jìn)行比較的電路部 分10。然而，在一些實(shí)施例中比較電路2可以包括另外的電路。例如，如果加載隊(duì)列中有N 個(gè)條目4，那么比較電路2可以包括N個(gè)版本的電路部分10，用于將這些條目的各個(gè)地址5 和被搜索地址3進(jìn)行比較。 圖2示出的實(shí)施例中，被搜索地址3是32位的，盡管應(yīng)認(rèn)識(shí)到可以使用任何適合 位數(shù)的地址。如圖2所示，被搜索地址3具有24個(gè)最高有效位(mostsignificant bit)和 8個(gè)最低有效位(least significant bit)。在第一比較階段，逐位比較單元11將被搜索 地址3的8個(gè)最低有效位與地址5的8個(gè)最低有效位進(jìn)行比較，以確定地址5是否潛在地 匹配被搜索地址3。逐位比較單元11可以是一個(gè)比較器，該比較器基于地址位在地址3和 5中各自的位置執(zhí)行地址位的逐位比較。例如，可以將被搜索地址3的最低有效位與地址5 的最低有效位進(jìn)行比較，將被搜索地址3的第二最低有效位與地址5的第二最低有效位進(jìn) 行比較，等等。逐位比較單元11可產(chǎn)生帶有邏輯信號(hào)的輸出，指明被搜索地址3的8個(gè)最低 有效位是否都與加載隊(duì)列地址5的8個(gè)最低有效位相等。如圖2所示，逐位比較單元11的 輸出信號(hào)可被發(fā)送到逐位比較單元12的啟動(dòng)輸入端。如果逐位比較單元11確定地址3和 5的最低有效位都相等，那么逐位比較單元11的輸出可以具有高邏輯電平(logic level),
6該高邏輯電平使逐位比較單元12執(zhí)行第二階段的比較。逐位比較單元12可以是比較器， 該比較器通過執(zhí)行將被搜索地址3的剩下的24個(gè)最高有效位與地址5的24個(gè)最高有效位 的逐位比較，在第二階段的比較中比較地址3和5。如果該24個(gè)最高有效位相匹配，逐位比 較單元12會(huì)輸出高邏輯電平的信號(hào)。在這個(gè)例子中，逐位比較單元11和12的輸出被發(fā)送 到與門13的第一輸入端和第二輸入端，與門13確定被搜索地址3的所有位是否都與地址 5的所有位相匹配。如果所有位都匹配，與門13從逐位比較單元11和12接收兩個(gè)邏輯高 信號(hào)，并且與門13會(huì)生成高邏輯電平的輸出信號(hào)，以指明地址3和5完全匹配。如果逐位 比較單元11確定最低有效位不匹配，那么逐位比較單元11輸出低邏輯電平信號(hào)來禁用逐 位比較單元5，這樣能有利地減少用于加載隊(duì)列搜索的功耗。當(dāng)位的子集在第一階段不匹配 時(shí)，來自逐位比較單元ll的低邏輯電平由與門13接收，其生成低邏輯電平輸出信號(hào)來指明 地址不匹配。 比較電路2可以包括N個(gè)版本的電路10，每一個(gè)電路10將加載隊(duì)列中各個(gè)地址5 與被搜索地址3進(jìn)行比較。有利地是，在比較的第一階段期間，加載隊(duì)列中的一些地址5可 以從由逐位比較單元11的搜索中消除。在這個(gè)例子中，對于在第一階段中從搜索中消除的 地址5，僅比較了地址中的8位，而不是整個(gè)32位。在一些情況下，例如加載隊(duì)列中相當(dāng)數(shù) 量的地址可以在比較的第一階段中被消除而不用予以考慮，諸如95%的地址。因而，能夠減 少執(zhí)行加載隊(duì)列搜索所需的功率量。一些情況下，加載隊(duì)列的動(dòng)態(tài)功耗大約可以減少50%， 然而，所節(jié)省的功率的數(shù)量依賴特定的環(huán)境可能更高或更低。 比較電路2可能有各種其它的實(shí)施方式。例如，盡管圖2是在加載隊(duì)列的上下文 中討論的，比較電路2可以用來比較存儲(chǔ)隊(duì)列的地址，這將在下面針對圖4進(jìn)一步討論。還 可能有其它的變化。在圖2的例子中，電路10執(zhí)行兩個(gè)比較階段，然而在一些實(shí)施例中可 以執(zhí)行多于兩個(gè)的比較階段，例如3個(gè)階段或者更多階段?？梢员容^不同的位數(shù)，因?yàn)檫@里 說明的技術(shù)并非限制為在一個(gè)階段比較特定的位數(shù)。而且，這些技術(shù)并非限制為首先比較 最低有效位，因?yàn)榭梢允紫缺容^任何適合的位，可以可以使用任何對位的適合的分組。
圖3更詳細(xì)地示出了比較電路2，包括多個(gè)電路10，用于將加載隊(duì)列1中的不同的 地址5與被搜索地址3進(jìn)行比較。在一些實(shí)施例中，加載隊(duì)列中的每個(gè)條目4可以有對應(yīng) 的電路部分IO，用于將對應(yīng)的地址5和被搜索地址3進(jìn)行比較。這些電路部分10的每一個(gè) 可以是相同或者不同的，因?yàn)檫@里說明的技術(shù)并非限制為對加載隊(duì)列中的每個(gè)條目4使用 相同的電路部分10。在一些實(shí)施例中，可以將加載隊(duì)列中的所有地址與被搜索地址3并行 進(jìn)行比較，如圖3所示。 如圖3的例子所示，在一些實(shí)施例中可以從微處理器的存儲(chǔ)隊(duì)列中接收被搜索地 址3，來檢查是否有任何使用了與存儲(chǔ)指令相同的存儲(chǔ)器地址的加載指令。使用這里說明的 技術(shù)將隊(duì)列中的地址5與被搜索地址3進(jìn)行比較，可以在加載隊(duì)列1中搜索具有與存儲(chǔ)隊(duì) 列中的存儲(chǔ)指令的被搜索地址3相同的地址5的任何條目4。如上所述，例如可以連同執(zhí)行 諸如存儲(chǔ)器消歧和存儲(chǔ)-加載數(shù)據(jù)轉(zhuǎn)發(fā)之類的各種技術(shù)中的任何一種技術(shù)來搜索加載隊(duì) 列。 圖3還示出年齡信息6 (rob id)可用來過濾地址比較的結(jié)果，如上面對圖1的討 論。比較電路2可以接收在存儲(chǔ)隊(duì)列中具有對應(yīng)條目的存儲(chǔ)指令的年齡信息7?；谀挲g 信息6和7，年齡比較電路15可以檢查加載隊(duì)列1中的條目是否比所述存儲(chǔ)指令年輕。例如，在搜索錯(cuò)誤推測的加載指令時(shí)，年齡比較電路15可以將不對應(yīng)于比所述存儲(chǔ)指令年輕 的加載指令的地址過濾掉。如果加載隊(duì)列條目的年齡(rob」d A)比所述存儲(chǔ)指令的年齡 (rob」d B)大，年齡比較電路15會(huì)生成邏輯信號(hào)，該邏輯信號(hào)禁用第一比較單元11的輸 出。因而，第一比較單元的輸出會(huì)是低邏輯電平，該低邏輯電平禁用第二比較單元12。這 樣，在這個(gè)例子中，即使位的所有子集都匹配，這個(gè)條目可被年齡比較電路15從搜索中過 濾掉。對于那些沒有從搜索中過濾掉的條目，如果加載隊(duì)列條目的年齡比存儲(chǔ)指令的年齡 小，那么比較電路15會(huì)生成邏輯信號(hào)，該邏輯信號(hào)啟動(dòng)第一比較單元11的輸出。
圖4示出了根據(jù)一些實(shí)施例的存儲(chǔ)隊(duì)列20的一個(gè)實(shí)施例，可以使用比較電路2在 該存儲(chǔ)隊(duì)列20中搜索地址。使用與上面所討論的關(guān)于加載隊(duì)列1和比較電路2的那些技 術(shù)相似的技術(shù)，比較電路2可以將存儲(chǔ)隊(duì)列20的地址與被搜索地址3進(jìn)行比較?？梢栽诟?種情況中的任意情況下搜索存儲(chǔ)隊(duì)列20。例如，當(dāng)計(jì)算加載指令的目標(biāo)地址時(shí)，可以執(zhí)行對 存儲(chǔ)隊(duì)列20的搜索。如果在存儲(chǔ)隊(duì)列20中找到更晚的加載指令的匹配條目，那么來自存 儲(chǔ)指令的數(shù)據(jù)可轉(zhuǎn)發(fā)給所述數(shù)據(jù)可以更迅速地供給的加載指令。由于可能有不只一條存儲(chǔ) 指令訪問相同的地址，因此可以使用優(yōu)先選擇器21基于年齡信息來選擇比加載指令年齡 更大的最近的存儲(chǔ)指令。 如上面對加載隊(duì)列1的討論，使用比較電路2能在存儲(chǔ)隊(duì)列20中節(jié)省相當(dāng)大量的 功率。在一些情況下，存儲(chǔ)隊(duì)列20的動(dòng)態(tài)功耗大約可以減少24%。然而，所節(jié)省的功率量 依賴特定的環(huán)境可能更高或更低。 本發(fā)明并非將其應(yīng)用限制為上述說明所提出的或附圖所圖示的結(jié)構(gòu)的細(xì)節(jié)和部 件的布局。本發(fā)明可以有其它實(shí)施例，可以用各種方式執(zhí)行或?qū)崿F(xiàn)。還有，這里所使用的 用語和術(shù)語是出于說明的目的而不應(yīng)該被認(rèn)為是限制。使用詞語"包括"、"構(gòu)成"、"具有"、 "含有"、"包含"以及相關(guān)的各種變體，表示的是包括列在其后的項(xiàng)目及其等價(jià)物以及其它 項(xiàng)目。 已經(jīng)說明了本發(fā)明的至少一個(gè)實(shí)施例的幾個(gè)方面，應(yīng)認(rèn)識(shí)到各種替換、修改和改 進(jìn)對于本領(lǐng)域技術(shù)人員來說是容易想到的。這樣的替換、修改和改進(jìn)意在屬于本發(fā)明公開 內(nèi)容的一部分，并且意在落入本發(fā)明的精神和范圍內(nèi)。因此，上述說明和附圖僅為示例。
8
權(quán)利要求
一種比較電路，其比較第一地址和第二地址，所述第二地址存儲(chǔ)在微處理器的加載隊(duì)列和/或存儲(chǔ)隊(duì)列中，所述比較電路包括第一比較單元，其將所述第一地址的位的第一子集與對應(yīng)的所述第二地址的位的第二子集進(jìn)行比較，以生成第一比較結(jié)果，所述第一比較結(jié)果指明所述位的第一子集是否等于所述位的第二子集；和第二比較單元，其耦合于所述第一比較單元以接收所述第一比較結(jié)果，其中所述第二比較單元基于所述第一比較結(jié)果而被啟用和禁用，其中，當(dāng)所述第二比較單元啟用時(shí)，所述第二比較單元將所述第一地址的位的第三子集與對應(yīng)的所述第二地址的位的第四子集進(jìn)行比較。
2. 權(quán)利要求l的所述比較電路，其中所述微處理器是配置為進(jìn)行亂序執(zhí)行的超標(biāo)量微 處理器，其中利用所述比較電路，在所述加載隊(duì)列和/或存儲(chǔ)隊(duì)列中搜索等于所述第一地 址的任何地址。
3. 權(quán)利要求1的所述比較電路，其中所述加載隊(duì)列和/或存儲(chǔ)隊(duì)列是微處理器內(nèi)核的 至少一個(gè)存儲(chǔ)器結(jié)構(gòu)，其專用于存儲(chǔ)與由所述微處理器執(zhí)行的加載操作和/或存儲(chǔ)操作相 關(guān)聯(lián)的信息。
4. 權(quán)利要求l的所述比較電路，其中所述加載隊(duì)列和/或存儲(chǔ)隊(duì)列存儲(chǔ)第三地址，并且 所述比較電路進(jìn)一步包括第三比較單元，其將所述第一地址的位的所述第一子集與對應(yīng)的所述第三地址的位的 第五子集進(jìn)行比較，以生成第三比較結(jié)果，所述第三比較結(jié)果指明位的所述第一子集是否 等于位的所述第五子集；禾口第四比較單元，其耦合于所述第三比較單元以接收所述第三比較結(jié)果，其中所述第四 比較單元基于所述第三比較結(jié)果而被啟用和禁用，其中，當(dāng)所述第四比較單元啟用時(shí)，所述 第四比較單元將所述第一地址的位的所述第二子集與對應(yīng)的所述第三地址的位的第六子 集進(jìn)行比較。
5. 權(quán)利要求l的所述比較電路，其中所述第二比較單元生成第二比較結(jié)果，并且其中 所述比較電路進(jìn)一步包括與門，其接收所述第一比較結(jié)果和所述第二比較結(jié)果，并生成輸出信號(hào)，所述輸出信號(hào) 指明所述第一地址是否等于所述第二地址。
6. 權(quán)利要求1的所述比較電路，其中所述位的第一子集包括所述第一地址的多個(gè)最低 有效位。
7. 權(quán)利要求1的所述比較電路，其中所述位的第一子集包括不多于所述第一地址的總 位數(shù)的1/4的位數(shù)。
8. 權(quán)利要求l的所述比較電路，其中所述第二地址是物理存儲(chǔ)器地址，該地址由所述 微處理器響應(yīng)于在所述加載隊(duì)列和/或存儲(chǔ)隊(duì)列中具有對應(yīng)條目的相關(guān)聯(lián)加載指令或存 儲(chǔ)指令來訪問。
9. 權(quán)利要求1的所述比較電路，其中所述加載隊(duì)列和/或存儲(chǔ)隊(duì)列包括多個(gè)具有多個(gè) 地址的條目，其中所述多個(gè)地址中的每個(gè)與所述第一地址進(jìn)行比較。
10. 權(quán)利要求l的所述比較電路，其中，所述第一比較單元是第一比較器，其執(zhí)行對位的所述第一和第二子集的逐位比較；禾口所述第二比較單元是第二比較器，其執(zhí)行對位的所述第三和第四子集的逐位比較。
11. 權(quán)利要求l的所述比較電路，其中，位的所述第三子集包括所述第一地址的至少一位，該位不包括在位的所述第一子集中。
12. 權(quán)利要求11的所述比較電路，其中， 位的所述第三子集不具有與位的所述第一子集相同的位。
13. —種比較第一地址和第二地址的方法，所述第二地址存儲(chǔ)在微處理器的加載隊(duì)列和/或存儲(chǔ)隊(duì)列中，所述方法包括將所述第一地址的位的第一子集與對應(yīng)的所述第二地址的位的第二子集進(jìn)行比較；和 當(dāng)位的所述第一子集等于位的所述第二子集時(shí)，將所述第一地址的位的第三子集與對應(yīng)的所述第二地址的位的第四子集進(jìn)行比較。
14. 權(quán)利要求13的所述方法，其中，當(dāng)位的所述第一子集和位的所述第二子集不相等 時(shí)，不再比較所述第一和第二地址的其它位。
15. 權(quán)利要求13的所述方法，其中所述加載隊(duì)列和/或存儲(chǔ)隊(duì)列存儲(chǔ)第三地址，并且所 述方法進(jìn)一步包括將所述第一地址的位的所述第一子集與對應(yīng)的所述第三地址的位的第五子集進(jìn)行比 較；和當(dāng)位的所述第一子集等于位的所述第五子集時(shí)，將所述第一地址中的位的所述第二子 集與對應(yīng)的所述第三地址的位的第六子集進(jìn)行比較。
16. 權(quán)利要求13的所述方法，其中所述加載隊(duì)列和/或存儲(chǔ)隊(duì)列包括多個(gè)具有多個(gè)地 址的條目，其中所述多個(gè)地址中的每個(gè)與所述第一地址進(jìn)行比較。
17. 權(quán)利要求13的所述方法，其中位的所述第一子集包括不多于所述第一地址的總位 數(shù)的1/4的位數(shù)。
18. 權(quán)利要求13的所述方法，位的所述第三子集包括所述第一地址的至少一位，該位 不包括在位的所述第一子集中。
全文摘要
本發(fā)明涉及一種減少功率的加載/存儲(chǔ)隊(duì)列搜索機(jī)制。一種比較電路，在搜索微處理器的加載隊(duì)列或者存儲(chǔ)隊(duì)列時(shí)，可減少所消耗的功率量。所述比較電路的一些實(shí)施例使用了比較單元，所述比較單元使用所述地址位的子集執(zhí)行地址的初始比較。如果所述初始比較相匹配，那么可啟用第二比較單元來比較所述地址位的另一子集。
文檔編號(hào)G06F9/38GK101763250SQ200810246370
公開日2010年6月30日 申請日期2008年12月25日 優(yōu)先權(quán)日2008年12月25日
發(fā)明者吳永強(qiáng), 孫紅霞, 王凱峰 申請人:世意法(北京)半導(dǎo)體研發(fā)有限責(zé)任公司