專利名稱：一種提高io速度的電路的制作方法
技術領域：
本發(fā)明涉及一種10電路，具體地說，是涉及一種用于接觸式智能卡芯片的能提高 IO通信速度的電路。
背景技術：
在接觸式智能卡領域，主流的通信標準是IS0/IEC 7816，該標準的特點是，卡與讀 卡器之間的雙向數(shù)據(jù)傳輸管腳需要用"線與"的方式連接。所以，芯片數(shù)據(jù)傳輸?shù)?0管腳 通常使用的是開漏結(jié)構(gòu)PAD,如圖1，開漏PAD在輸出低電平到高電平的轉(zhuǎn)換時，完全由上拉 電阻完成，而上拉電阻一般為幾十K歐姆，以致電平上升時間長，數(shù)據(jù)輸出速率低，最高只 有幾百Kbps的波特率。導致IS07816串口的通信速度慢，通訊時間過長。另一方面，隨著 智能卡技術的發(fā)展，智能卡要求ETU分頻比越來越高，如果10速度太慢也將導致功能錯誤。 因此，如何縮短通訊時間及提高10的通訊速度已經(jīng)顯得格外重要。

發(fā)明內(nèi)容
本發(fā)明公開了一種能提高10速度的電路結(jié)構(gòu)，從而有效地縮短7816串口的通訊 時間，提高串口通訊效率。 為實現(xiàn)本發(fā)明的目的，本發(fā)明提供了一種開漏結(jié)構(gòu)外加"O-l"電平轉(zhuǎn)換時一個時 鐘周期的加速轉(zhuǎn)換脈沖，并帶上拉電阻與三態(tài)傳輸門的10電路結(jié)構(gòu)。此電路結(jié)構(gòu)包括三態(tài) 雙向開漏IO PAD、生成三態(tài)門使能信號(ENO)的一組邏輯門電路。 由于三態(tài)門使能信號(ENO)是串口輸出數(shù)據(jù)經(jīng)過D觸發(fā)器及一組邏輯門電路生成 的，使ENO信號在輸出數(shù)據(jù)發(fā)生"0-1"電平轉(zhuǎn)換時，具有一個時鐘周期的加速轉(zhuǎn)換脈沖，使 10 PAD能輸出一個時鐘周期的強驅(qū)動高電平，加快了輸出數(shù)據(jù)從低電平向高電平的轉(zhuǎn)換時 間，有效地提高了芯片IO速度。 本發(fā)明所公開的提高IO速度的電路結(jié)構(gòu)，能使數(shù)據(jù)傳輸速度明顯提高，提高后的
10速度性能與選用的PAD驅(qū)動能力有關， 一般都能達到十幾MHz。這樣大大縮短了通訊時
間，提高了智能卡的通信效率，有效地解決了智能卡的在通訊時的瓶頸問題。 本發(fā)明中提出的輸出數(shù)據(jù)在"O-l"電平轉(zhuǎn)換時，三態(tài)門控制信號(ENO)有一個時
鐘周期的加速轉(zhuǎn)換脈沖，使PAD輸出為強驅(qū)動輸出的高電平只維持一個周期，其它時間輸
出的高電平均為"弱l"，滿足當任何一方輸出為低時，都可以將數(shù)據(jù)線拉至低電平(最慢一
個周期內(nèi))。也即能符合ISO/IEC 7816通信協(xié)議中關于"線與"特性的要求。


圖1開漏PAD示意圖 圖2本發(fā)明公開的提高10速度的電路 圖3三態(tài)傳輸門使能信號的時序圖
具體實施例方式
參照圖2所示，本發(fā)明提出的開漏結(jié)構(gòu)外加"0-l"電平轉(zhuǎn)換時一個時鐘周期的加 速轉(zhuǎn)換脈沖，并帶上拉電阻與三態(tài)傳輸門結(jié)構(gòu)的10電路結(jié)構(gòu)，包括三態(tài)雙向開漏10 PAD、 生成三態(tài)門使能信號(ENO)的一組邏輯門電路。 由串口輸出數(shù)據(jù)(Sci—dataout)經(jīng)過D觸發(fā)器鎖一拍(用串口的工作時鐘Ext— c 1 k)生成Sci_data0ut_dy信號，此信號與原串口輸出數(shù)據(jù)經(jīng)過與門后，生成串口輸出數(shù)據(jù) 的使能信號(Sci_d0Ut_en)，由此串口數(shù)據(jù)使能信號經(jīng)過一個非門后生成一使能信號，即是 三態(tài)門的使能端(ENO)信號。據(jù)此電路結(jié)構(gòu)生成的三態(tài)門使能信號ENO具有當串口輸出數(shù) 據(jù)在"O-l"電平轉(zhuǎn)換時，只有一個時鐘周期的加速轉(zhuǎn)換脈沖信號，具體的時序圖可參見圖 3。 參照圖3所示，Ext—clk是串口工作時鐘，Sci_dataout為串口輸出數(shù)據(jù)，Sci_ data0ut_dy為串口輸出數(shù)據(jù)經(jīng)過D觸發(fā)器鎖存后生成的數(shù)據(jù)信號，SCi_dout_en為串口輸 出數(shù)據(jù)使能信號，ENO為三態(tài)門使能端信號，ENO具有"0-1"電平轉(zhuǎn)換時一個時鐘周期的加 速轉(zhuǎn)換脈沖。也即在串口輸出高電平時，只在高電平到來的第一個周期ENO有效(為高電 平)，若第二周期或之后仍持續(xù)輸出為高電平，則ENO無效(為低電平)，此時靠上拉電阻維 持PAD上輸出為高電平。若輸出為低電平，則ENO始終有效(為高電平)，PAD輸出為強驅(qū) 動的低電平。圖3標示出"0-l"電平轉(zhuǎn)換時維持的一個周期有效的EN0信號，箭頭(1)與 箭頭(2)處由于串口輸出數(shù)據(jù)都只有一個周期的高電平，而在輸出數(shù)據(jù)為低電平時，ENO始 終有效，因而ENO使能信號一直就為高；而在箭頭(3)與箭頭(4)處，由于串口輸出數(shù)據(jù)分 別有兩個周期和三個周期的高電平，而ENO信號都只維持了一個周期的有效信號就變成無 效了，在ENO使能無效，三態(tài)門截止期間，輸出數(shù)據(jù)靠上拉電阻上拉至高電平("弱l")，即 使ENO信號在串口工作時鐘上升沿處發(fā)生毛剌現(xiàn)象，也不會影響功能及性能。
由上述可知，本發(fā)明依靠三態(tài)門在"O-l"電平轉(zhuǎn)換時一個時鐘周期的加速轉(zhuǎn)換脈 沖，縮短了從低電平向高電平的轉(zhuǎn)換時間，從而有效地提高了 io傳輸速度，提高了智能卡 的通訊效率，一個時鐘周期的加速轉(zhuǎn)換脈沖也滿足了 ISO/IEC 7816通信協(xié)議中關于"線 與"的要求。
權(quán)利要求
一種提高IO速度的電路，其特征在于開漏結(jié)構(gòu)外加“0-1”電平轉(zhuǎn)換時一個時鐘周期的加速轉(zhuǎn)換脈沖，并帶上拉電阻與三態(tài)傳輸門的電路結(jié)構(gòu)；此電路結(jié)構(gòu)包括三態(tài)雙向開漏IO PAD、生成三態(tài)門使能信號ENO的一組邏輯門電路。
2. 根據(jù)權(quán)利要求1所述的一種提高IO速度的電路，其特征在于所述生成三態(tài)門使能 信號ENO的一組邏輯門電路的串口輸出數(shù)據(jù)用串口工作時鐘經(jīng)D觸發(fā)器先鎖一拍生成數(shù)據(jù) 信號，此數(shù)據(jù)信號與原串口輸出數(shù)據(jù)經(jīng)過與門生成串口輸出數(shù)據(jù)的使能信號，此數(shù)據(jù)使能 信號經(jīng)過一個非門后得到三態(tài)門的使能端ENO信號。
3. 根據(jù)權(quán)利要求1所述的一種提高IO速度的電路，其特征在于當智能卡芯片的數(shù)據(jù) 管腳在需要輸出高電平時，在高電平到來的第一個周期，ENO將有效，此時打開CMOS三態(tài)驅(qū) 動，PAD輸出為強驅(qū)動的高電平。
4. 根據(jù)權(quán)利要求1或3所述的一種提高10速度的電路，其特征在于若高電平到來的第 二周期或之后仍持續(xù)輸出為高電平，則自動關掉三態(tài)驅(qū)動，靠上拉電阻維持PAD上輸出為 高電平。
全文摘要
本發(fā)明提出了一種能提高IO速度的電路結(jié)構(gòu)，即開漏結(jié)構(gòu)外加“0-1”電平轉(zhuǎn)換時一個時鐘周期的加速轉(zhuǎn)換脈沖，并帶上拉電阻與三態(tài)傳輸門的結(jié)構(gòu)，包括三態(tài)雙向開漏IO PAD、生成三態(tài)門使能信號(ENO)的一組邏輯門電路。這種電路結(jié)構(gòu)能夠使IO輸出數(shù)據(jù)發(fā)生“0-1”電平轉(zhuǎn)換時，輸出一個周期的強驅(qū)動高電平，也即縮短了電平的上升時間，有效地提高了7816串口的通信速度。
文檔編號G06K19/07GK101751595SQ200810227989
公開日2010年6月23日 申請日期2008年12月4日 優(yōu)先權(quán)日2008年12月4日
發(fā)明者盧鋒, 周鵬, 耿介, 趙貴勇, 鄭曉光 申請人:北京中電華大電子設計有限責任公司