專利名稱：快閃存儲(chǔ)器裝置及其數(shù)據(jù)管理方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于快閃存儲(chǔ)器裝置，特別是關(guān)于快閃存儲(chǔ)器裝置的數(shù)據(jù)管理方法。
背景技術(shù)：
快閃存儲(chǔ)器是近年來發(fā)展迅速的存儲(chǔ)器，屬于非揮發(fā)性存儲(chǔ)器(斷電時(shí)數(shù)據(jù)仍能 保存)，它具有低功耗、體積小、可靠性高等優(yōu)點(diǎn)，已成為一般計(jì)算機(jī)系統(tǒng)的輔助存儲(chǔ)器使 用。圖l為快閃存儲(chǔ)器裝置的架構(gòu)示意圖?？扉W存儲(chǔ)器裝置100包括一控制器102及一快 閃存儲(chǔ)芯片104，用以與一主機(jī)110傳輸數(shù)據(jù)。其中，控制器102以一控制線106致能所述快 閃存儲(chǔ)芯片104，以使所述快閃芯片104得以接收控制器102的存取。此外，熟悉本技術(shù)人 士可知，控制器102又存有一轉(zhuǎn)換表(TranslationTable)，具有將邏輯區(qū)塊位置(Logical Block Address)轉(zhuǎn)換成實(shí)體區(qū)塊位置(PhysicalBlock Address)的功能。因此，主機(jī)IIO透 過控制器102可將來自主機(jī)110且對(duì)應(yīng)至邏輯區(qū)塊位置LOO L04(圖未示)的數(shù)據(jù)DO D4分別儲(chǔ)存于快閃存儲(chǔ)芯片104的區(qū)塊A的多個(gè)實(shí)體區(qū)塊地址A00 A04中。
補(bǔ)充說明的是，快閃存儲(chǔ)芯片104還具有以下特點(diǎn)(l)其以頁(page)為讀取或 寫入操作的最小單位，1頁具有2K個(gè)字節(jié)(2KB) ;(2)但由于快閃存儲(chǔ)器無法直接覆寫，因 此必需以區(qū)塊(block)為單位進(jìn)行刪除(erase)操作，若以1區(qū)塊包含64頁為例，則1區(qū) 塊單位約為128千字節(jié)(128KB)?；谏鲜鱿拗疲沟每扉W存儲(chǔ)器在使用時(shí)，所需考量之處 甚多。因此，如何有效管理快閃存儲(chǔ)器就顯得特別重要。 圖2為快閃存儲(chǔ)器進(jìn)行更新操作的示意圖。請(qǐng)一并參照?qǐng)Dl，當(dāng)進(jìn)行"更新"操 作時(shí)，快閃存儲(chǔ)器裝置IOO接收自主機(jī)llO傳輸而來且對(duì)應(yīng)至邏輯地址LOl的一更新數(shù)據(jù) Dl'，并欲以所述更新數(shù)據(jù)Dl'取代原區(qū)塊A中同屬邏輯地址L01的數(shù)據(jù)Dl。但由于原先儲(chǔ) 存于區(qū)塊A實(shí)體頁面地址A01的數(shù)據(jù)Dl無法被直接覆寫，亦無法直接被清除，其必須先做 標(biāo)記成"虛擬刪除(Pseudo Erased)"，待往后適當(dāng)時(shí)機(jī)再加以刪除。此外，控制器102會(huì)在 快閃存儲(chǔ)芯片104中另外建立一新區(qū)塊B而將更新數(shù)據(jù)D1'寫入其中(舉例而言，寫入實(shí) 體頁面地址B01中)，并修改轉(zhuǎn)換表中邏輯區(qū)塊地址與實(shí)體區(qū)塊地址的對(duì)應(yīng)關(guān)系。
值得注意的是，完整的更新操作還需包括將區(qū)塊A中未被更新的數(shù)據(jù)D0、D2 D4 與區(qū)塊B中的更新數(shù)據(jù)D1'進(jìn)行"整并"(merge)操作(方法繁多，容后再述)，并于整并操 作后將區(qū)塊A進(jìn)行"實(shí)體刪除"(Real Erase)以釋出快閃存儲(chǔ)芯片104的空間。然而，進(jìn) 行實(shí)體刪除時(shí)，快閃存儲(chǔ)器裝置100無法同時(shí)進(jìn)行寫入、讀取或其它動(dòng)作，此將導(dǎo)致效能變 差。因此，一種能改善更新操作效能的快閃存儲(chǔ)器管理方法亟為人們所需。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種一種能改善更新操作效能的快閃存儲(chǔ)器裝置及其數(shù)據(jù) 管理方法。 本發(fā)明揭露一種快閃存儲(chǔ)器裝置的數(shù)據(jù)管理方法，包括提供多個(gè)快閃存儲(chǔ)芯片、 分別致能所述快閃存儲(chǔ)芯片、以及對(duì)所述快閃存儲(chǔ)芯片中的一第一快閃存儲(chǔ)芯片的一第一
4區(qū)塊的一第一數(shù)據(jù)進(jìn)行更新操作，其中更新操作還包括將對(duì)應(yīng)所述第一數(shù)據(jù)的一第一更新 數(shù)據(jù)寫入所述快閃存儲(chǔ)芯片中的一第二快閃存儲(chǔ)芯片的一第二區(qū)塊、以及對(duì)所述第一區(qū)塊 及所述第二區(qū)塊數(shù)據(jù)進(jìn)行整并操作，其中所述第一更新數(shù)據(jù)與所述第一數(shù)據(jù)對(duì)應(yīng)至一第一 邏輯區(qū)塊地址。 本發(fā)明也揭露一種快閃存儲(chǔ)器裝置，包括多個(gè)快閃存儲(chǔ)芯片以及一控制器，其中 所述控制器用以分別致能所述快閃存儲(chǔ)芯片、以及對(duì)所述快閃存儲(chǔ)芯片中的一第一快閃存 儲(chǔ)芯片的一第一區(qū)塊的一第一數(shù)據(jù)進(jìn)行更新操作，其中更新操作還包括將對(duì)應(yīng)所述第一數(shù) 據(jù)的一第一更新數(shù)據(jù)寫入所述快閃存儲(chǔ)芯片中的一第二快閃存儲(chǔ)芯片的一第二區(qū)塊；以及 對(duì)所述第一區(qū)塊及所述第二區(qū)塊進(jìn)行整并操作，其中所述第一區(qū)塊與所述第二區(qū)塊對(duì)應(yīng)至 一第一邏輯區(qū)塊地址。


為了讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下面將配合附圖對(duì)
本發(fā)明的較佳實(shí)施例作詳細(xì)說明，其中 圖1為快閃存儲(chǔ)器裝置的架構(gòu)示意圖； 圖2為快閃存儲(chǔ)器裝置進(jìn)行更新操作的示意圖； 圖3為依據(jù)本發(fā)明的一快閃存儲(chǔ)器裝置架構(gòu)圖； 圖4為依據(jù)本發(fā)明的快閃存儲(chǔ)器裝置的數(shù)據(jù)管理方法流程圖； 圖5為于更新操作S406時(shí)執(zhí)行母子區(qū)塊配對(duì)模式示意圖； 圖6為更新操作S410時(shí)執(zhí)行文件分配表模式示意圖。
具體實(shí)施例方式
前文已對(duì)本發(fā)明做各特征的摘要，請(qǐng)參考本文及附圖，于此將做更詳細(xì)的描述。本 發(fā)明配合附圖做詳細(xì)的描述，然而非用以限制本發(fā)明。相反的，在不脫離本發(fā)明的范圍及精 神的前提下，本發(fā)明當(dāng)可做出所有型式的等同的改變或替換。 圖3為依據(jù)本發(fā)明的一快閃存儲(chǔ)器裝置架構(gòu)圖?？扉W存儲(chǔ)器裝置300包括一控制 器302、第一快閃存儲(chǔ)芯片321、第二快閃存儲(chǔ)芯片322、第三快閃存儲(chǔ)芯片323、第四快閃存 儲(chǔ)芯片324，本發(fā)明以四個(gè)快閃存儲(chǔ)芯片為例，但數(shù)量不限于此。其中所述控制器302以多 個(gè)控制線331 334分別致能所述快閃存儲(chǔ)芯片321 324，以使所述快閃存儲(chǔ)芯片321 324得以接收控制器302的存取。重要的是，本發(fā)明的控制器302可依據(jù)本發(fā)明實(shí)施一特別 的功能，請(qǐng)見下段說明。 圖4為依據(jù)本發(fā)明的快閃存儲(chǔ)器裝置的數(shù)據(jù)管理方法流程圖。請(qǐng)一并參照?qǐng)D3。 如前所述，本發(fā)明如步驟S402所示，提供多個(gè)快閃存儲(chǔ)芯片321 324 ;并于步驟S404所 示，分別對(duì)所述快閃存儲(chǔ)芯片321 324致能。在步驟S406中，控制器302還進(jìn)行一更新 操作，舉例而言，其更新的對(duì)象為第一快閃存儲(chǔ)芯片321的區(qū)塊E，而所述區(qū)塊E又包含分 別存于實(shí)體頁面地址EOO 04的數(shù)據(jù)DO D4，且數(shù)據(jù)DO D4則分別對(duì)應(yīng)至邏輯地址為 L00 L04(圖未示)。在本發(fā)明中，完整的更新操作S406還需包含寫入操作S408、整并操 作S410及刪除操作S412。舉例而言，若快閃存儲(chǔ)器裝置300自主機(jī)310接收對(duì)應(yīng)至邏輯 地址LOl的一更新數(shù)據(jù)D1'，目的在取代數(shù)據(jù)D1并進(jìn)而更新第一快閃存儲(chǔ)芯片321的區(qū)塊E時(shí)，則本發(fā)明于步驟S408，除了如同先前技術(shù)中所示將所述數(shù)據(jù)Dl所在的實(shí)體頁面地址 E01標(biāo)記為虛擬刪除外，本發(fā)明的控制器302又會(huì)將更新數(shù)據(jù)Dl'寫入第二快閃存儲(chǔ)芯片 322的區(qū)塊F中。其后，于步驟S410，控制器302將第一快閃存儲(chǔ)芯片321的區(qū)塊E及第二 快閃存儲(chǔ)芯片322的區(qū)塊F進(jìn)行整并操作。最后，于步驟S412中將不再使用的區(qū)塊進(jìn)行實(shí) 體刪除，詳如后述。 本發(fā)明對(duì)快閃存儲(chǔ)器進(jìn)行更新操作的方法包含各種實(shí)施例，例如母子區(qū)塊 (Mother/Child)配對(duì)模式，以及文件分配表(File Allocation Table, FAT)模式。圖5為 于更新操作S406時(shí)執(zhí)行母子區(qū)塊配對(duì)模式示意圖。以母子區(qū)塊配對(duì)模式為例，若區(qū)塊E(標(biāo) 記為母區(qū)塊)在其實(shí)體頁面地址E00 E04上分別具有數(shù)據(jù)DO D4，并接收對(duì)應(yīng)至邏輯地 址L01的一更新數(shù)據(jù)Dl'時(shí)，則本發(fā)明進(jìn)行寫入操作S40S，控制器302分別將未被更新的數(shù) 據(jù)DO及更新數(shù)據(jù)Dl'寫入?yún)^(qū)塊F(子區(qū)塊)的實(shí)體頁面地址F00及F01中。在進(jìn)行整并操 作S410時(shí)，再將未被更新的數(shù)據(jù)D2 D4及剩余頁面數(shù)據(jù)一起復(fù)制至實(shí)體頁面地址F02 F04及剩余頁面中，接著區(qū)塊F的標(biāo)記由子區(qū)塊修改為母區(qū)塊。在此情況下，在當(dāng)進(jìn)行刪除 操作S412時(shí)，本發(fā)明可直接將第一快閃存儲(chǔ)芯片321的區(qū)塊E(母區(qū)塊)予以實(shí)體刪除。依 照本發(fā)明，在刪除第一快閃存儲(chǔ)芯片321的區(qū)塊E的同時(shí)，其它快閃存儲(chǔ)芯片如第二快閃存 儲(chǔ)芯片322、第三快閃存儲(chǔ)芯片323及第四快閃存儲(chǔ)芯片324等仍可被存取，不會(huì)因?yàn)榭扉W 存儲(chǔ)器裝置300對(duì)特定快閃存儲(chǔ)芯片執(zhí)行刪除操作而影響其它快閃存儲(chǔ)芯片的操作，進(jìn)而 達(dá)到提升快閃存儲(chǔ)器裝置整體效能的目的。另外，因?yàn)槟竻^(qū)塊E與配對(duì)的子區(qū)塊F位于不 同的存儲(chǔ)芯片，于整并操作時(shí)，讀取第一快閃存儲(chǔ)芯片321中母區(qū)塊內(nèi)的舊數(shù)據(jù)并寫入至 第二快閃存儲(chǔ)芯片322中的子區(qū)塊亦可以同時(shí)進(jìn)行，藉此增加整并操作的效率。
然而，本發(fā)明在文件分配表模式則與前述母子區(qū)塊配對(duì)模式稍有不同。圖6為更 新操作S410時(shí)執(zhí)行文件分配表模式示意圖。同樣地，若區(qū)塊E在其實(shí)體頁面地址E00 E04上分別具有數(shù)據(jù)D0 D4，并接收對(duì)應(yīng)至邏輯地址L01的一更新數(shù)據(jù)Dl'時(shí)，在文件分 配表模式下進(jìn)行寫入操作S408，則控制器302僅會(huì)將被更新的數(shù)據(jù)Dl'寫入?yún)^(qū)塊F的實(shí)體 頁面地址F00，而其它未被更新的數(shù)據(jù)D0、D2 D4仍被保留于區(qū)塊E中，并在區(qū)塊F的實(shí)體 頁面地址F01上建立一文件分配表FATO，分別記錄各邏輯頁面地址對(duì)應(yīng)的實(shí)體頁面地址， 如文件分配表FAT0表示邏輯頁面地址L00將對(duì)應(yīng)至實(shí)體頁面地址F00。而進(jìn)行整并操作 S410時(shí)，則控制器302將第一快閃存儲(chǔ)芯片321的區(qū)塊E中的未被更新的數(shù)據(jù)D0、D2 D4 與第二快閃存儲(chǔ)芯片322的區(qū)塊F中的更新數(shù)據(jù)D1'分別寫入第三快閃存儲(chǔ)芯片323的區(qū) 塊G的實(shí)體頁面地址G00、 G02 G04及G01中。在此情況下，當(dāng)進(jìn)行刪除操作S412時(shí)，本 發(fā)明可直接將第一快閃存儲(chǔ)芯片321的區(qū)塊E及第二快閃存儲(chǔ)芯片322的區(qū)塊F予以實(shí)體 刪除。在刪除區(qū)塊E及區(qū)塊F的同時(shí)，其它快閃存儲(chǔ)芯片如第三快閃存儲(chǔ)芯片323及第四 快閃存儲(chǔ)芯片324仍可被存取，相對(duì)先前技術(shù)而言，此模式下亦具有提升快閃存儲(chǔ)器裝置 整體效能的功用。另外，因?yàn)槟竻^(qū)塊E與配對(duì)的FAT區(qū)塊F以及用于整并的新區(qū)塊G皆位 于不同的存儲(chǔ)芯片，于整并操作時(shí)，讀取第一快閃存儲(chǔ)芯片321中母區(qū)塊E內(nèi)的舊數(shù)據(jù)以及 第二快閃存儲(chǔ)芯片322中的FAT區(qū)塊并寫入至第三快閃存儲(chǔ)芯片323中的新區(qū)塊便可以同 時(shí)間進(jìn)行，藉此提高整并操作的效率。 值得注意的是，上述所述區(qū)塊E、F、G皆包含多個(gè)頁，并以頁為最小的寫入單位。在 本發(fā)明中，頁除了可供存取數(shù)據(jù)(如數(shù)據(jù)D0 D4)夕卜，亦包括備用信息，可用以記錄各種訊
6息。其中訊息除了如上述實(shí)體區(qū)塊地址、邏輯區(qū)塊地址及邏輯頁面地址外，亦可記錄一序列 號(hào)，其中所述序列號(hào)可用以表示記錄所述備用信息的頁所屬區(qū)塊被建立的次序。就上述的 母子區(qū)塊配對(duì)模式而言，當(dāng)母區(qū)塊被賦予序列號(hào)0時(shí)，則較晚建立的子區(qū)塊被賦予序列號(hào) 1。當(dāng)所述子區(qū)塊被進(jìn)行更新操作而成為母區(qū)塊并保留序列號(hào)1時(shí)，則于其對(duì)應(yīng)的新的子區(qū) 塊產(chǎn)生后，將所述新的子區(qū)塊的序列號(hào)定為2。通過判斷序列號(hào)的大小，可輕易判斷在母子 區(qū)塊配對(duì)模式下，何者為母區(qū)塊，而何者為相對(duì)應(yīng)的子區(qū)塊。 在本發(fā)明的范圍內(nèi)，將包含所有修飾及改變，將由所附的本申請(qǐng)權(quán)利要求所限定 的范圍所保護(hù)。
權(quán)利要求
一種快閃存儲(chǔ)器裝置的數(shù)據(jù)管理方法，其特征在于，包括提供多個(gè)快閃存儲(chǔ)芯片；分別致能所述快閃存儲(chǔ)芯片；對(duì)所述快閃存儲(chǔ)芯片中的一第一快閃存儲(chǔ)芯片的一第一區(qū)塊的一第一數(shù)據(jù)進(jìn)行更新操作，還包括將對(duì)應(yīng)所述第一數(shù)據(jù)的一第一更新數(shù)據(jù)寫入所述快閃存儲(chǔ)芯片中的一第二快閃存儲(chǔ)芯片的一第二區(qū)塊；對(duì)所述第一區(qū)塊及所述第二區(qū)塊數(shù)據(jù)進(jìn)行整并操作；其中所述第一更新數(shù)據(jù)與所述第一數(shù)據(jù)對(duì)應(yīng)至一第一邏輯區(qū)塊地址。
2. 根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器裝置的數(shù)據(jù)管理方法，其特征在于，還包括于進(jìn) 行整并操作時(shí)將所述第一區(qū)塊及所述第二區(qū)塊整并于所述第二區(qū)塊。
3. 根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器裝置的數(shù)據(jù)管理方法，其特征在于，還包括于進(jìn) 行整并操作時(shí)將所述第一區(qū)塊及所述第二區(qū)塊整并于所述快閃存儲(chǔ)芯片中的一第三快閃 存儲(chǔ)芯片的一第三區(qū)塊。
4. 根據(jù)權(quán)利要求2所述的快閃存儲(chǔ)器裝置的數(shù)據(jù)管理方法，其特征在于，還包括在進(jìn) 行整并操作后刪除所述第一區(qū)塊，并于刪除所述第一區(qū)塊的同時(shí)存取所述第一快閃存儲(chǔ)芯 片以外的其它快閃存儲(chǔ)芯片。
5. 根據(jù)權(quán)利要求3所述的快閃存儲(chǔ)器裝置的數(shù)據(jù)管理方法，其特征在于，還包括在進(jìn) 行整并操作后刪除所述第一、第二區(qū)塊，并于刪除所述第一、第二區(qū)塊的同時(shí)存取所述第 一、第二快閃存儲(chǔ)芯片以外的其它快閃存儲(chǔ)芯片。
6. 根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器數(shù)據(jù)管理方法，其特征在于，所述第一、第二及第 三區(qū)塊皆包括多個(gè)頁，而所述快閃存儲(chǔ)器以各頁為一最小讀寫單位，各頁又包括一備用信 息。
7. 根據(jù)權(quán)利要求6所述的快閃存儲(chǔ)器裝置的數(shù)據(jù)管理方法，其特征在于，所述備用信 息記錄所述區(qū)塊所對(duì)應(yīng)的所述第一邏輯區(qū)塊地址。
8. 根據(jù)權(quán)利要求6所述的快閃存儲(chǔ)器裝置的數(shù)據(jù)管理方法，其特征在于，所述備用信 息記錄所述頁的一邏輯頁面地址。
9. 根據(jù)權(quán)利要求6所述的快閃存儲(chǔ)器裝置的數(shù)據(jù)管理方法，其特征在于，所述備用信 息記錄一序列號(hào)，用以判斷記錄所述備用信息的頁所屬區(qū)塊被建立的次序。
10. —種快閃存儲(chǔ)器裝置，其特征在于，包括 多個(gè)快閃存儲(chǔ)芯片；一控制器，用以分別致能所述快閃存儲(chǔ)芯片；以及對(duì)所述快閃存儲(chǔ)芯片中的一第一快 閃存儲(chǔ)芯片的一第一區(qū)塊的一第一數(shù)據(jù)進(jìn)行更新操作，其中更新操作還包括將對(duì)應(yīng)所述第 一數(shù)據(jù)的一第一更新數(shù)據(jù)寫入所述快閃存儲(chǔ)芯片中的一第二快閃存儲(chǔ)芯片的一第二區(qū)塊； 以及對(duì)所述第一區(qū)塊及所述第二區(qū)塊進(jìn)行整并操作，其中所述第一區(qū)塊與所述第二區(qū)塊對(duì)應(yīng)至一第一邏輯區(qū)塊地址。
11. 根據(jù)權(quán)利要求io所述的快閃存儲(chǔ)器裝置，其特征在于，所述控制器還于進(jìn)行整并操作時(shí)將所述第一區(qū)塊及所述第二區(qū)塊整并于所述第二區(qū)塊。
12. 根據(jù)權(quán)利要求IO所述的快閃存儲(chǔ)器裝置，其特征在于所述控制器還于進(jìn)行整并操作時(shí)將所述第一區(qū)塊及所述第二區(qū)塊整并于所述快閃存儲(chǔ)芯片中的一第三快閃存儲(chǔ)芯片 的一第三區(qū)塊。
13. 根據(jù)權(quán)利要求IO所述的快閃存儲(chǔ)器裝置，其特征在于所述控制器還于進(jìn)行整并操 作后刪除所述第一區(qū)塊，并于刪除所述第一區(qū)塊的同時(shí)存取所述第一快閃存儲(chǔ)芯片以外的 其它快閃存儲(chǔ)芯片。
14. 根據(jù)權(quán)利要求IO所述的快閃存儲(chǔ)器裝置，其特征在于，所述控制器還于進(jìn)行整并 操作后刪除所述第一、第二區(qū)塊，并于刪除所述第一、第二區(qū)塊的同時(shí)存取所述第一、第二 快閃存儲(chǔ)芯片以外的其它快閃存儲(chǔ)芯片。
全文摘要
本發(fā)明是一種快閃存儲(chǔ)器裝置及其數(shù)據(jù)管理方法，所述數(shù)據(jù)管理方法包括提供多個(gè)快閃存儲(chǔ)芯片、分別致能所述快閃存儲(chǔ)芯片、以及對(duì)所述快閃存儲(chǔ)芯片中的一第一快閃存儲(chǔ)芯片的一第一區(qū)塊的一第一數(shù)據(jù)進(jìn)行更新操作，其中更新操作還包括將對(duì)應(yīng)所述第一數(shù)據(jù)的一第一更新數(shù)據(jù)寫入所述快閃存儲(chǔ)芯片中的一第二快閃存儲(chǔ)芯片的一第二區(qū)塊、以及對(duì)所述第一區(qū)塊及所述第二區(qū)塊數(shù)據(jù)進(jìn)行整并操作，其中所述第一更新數(shù)據(jù)與所述第一數(shù)據(jù)對(duì)應(yīng)至一第一邏輯區(qū)塊地址。
文檔編號(hào)G06F12/02GK101751339SQ20081020735
公開日2010年6月23日 申請(qǐng)日期2008年12月19日 優(yōu)先權(quán)日2008年12月19日
發(fā)明者羅邦美 申請(qǐng)人:慧國(上海)軟件科技有限公司;慧榮科技股份有限公司