專(zhuān)利名稱(chēng)：模擬多個(gè)存儲(chǔ)裝置的測(cè)試裝置及其測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測(cè)試裝置，且特別涉及一種模擬多個(gè)存儲(chǔ)裝置的測(cè)試裝置及其測(cè)
試方法。
背景技術(shù)：
在計(jì)算機(jī)裝置的主機(jī)板生產(chǎn)過(guò)程中，為測(cè)試主機(jī)板的串行存儲(chǔ)接口 (Serial Advanced Technology Attachment, SATA)硬盤(pán)連接器功能是否正常，會(huì)使用諸多設(shè)備及耗 材對(duì)主機(jī)板的SATA硬盤(pán)連接器進(jìn)行測(cè)試。 如圖1所示，主機(jī)板101設(shè)置有四個(gè)SATA硬盤(pán)連接器102a 102d。在測(cè)試SATA 硬盤(pán)連接器102a 102d時(shí)，需要連接4個(gè)SATA硬盤(pán)103a 103d至主機(jī)板101的SATA 硬盤(pán)連接器102a 102d。 當(dāng)然，主機(jī)板101還連接有測(cè)試時(shí)必要的元件，比如CPU、內(nèi)存、硬盤(pán)等運(yùn)行測(cè)試程 序必需的元件。 然而，目前的測(cè)試方法有諸多缺點(diǎn)。例如(1)在測(cè)試時(shí)，SATA硬盤(pán)的連接器因頻 繁插拔磨損而容易損壞，進(jìn)而必須更換新的SATA硬盤(pán)，如此將大幅提高測(cè)試成本。(2)在搬 移及插拔過(guò)程中，SATA硬盤(pán)因碰撞而容易導(dǎo)致硬盤(pán)損壞。(3) SATA物理硬盤(pán)為磁介質(zhì)，若突 然斷電或處在強(qiáng)磁場(chǎng)中易造成磁道損壞，而不易修復(fù)。(4)在測(cè)試時(shí)，主機(jī)板有多少個(gè)SATA 連接器，就需要用多少個(gè)物理硬盤(pán)，而每一個(gè)物理硬盤(pán)都會(huì)占用一定的空間，因此若主機(jī)板 有多個(gè)SATA連接器，則會(huì)使得測(cè)試時(shí)需要較大的空間來(lái)進(jìn)行，且需購(gòu)買(mǎi)多個(gè)SATA硬盤(pán)，進(jìn) 而提高測(cè)試成本。

發(fā)明內(nèi)容
本發(fā)明提供一種模擬多個(gè)存儲(chǔ)裝置的測(cè)試裝置及其測(cè)試方法，能夠解決上述問(wèn) 題。 本發(fā)明提供一種模擬多個(gè)存儲(chǔ)裝置的測(cè)試裝置，用以測(cè)試計(jì)算機(jī)裝置的多個(gè)第一 存儲(chǔ)裝置連接器，計(jì)算機(jī)裝置通過(guò)上述這些第一存儲(chǔ)裝置連接器發(fā)出多個(gè)第一存取指令至 測(cè)試裝置，以模擬對(duì)上述這些存儲(chǔ)裝置的多個(gè)存取區(qū)段執(zhí)行一存取操作。測(cè)試裝置包括多 個(gè)第二存儲(chǔ)裝置連接器、控制單元以及測(cè)試存取區(qū)段。多個(gè)第二存儲(chǔ)裝置連接器用以耦接 上述這些第一存儲(chǔ)裝置連接器，且接收上述這些第一存取指令。控制單元分別耦接上述這 些第二存儲(chǔ)裝置連接器。測(cè)試存取區(qū)段耦接控制單元，且用以模擬上述這些存取區(qū)段，使得 控制單元響應(yīng)上述這些第一存取指令，并對(duì)測(cè)試存取區(qū)段執(zhí)行上述這些第一存取指令的存 取操作。 本發(fā)明也提供一種測(cè)試方法，用以測(cè)試計(jì)算機(jī)裝置的多個(gè)第一存儲(chǔ)裝置連接器， 計(jì)算機(jī)裝置通過(guò)上述這些第一存儲(chǔ)裝置連接器發(fā)出多個(gè)第一存取指令，以模擬對(duì)上述這些 存儲(chǔ)裝置的多個(gè)存取區(qū)段執(zhí)行一存取操作。測(cè)試方法包括接收上述這些第一存取指令； 以及響應(yīng)上述這些第一存取指令，以對(duì)一用以模擬上述這些存取區(qū)段的測(cè)試存取區(qū)段執(zhí)行上述這些第一存取指令的存取操作。 本發(fā)明有益效果為采用內(nèi)存來(lái)提供一存取區(qū)段，內(nèi)存相對(duì)于硬盤(pán)有讀寫(xiě)速度快 的特點(diǎn)，因此本發(fā)明的測(cè)試速度快。此外，內(nèi)存相較于硬盤(pán)，其體積小、抗振性佳、不易損壞， 故可降低生產(chǎn)測(cè)試成本。 為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例， 并配合附圖，作詳細(xì)說(shuō)明如下。


圖1所示為現(xiàn)有技術(shù)的測(cè)試裝置示意圖。 圖2所示為本發(fā)明優(yōu)選實(shí)施例的測(cè)試裝置的示意圖。 圖3所示為本發(fā)明優(yōu)選實(shí)施例的測(cè)試方法的流程圖。
具體實(shí)施例方式
圖2所示為本發(fā)明優(yōu)選實(shí)施例的測(cè)試裝置的示意圖。 本實(shí)施例所提供的測(cè)試裝置200用以測(cè)試計(jì)算機(jī)裝置300的主機(jī)板301的多個(gè) 第一存儲(chǔ)裝置連接器302a、302b。理論上，在測(cè)試時(shí)，多個(gè)第一存儲(chǔ)裝置連接器302a、302b 應(yīng)與多個(gè)相對(duì)應(yīng)的存儲(chǔ)裝置相連接。在本實(shí)施例中，存儲(chǔ)裝置是硬盤(pán)，優(yōu)選地，存儲(chǔ)裝置為 SATA硬盤(pán)，但本發(fā)明并不以此為限制。在本實(shí)施例中，上述第一存儲(chǔ)裝置連接器302a、302b 為SATA硬盤(pán)連接器，適于連接SATA硬盤(pán)。主機(jī)板301所發(fā)出的SATA信號(hào)可經(jīng)由SATA硬 盤(pán)連接器傳送至與SATA硬盤(pán)連接器連接的SATA硬盤(pán)。 在本實(shí)施例中，待測(cè)試的主機(jī)板301上除了設(shè)置有第一存儲(chǔ)裝置連接器302a、 302b之外，主機(jī)板301設(shè)置了中央處理單元(CPU)、內(nèi)存、顯卡等進(jìn)行運(yùn)行測(cè)試所需要的元 件，此外，主機(jī)板301還連接了電源供應(yīng)器、顯示器以及硬盤(pán)，其中前述硬盤(pán)存儲(chǔ)有測(cè)試程 序，以控制計(jì)算機(jī)裝置300發(fā)出存取指令與搭配測(cè)試裝置200來(lái)判斷第一存儲(chǔ)裝置連接器 302a、302b是否良好。在其它實(shí)施例中，測(cè)試程序也可存儲(chǔ)在主機(jī)板301上的內(nèi)存中，本發(fā) 明并不對(duì)此加以限制。 在本實(shí)施例中，上述多個(gè)第一存儲(chǔ)裝置連接器302a、302b與本實(shí)施例所提供的測(cè) 試裝置200相連接，測(cè)試裝置200在此用以模擬多個(gè)存儲(chǔ)裝置，使得計(jì)算機(jī)裝置300依然認(rèn) 為自己發(fā)出多個(gè)第一存取指令能通過(guò)第一存儲(chǔ)裝置連接器302a、302b送至至多個(gè)存儲(chǔ)裝 置，以對(duì)多個(gè)存儲(chǔ)裝置的多個(gè)存取區(qū)段來(lái)進(jìn)行存取操作，但事實(shí)上，計(jì)算機(jī)裝置300發(fā)出的 多個(gè)第一存取指令是通過(guò)第一存儲(chǔ)裝置連接器302a、302b送至測(cè)試裝置200，以模擬對(duì)該 些存儲(chǔ)裝置的多個(gè)存取區(qū)段執(zhí)行存取操作。 在本實(shí)施例中，第一存取指令包括多個(gè)寫(xiě)入指令或多個(gè)讀取指令，也即，第一存取 指令可為寫(xiě)入指令也可為讀取指令。在本實(shí)施例中，上述的存取操作可為寫(xiě)入操作，也可為 讀取操作。 另外，每一個(gè)存取指令可以是對(duì)一個(gè)特定物理存儲(chǔ)裝置(例如硬盤(pán))的一個(gè)存取 區(qū)段(sector)或多個(gè)存取區(qū)段進(jìn)行存取操作，而每一個(gè)存取區(qū)段具有一相對(duì)應(yīng)的存取地 址，而每一個(gè)存取指令中也具有存取地址(包括起始地址與結(jié)束地址)，使得存儲(chǔ)裝置(硬 盤(pán))的控制器能依據(jù)上述存取指令的存取地址來(lái)對(duì)特定存取區(qū)段進(jìn)行存取操作。在本實(shí)施例中，為了方便說(shuō)明，上述第一存取指令的存取地址與特定物理存儲(chǔ)裝置的存取區(qū)段的地 址稱(chēng)之為第一存取地址。 本實(shí)施例所提供的測(cè)試裝置200包括多個(gè)第二存儲(chǔ)裝置連接器201a、201b、接口 轉(zhuǎn)換單元202、控制單元203以及內(nèi)存204。在本實(shí)施例中，控制單元203與內(nèi)存204整合 在一可編程邏輯門(mén)陣列芯片(FPGA) 205中，在其它實(shí)施例中，控制單元203與內(nèi)存204也可 為各別獨(dú)立元件。此外，第二存儲(chǔ)裝置連接器201a、201b、接口轉(zhuǎn)換單元202以及可編程邏 輯門(mén)陣列芯片205是設(shè)置在同一張電路板206上。 上述多個(gè)第二存儲(chǔ)裝置連接器201a、201b用以耦接第一存儲(chǔ)裝置連接器302a、 302b，且能接收由計(jì)算機(jī)裝置300所發(fā)出的一個(gè)或多個(gè)第一存取指令。第二存儲(chǔ)裝置連接 器201a、201b與第一存儲(chǔ)裝置連接器302a、302b之間可以利用連接線(xiàn)(例如SATA連接線(xiàn) (Cable))來(lái)予以耦接。 在本實(shí)施例中，第二存儲(chǔ)裝置連接器201a、201b可分別且同時(shí)地連接第一存儲(chǔ)裝 置連接器302a、302b，以同時(shí)檢測(cè)第一存儲(chǔ)裝置連接器302a、302b是否良好。在本實(shí)施例 中，第二存儲(chǔ)裝置連接器201a、201b為SATA連接器，在其它實(shí)施例中，第二存儲(chǔ)裝置連接器 201a、201b也可為SAS連接器或其它存儲(chǔ)裝置的連接器。 接口轉(zhuǎn)換單元202分別耦接第二存儲(chǔ)裝置連接器201a、201b與控制單元203，控制 單元203則分別耦接接口轉(zhuǎn)換單元202與內(nèi)存204。在本實(shí)施例中，內(nèi)存204為靜態(tài)隨機(jī)存 取存儲(chǔ)器(SRAM)，在其它實(shí)施例中，內(nèi)存204也可為非易失性隨機(jī)存取存儲(chǔ)器，但本發(fā)明并 不對(duì)此加以限制。內(nèi)存204中具有一測(cè)試存取區(qū)段2041，且這個(gè)測(cè)試存取區(qū)段2041可用來(lái) 模擬至少一個(gè)存儲(chǔ)裝置中的一個(gè)或多個(gè)存取區(qū)段，其中測(cè)試存取區(qū)段2041具有一第二存 取地址。 上述接口轉(zhuǎn)換單元202用以接收來(lái)自于第二存儲(chǔ)裝置連接器201a、201b的多個(gè)第 一存取指令，并用以將多個(gè)第一存取指令轉(zhuǎn)換為多個(gè)第二存取指令，其中第一存取指令為 串行接口指令(例如為SATA接口指令)，第二存取指令為并行接口指令(例如為ATA接 口指令)。在其它實(shí)施例中，接口轉(zhuǎn)換單元202可以包括在控制單元203中，本發(fā)明對(duì)此并 不加以限制。 控制單元203用以響應(yīng)計(jì)算機(jī)裝置300所發(fā)出的第一存取指令，以模擬對(duì)測(cè)試存 取區(qū)段執(zhí)行第一存取指令的存取操作。 如上所述，計(jì)算機(jī)裝置300發(fā)出的第一存取指令是對(duì)特定物理存儲(chǔ)裝置(例如硬 盤(pán))進(jìn)行存取操作。上述接口轉(zhuǎn)換單元202雖然將第一存取指令轉(zhuǎn)換為第二存取指令，但 第一存取指令中的第一存取地址仍予以保留。 控制單元203接收接口轉(zhuǎn)換單元202所提供的第二存取指令，且控制單元203映 射第二存取指令中的第一存取地址至測(cè)試存取區(qū)段2041的第二存取地址，使得計(jì)算機(jī)裝 置300原本要對(duì)存儲(chǔ)裝置的存取區(qū)段執(zhí)行存取操作，改成依據(jù)第二存取地址來(lái)對(duì)測(cè)試存取 區(qū)段2041執(zhí)行存取操作。 圖3所示為優(yōu)選實(shí)施例的測(cè)試方法的流程圖。有關(guān)圖3的說(shuō)明，敬請(qǐng)一并參照?qǐng)D 2。 在步驟S305中，計(jì)算機(jī)裝置300執(zhí)行存儲(chǔ)于一主要的硬盤(pán)中的測(cè)試程序，且通過(guò) 第一存儲(chǔ)裝置連接器302a發(fā)出第一存取指令至測(cè)試裝置200。
在步驟S310中，接口轉(zhuǎn)換單元202用以接收來(lái)自于第二存儲(chǔ)裝置連接器201a的 第一存取指令，且將第一存取指令轉(zhuǎn)換為多個(gè)格式不同但內(nèi)容相同的第二存取指令。
在步驟S315中，控制單元203執(zhí)行第二存取指令，且將第二存取指令中的第一存 取地址映射至第二存取地址，以對(duì)測(cè)試存取區(qū)段2041進(jìn)行存取操作，例如寫(xiě)入一測(cè)試數(shù) 據(jù)。 在步驟S320中，計(jì)算機(jī)裝置300通過(guò)第一存儲(chǔ)裝置連接器302a再發(fā)出一例如為 讀取數(shù)據(jù)的第一存取指令至測(cè)試裝置200中，以讀取先前寫(xiě)入于測(cè)試存取區(qū)段2041的數(shù) 據(jù)。計(jì)算機(jī)裝置300在讀取到數(shù)據(jù)之后，計(jì)算機(jī)裝置300會(huì)比較所讀取的數(shù)據(jù)與先前所寫(xiě) 入的數(shù)據(jù)是否一致，若一致，則代表第一存儲(chǔ)裝置連接器302a良好，若不一致，則代表第一 存儲(chǔ)裝置連接器302a良好可能有問(wèn)題。 其它第一存儲(chǔ)裝置連接器302b的測(cè)試與上述做法類(lèi)似。 綜上所述，本發(fā)明優(yōu)選實(shí)施例所提供的測(cè)試裝置根據(jù)硬盤(pán)的工作原理，使用內(nèi)存 的一個(gè)存取區(qū)段的存儲(chǔ)空間模擬真實(shí)硬盤(pán)的所有存儲(chǔ)空間，即將硬盤(pán)中所有不同地址的存 取區(qū)段映射(M即)到上述內(nèi)存的特定存取區(qū)段。如此，計(jì)算機(jī)裝置的存儲(chǔ)裝置連接器測(cè)試 時(shí)對(duì)不同地址的存取區(qū)段的寫(xiě)讀比對(duì)，實(shí)際上是對(duì)同一個(gè)特定存取區(qū)段進(jìn)行動(dòng)作。由此，本 發(fā)明的測(cè)試速度快，且進(jìn)行測(cè)試時(shí)所需的空間較小，無(wú)需購(gòu)置過(guò)多的硬盤(pán)而可降低生產(chǎn)測(cè) 試成本。 雖然本發(fā)明已以?xún)?yōu)選實(shí)施例公開(kāi)如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域的 普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的 保護(hù)范圍當(dāng)視權(quán)利要 書(shū)所界定的范圍為準(zhǔn)。
權(quán)利要求
一種模擬多個(gè)存儲(chǔ)裝置的測(cè)試裝置，用以測(cè)試計(jì)算機(jī)裝置的多個(gè)第一存儲(chǔ)裝置連接器，上述計(jì)算機(jī)裝置通過(guò)上述這些第一存儲(chǔ)裝置連接器發(fā)出多個(gè)第一存取指令至上述測(cè)試裝置，以模擬對(duì)上述這些存儲(chǔ)裝置的多個(gè)存取區(qū)段執(zhí)行存取操作，其特征是，上述測(cè)試裝置包括多個(gè)第二存儲(chǔ)裝置連接器，用以耦接上述這些第一存儲(chǔ)裝置連接器，且接收上述這些第一存取指令；控制單元，分別耦接上述這些第二存儲(chǔ)裝置連接器；以及測(cè)試存取區(qū)段，耦接上述控制單元，且用以模擬上述這些存取區(qū)段，使得上述控制單元響應(yīng)上述這些第一存取指令，并對(duì)上述測(cè)試存取區(qū)段執(zhí)行上述這些第一存取指令的存取操作。
2. 根據(jù)權(quán)利要求1所述的測(cè)試裝置，其特征是，上述這些存取區(qū)段分別具有第一存取 地址，上述測(cè)試存取區(qū)段具有第二存取地址，上述控制單元映射上述這些第一存取指令的 上述第一存取地址至上述第二存取地址，以于上述測(cè)試存取區(qū)段執(zhí)行上述這些第一存取指 令的存取操作。
3. 根據(jù)權(quán)利要求1所述的測(cè)試裝置，其特征是，上述測(cè)試裝置還包括接口轉(zhuǎn)換單元，分 別耦接上述這些第二存儲(chǔ)裝置連接器與上述控制單元，且用以轉(zhuǎn)換上述這些第一存取指令 為多個(gè)第二存取指令。
4. 根據(jù)權(quán)利要求3所述的測(cè)試裝置，其特征是，上述這些第一存取指令為串行接口指 令，上述這些第二存取指令為并行接口指令。
5. 根據(jù)權(quán)利要求1所述的測(cè)試裝置，其特征是，上述這些第一存取指令包括多個(gè)寫(xiě)入 指令或多個(gè)讀取指令。
6. 根據(jù)權(quán)利要求1所述的測(cè)試裝置，其特征是，上述測(cè)試存取區(qū)段與上述控制單元整 合在可編程邏輯門(mén)陣列芯片中。
7. —種測(cè)試方法，用以測(cè)試計(jì)算機(jī)裝置的多個(gè)第一存儲(chǔ)裝置連接器，上述計(jì)算機(jī)裝置 通過(guò)上述這些第一存儲(chǔ)裝置連接器發(fā)出多個(gè)第一存取指令，以模擬對(duì)上述這些存儲(chǔ)裝置的 多個(gè)存取區(qū)段執(zhí)行存取操作，其特征是，上述測(cè)試方法包括接收上述這些第一存取指令；以及響應(yīng)上述這些第一存取指令，以對(duì)用以模擬上述這些存取區(qū)段的測(cè)試存取區(qū)段執(zhí)行上 述這些第一存取指令的存取操作。
8. 根據(jù)權(quán)利要求7所述的測(cè)試方法，其特征是，上述這些存取區(qū)段分別具有第一存取 地址，上述測(cè)試存取區(qū)段具有第二存取地址。
9. 根據(jù)權(quán)利要求8所述的測(cè)試方法，其特征是，于上述響應(yīng)上述這些第一存取指令，以 對(duì)用以模擬上述這些存取區(qū)段的測(cè)試存取區(qū)段執(zhí)行上述這些第一存取指令的存取操作的 步驟中還包括映射上述這些第一存取指令的上述第一存取地址至上述第二存取地址，以于上述測(cè)試 存取區(qū)段執(zhí)行上述這些第一存取指令的存取操作。
10. 根據(jù)權(quán)利要求7所述的測(cè)試方法，其特征是，上述測(cè)試方法還包括 轉(zhuǎn)換上述這些第一存取指令為多個(gè)第二存取指令，其中上述這些第一存取指令為串行接口指令，上述這些第二存取指令為并行接口指令。
11. 根據(jù)權(quán)利要求7所述的測(cè)試方法，其特征是，上述這些第一存取指令包括多個(gè)寫(xiě)入 指令或多個(gè)讀取指令。
12. 根據(jù)權(quán)利要求7所述的測(cè)試方法，其特征是，上述測(cè)試方法還包括 判斷寫(xiě)入的數(shù)據(jù)與讀出的數(shù)據(jù)是否一致，以判斷上述這些第一存儲(chǔ)裝置連接器是否正
全文摘要
本發(fā)明提供一種模擬多個(gè)存儲(chǔ)裝置的測(cè)試裝置及其測(cè)試方法，以測(cè)試計(jì)算機(jī)裝置的多個(gè)第一存儲(chǔ)裝置連接器，計(jì)算機(jī)裝置通過(guò)上述這些第一存儲(chǔ)裝置連接器發(fā)出多個(gè)第一存取指令至測(cè)試裝置，以模擬對(duì)上述這些存儲(chǔ)裝置的多個(gè)存取區(qū)段執(zhí)行存取操作。測(cè)試裝置包括控制單元與測(cè)試存取區(qū)段?？刂茊卧罱訙y(cè)試存取區(qū)段，且接收上述這些第一存取指令。測(cè)試存取區(qū)段用以模擬上述這些存取區(qū)段，使得控制單元響應(yīng)上述這些第一存取指令，并對(duì)測(cè)試存取區(qū)段執(zhí)行上述這些第一存取指令的存取操作。本發(fā)明采用內(nèi)存來(lái)提供一存取區(qū)段，內(nèi)存相對(duì)于硬盤(pán)有讀寫(xiě)速度快的特點(diǎn)，因此測(cè)試速度快。內(nèi)存相較于硬盤(pán)，其體積小、抗振性佳、不易損壞，故可降低生產(chǎn)測(cè)試成本。
文檔編號(hào)G06F11/267GK101751312SQ20081017809
公開(kāi)日2010年6月23日 申請(qǐng)日期2008年12月19日 優(yōu)先權(quán)日2008年12月19日
發(fā)明者尹國(guó)煌, 胡建明, 許彬, 馬志東 申請(qǐng)人:和碩聯(lián)合科技股份有限公司;名碩電腦(蘇州)有限公司