專利名稱：半導體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及能夠-險證寫入的位的可靠性的半導體裝置及其制造方法。
背景技術(shù)：
在各個物品上附加的用于標識這些物品的RFID標簽，為避免和其他的 RFID標簽的混同，需要可讀出地存儲單意的(唯一的)標識符。因此，在構(gòu) 成RPID標簽的半導體芯片上，使用電子線直接描畫裝置(EB裝置)寫入標 識符。通過該方法，因為要對各個存儲器單元進行位寫入，每一個半導體芯片 的寫入需要時間，存在難以提高生產(chǎn)率的問題。另外EB裝置價格高，存在難 以降低生產(chǎn)成本的問題。
但是，曾經(jīng)在特開2005—347597號公報(圖1 ~圖4)中公開了 "半導 體裝置的方法"，該方法是通過(1)組合具有隨機數(shù)以及錯誤檢測代碼的多個 分劃板、并且(2)在分劃板(reticule)中，在比形成位線和字線的區(qū)域大的 區(qū)域內(nèi)，形成比其交點數(shù)多的接觸孔，把重合標記作為基準，對于每一晶片錯 開與位線和字線的交點的相對位置關(guān)系，來得到具有對于每一晶片不同的隨機 數(shù)的半導體芯片。
但是，在上述的"半導體裝置的方法"(專利文獻l記載)中，因為如所 述(l)，當只用分劃板的組合制作多種隨機數(shù)時，需要非常多種類的分劃板， 所以如上述(2),需要并用錯開接觸孔與位線和字線的交點的相對的位置關(guān)系 的方法。但是，在上述(2)的方法中，因為錯誤檢測代碼與隨機數(shù)一對一對 應(yīng)地設(shè)置，存在在該結(jié)構(gòu)中不能附加的問題。

發(fā)明內(nèi)容
本發(fā)明是鑒于以上那樣的問題提出的，其課題是，提供能夠容易地驗證 已寫入的位的可靠性的半導體裝置及其制造方法。
為解決上述課題，本發(fā)明的半導體裝置的制造方法的特征在于，包含下 述工序芯片識別塊寫入工序，其用于把唯一給予在一個射域(shot)內(nèi)包含的各個芯片的第一信息位寫入該芯片的第一信息塊內(nèi)；射域(shot)識別塊寫 入工序，其用于把唯一給予晶片內(nèi)的每一射域的第二信息位寫入第二信息塊 內(nèi)；和晶片識別塊寫入工序，其用于把唯一給予每一晶片的第三信息位寫入在 該晶片上形成的芯片的第三信息塊內(nèi)。
此外，關(guān)于本發(fā)明的具體的方法，通過"具體實施方式
"等的記載，表 現(xiàn)其技術(shù)思想。
根據(jù)本發(fā)明，能夠提供能夠容易地驗證已寫入的位的可靠性的半導體裝 置及其制造方法。


圖1是表示本發(fā)明的一個實施形態(tài)的芯片的利用形式例的說明圖。圖2 是表示本發(fā)明的芯片的存儲內(nèi)容的驗證原理的概念圖。圖3是表示在芯片中存 儲的數(shù)據(jù)結(jié)構(gòu)以及存儲器結(jié)構(gòu)的說明圖。圖4是芯片的硬件，是表示與讀出專 用存儲器關(guān)聯(lián)的要素的框圖。圖5是表示存儲器的布局的圖。圖6是詳細表示 通過掩模移動法的圖形形成例的說明圖。圖7是表示芯片IO的存儲器的驗證 動作例的流程圖。
具體實施例方式
下面參照各附圖，詳細說明本發(fā)明的一個實施形態(tài)。
圖l是表示本發(fā)明的一個實施形態(tài)的芯片IO的利用形式例的說明圖。
RFID標簽ll，包含由聚酰亞胺等電介質(zhì)組成的基膜13、在基膜13上用 鋁或銅等導電體膜形成的標簽天線12、和在標簽天線12的供電點上連接的芯 片IO構(gòu)成。這樣構(gòu)成的RFID標簽11也稱插入物(inlet)。另外，RFID標簽 11是獲取外來的電磁能動作的無源型。
芯片IO是RFID用的半導體裝置，具有非易失存儲功能、信號的收發(fā)功 能、信號的調(diào)制解調(diào)功能、從接受信號抽出電力功能、運算控制功能等。該芯 片10，典型的是本申請的申請人制造的jli芯片(注冊商標)等那樣的、集成 這些功能的單芯片IC。
此外，在本發(fā)明中，在簡單稱"存儲器"的場合，有時指在芯片10的半 導體處理時被加工(寫入)的非易失存儲區(qū)域。
讀取裝置20由讀取裝置本體21和在讀取裝置本體21上連接的讀取天線
22組成。
讀取裝置本體21,向讀取天線22發(fā)送使進行電力供給、時鐘供給、命令 傳送等被調(diào)制的詢問信號。讀取天線22把該詢問信號變換為電磁波或者電磁 場向空間發(fā)射。
另外，讀取天線22，接收從RFID標簽11發(fā)射的應(yīng)答信號后變換為高頻 電流，向讀取裝置本體21發(fā)送。讀取裝置本體21解調(diào)該高頻電流后取出數(shù)據(jù)， 將該數(shù)據(jù)向其他設(shè)備(未圖示)傳送，或者在顯示裝置(未圖示)上顯示數(shù)據(jù) 列表。
在該RFID標簽11的標簽天線12上設(shè)置L形的縫，形成阻抗匹配用的短 截線(stub),把該位置(短截線側(cè)以及隔著縫的短截線的對岸側(cè))作為供電 點，連接芯片10。通過該結(jié)構(gòu)，因為芯片10的電容被短截線的電感抵消，芯 片IO側(cè)和標簽天線12側(cè)的阻抗被匹配，所以能夠抑制收發(fā)的信號的損失。此 外，作為RFID標簽ll,也可以使用在芯片IO上形成了天線線圈(未圖示) 的元件等具有和上述同樣功能的元件。
圖2是表示本發(fā)明的芯片IO的存儲內(nèi)容的驗證原理的概念圖。
該芯片10 (參照圖1)的非易失存儲區(qū)域的圖形，組合"掩模移位法"、 后述的"掩模組合法"、和"固定圖形法"而形成。此外，把進行以后的驗證 的結(jié)構(gòu)作為比較部P20表示。
當著眼于通過"掩模移位法"的圖形形成時，在芯片10 (參照圖1)上 形成"通過掩^t移位法的形成圖形Pll",同時形成"通過掩^^移位法的形成 圖形的驗證圖形P12"。"通過掩模移位法的形成圖形的驗證圖形P12"是以和 "通過掩^f莫移位法的形成圖形Pll"同樣的過程形成的相同的圖形。亦即，在 任何一個圖形(Pll， P12)中都沒有錯誤的場合，能夠從雙方的圖形(P11, P12)得到同一數(shù)據(jù)。
假定，在從雙方的圖形(Pll， P12)得到其一部分不相同的數(shù)據(jù)的場合， 就意味著在"通過掩模移位法的形成圖形P11"或者"通過掩模移位法的形成 圖形的驗證圖形P12"的某一個中形成的圖形中存在著錯誤。因為產(chǎn)生的錯誤
在"通過掩模移位法的形成圖形pir中存在的概率為二分之一，所以實用上，
對于涉及錯誤的芯片10,不必進行錯誤存在于哪個圖形(Pll， P12)中的檢
查而可以作為不良廢棄。另夕卜，開始形成圖形時錯誤產(chǎn)生的概率非常小。因此，
因為在一個芯片io中，"通過掩模移位法的形咸圖形pir的規(guī)定位置和"通
過掩模移位法的形成圖形的驗證圖形P12"的對應(yīng)的位置同樣成為錯誤的概
率，是上述錯誤產(chǎn)生概率的平方，所以不良的漏4全，事實上小到可忽略的程度。 具體說，從"通過掩模移位法的形成圖形pir以及"通過掩模移位法的 形成圖形的驗證圖形P12"以同一順序讀出數(shù)據(jù)序列，比較讀出的數(shù)據(jù)序列，
檢查得到的比較結(jié)果。例如，從地址號碼小的順序讀出兩個圖形(Pll， P12)， 序)進行XOR (異或)運算來計算數(shù)據(jù)序列。如果該數(shù)據(jù)序列的值僅由"0"
組成，則可知進行該驗證的芯片io是優(yōu)良品，如果在該數(shù)據(jù)序列中包含"r，， 則可知進行該驗證的芯片io是不良品。
圖3是表示在芯片10中存儲的數(shù)據(jù)結(jié)構(gòu)以及存儲器結(jié)構(gòu)的說明圖。
如圖3 (a)所示，芯片IO中存儲的數(shù)據(jù)序列，按照地址的升序，包括 由頭標和擴展符組成的芯片頭標、由類標識符和服務(wù)ID組成的服務(wù)頭標、由 用戶數(shù)據(jù)和唯一ID組成的應(yīng)用數(shù)據(jù)、錯誤檢測電路輸出結(jié)果(EDC)、由頭標 和擴展符組成的擴展頭標、和ID驗證數(shù)據(jù)。
芯片頭標表示芯片IO是規(guī)定的種類的RFID用芯片(例如p芯片(注冊 商標))。服務(wù)頭標通過該芯片IO的規(guī)格形態(tài)決定。應(yīng)用數(shù)據(jù)由規(guī)定該芯片10 的用戶的用戶數(shù)據(jù)和用于識別各個芯片10的唯一 ID組成。"錯誤檢測電路輸 出結(jié)果"(EDC),是為驗證上述芯片頭標、服務(wù)頭標、應(yīng)用數(shù)據(jù)而由它們生成 的數(shù)據(jù)。ID驗證數(shù)據(jù)，是從ID驗證數(shù)據(jù)以外的數(shù)據(jù)生成的驗證用的數(shù)據(jù)。
如圖3(b)所示，芯片10的存儲器的塊，與圖3 (a)表示的芯片10中 存儲的數(shù)據(jù)序列對應(yīng)，按照地址的升序，包括存儲芯片頭標的芯片頭標塊、 存儲服務(wù)頭標的服務(wù)頭標塊、存儲應(yīng)用數(shù)據(jù)中的用戶數(shù)據(jù)的用戶數(shù)據(jù)塊、存儲 唯一ID的唯一ID塊、存儲"錯誤檢測電路輸出結(jié)果"(EDC)的EDC塊、存 儲擴展頭標的擴展頭標塊、和存儲ID驗證數(shù)據(jù)的擴展數(shù)據(jù)塊。
在擴展頭標塊中存儲的ID驗證數(shù)據(jù)中，包含(1 )芯片頭標驗證號碼、(2 ) 服務(wù)頭標驗證號碼、(3 )用戶數(shù)據(jù)驗證號碼、(4 )晶片識別塊中的掩模組合法 部分的驗證號碼、(5)芯片識別塊驗證號碼、和(6)擴展頭標驗證號碼的各數(shù)據(jù)。
照，能夠驗證各塊中寫入的數(shù)據(jù)是否正當。
唯一ID，是在相同的芯片頭標、服務(wù)頭標以及用戶數(shù)據(jù)的組合中唯一的 標識符，賦予給每一芯片10。
如圖3 (c)所示，唯一ID塊包含表示芯片IO是由哪個晶片形成的晶 片識別塊、表示用哪個射域形成的射域識別塊、和表示在射域中是哪個芯片 IO的芯片識別塊。
如圖3 (d)所示，晶片識別塊，由通過"掩模組合法"形成存儲器的區(qū) 域和通過"掩模移動法"形成存儲器的區(qū)域組成。射域識別塊由通過"掩模移 動法"形成存儲器的區(qū)域組成。芯片識別塊由通過"固定圖形法"形成存儲器 的區(qū)域組成。
或者，晶片識別塊也可以不用"掩模組合法"、而由通過"掩模移動法，， 形成存儲器的區(qū)域組成。
此外，所謂"掩模組合法"是組合不同的掩模(分劃板)、在芯片10上 形成不同的存儲器圖形的方法。在該方法中，為使存儲器圖形的種類多，需要 更多的掩模。
所謂"掩模移動法"，是把存儲器的位線和字線(均未圖示)的間距作為 單位變化芯片10 (的表面)和掩模的相對位置關(guān)系、來得到不同的存儲器圖 形的方法。關(guān)于"掩模移動法"的細節(jié)，參照圖6后述。
所謂"固定圖形法"，是把形成了圖形圖像的原版，從晶片稍微隔開來配 置、或者緊貼晶片曝光，形成存儲器圖形的方法。圖形圖像，因為對于與芯片 IO對應(yīng)的每一部分不同，所以從同一晶片得到的芯片10的、用固定圖形法形 成的區(qū)域，在該晶片內(nèi)成為唯一的圖形。
圖4是芯片IO的硬件，是表示與讀出專用存儲器關(guān)聯(lián)的要素的框圖。 .芯片10，包含電源電路31、運算處理控制電路32、存儲器電路40、存 儲器內(nèi)容驗證電路50、 EDC生成電路34、驗證電路33、和位長縮小電路35。
芯片10，通過在其組件上配置的天線墊36,連接芯片IO外的標簽天線 12(參照圖1)。在不使用標簽天線12進行芯片IO的試驗時，天線墊36作為 測試墊工作，在該測試墊(天線墊36 )上，代替標簽天線12連接測試設(shè)備(未
圖示)。本實施形態(tài)的芯片10,因為有存儲器的驗證機構(gòu)，所以在天線墊36 上連接標簽天線12后，同時(只要在時間上一部分重合進行兩種測試即可) 進行存儲器的測試和通信測試，可以分開得到各自的測試結(jié)果。當然，也可以 首先在測試墊(天線墊36)上連接測試設(shè)備進行芯片IO的存儲器的測試后， 在天線墊36上連接標簽天線12進行通信測試。
電源電路31，從標簽天線12發(fā)送的高頻電流(詢問信號)中取出電力和 時鐘，分別供給芯片IO的各部。電源電路31另外具有調(diào)制解調(diào)功能，解調(diào)從 天線墊36輸入的數(shù)據(jù)信號后向運算處理控制電路32發(fā)送，另外，調(diào)制從運算 處理控制電路32發(fā)送的數(shù)據(jù)信號后通過天線墊36向外部輸出。
運算處理控制電路32是微計算機，進行芯片IO中的各種運算，同時控 制各部件的動作，另外，具有中介數(shù)據(jù)的收發(fā)等的功能。
存儲器電路40，由用"固定掩模法"形成的固定掩模圖形41、用"掩模 組合法"形成的掩模組合圖形42、和用"掩模移動法"形成的掩模移動圖形 43組成。
存儲器內(nèi)容驗證電路50,由用"固定掩模法"形成的固定掩模圖形驗證 圖形51、用"掩模組合法"形成的掩模組合圖形驗證圖形52、和用"掩模移 動法"形成的掩模移動圖形驗證圖形53組成。
如果沒有錯誤，則固定掩模圖形41和固定掩模圖形驗證圖形51是同一 圖形，掩模組合圖形42和掩模組合圖形驗證圖形52是同一圖形，掩模移動圖 形43和掩模移動圖形驗證圖形53是同一圖形。因此，在沒有錯誤的場合，存 儲器電路40的圖形和存儲器內(nèi)容驗證電路50的圖形相同。
驗證電路33,根據(jù)運算處理控制電路32的控制，通過從存儲器電路40 以及存儲器內(nèi)容驗證電路50以規(guī)定順序(例如地址值小的順序)每次讀出一 個數(shù)據(jù)(例如每次一位)，例如通過進行XOR運算，驗證同一性，把驗證結(jié) 果向運算處理控制電路32輸出。
EDC生成電路34，從存儲器電路40讀出數(shù)據(jù)后生成EDC，向驗證電路 33發(fā)送。
驗證電路33，比較驗證通過EDC生成電路34生成的EDC、和從存儲器 電路40讀出的EDC,把驗證結(jié)果向運算處理控制電路32發(fā)送。
位長縮小電路35,壓縮從存儲器電路40讀出的數(shù)據(jù)，向運算處理控制電 路32發(fā)送。特別是因為掩模移動圖形43是冗余的結(jié)構(gòu)，這是為了壓縮該冗余 度。因為在芯片上壓縮數(shù)據(jù)，所以能夠減少通過標簽天線12進行通信時的通 信錯誤的概率，能夠減少通信負荷和通信時間。另外，能夠把讀出的數(shù)據(jù)作為 更緊湊的形式的隨機數(shù)處理。
運算處理控制電路32把這樣得到的數(shù)據(jù)(信息)通過電源電路31向芯 片IO外發(fā)送。
運算處理控制電路32另外附加從驗證電路33發(fā)送的錯誤檢測結(jié)果向芯 片IO外發(fā)送。但是，在"掩模組合法"以及"掩模移動法，，的任何一種中， 在記錄的內(nèi)容發(fā)生矛盾時，通過把在-險證電路33中生成的驗證結(jié)果的一部分 或者全部作為和其他的數(shù)據(jù)容易區(qū)別的特定圖形，向芯片10外發(fā)送芯片10 內(nèi)的存儲器內(nèi)容自身中發(fā)生了錯誤這一事實。由此，在由讀取裝置20(參照 圖l)讀取RFID標簽ll時，能夠辨別是通過無線通信引起在讀取動作中有異 常，還是芯片IO的存儲器自身有異常。這點在實施產(chǎn)品的品質(zhì)保證方面是一 大優(yōu)點。
圖5是表示存儲器的布局的圖。
在該圖中，左側(cè)的各要素是存儲器本體的塊，右側(cè)的各要素是用于驗證 存儲器的驗證塊。
左側(cè)的塊和對應(yīng)的右側(cè)的塊用同一工藝形成。
因此，左側(cè)的各塊和右側(cè)的各塊有一對一對應(yīng)的圖形。
圖6是詳細表示通過掩模移動法的圖形形成例的說明圖。
在該圖中，表示在具有16位(4位x4位)的存儲容量的芯片IO上寫入
規(guī)定的位串的例子。
如圖6 (a)所示，在芯片10上形成成為存儲器單元61的部分，另外， 形成位置對準圖形62。
另外，如圖6(b)所示，在分劃板70上，貫穿設(shè)置存儲器位寫入圖形 71，另外，還形成位置對準圖形72。
在存儲器單元61上進行寫入時， 一邊在芯片10上使分劃板70留有若干 間隙， 一邊參照位置對準圖形62和位置吻合圖形72的相對位置，解碼器63、
64讀取相對移動，逐次移動式曝光裝置接收來自位置檢測電路65的位置信息， 通過存儲器位寫入圖形71,曝光需要的存儲器單元61。
在本實施形態(tài)中，存儲器位寫入圖形71的個數(shù)，減少到1個到幾個左右， 故此，使形成存儲器單元61的區(qū)域變得較寬。由此，來自存儲器位寫入圖形 71的曝光，因為不會逸出區(qū)域外浪費而用于存儲器單元61的曝光，所以能夠 使用芯片識別塊驗證號碼(參照圖3)等，進行通過"掩模移動法"的存儲器 的驗證。
此外，在該結(jié)構(gòu)中，數(shù)據(jù)成為冗余數(shù)據(jù)，但是通過使用用位長縮小電路 35 (參照圖4)處理后的數(shù)據(jù)，可以以緊湊的形式使用數(shù)據(jù)。
此外，附帶說明一下，在權(quán)利要求的范圍內(nèi)所說的"芯片識別塊寫入工 序"中，用上述的"固定圖形法"寫入存儲器內(nèi)容。同樣在"射域識別塊寫入 工序，，中，用"掩模移動法"寫入存儲器內(nèi)容。同樣在"晶片識別塊寫入工序" 中，用"掩模移動法"(或者"掩模移動法"以及"固定圖形法")寫入存儲器 內(nèi)容。
圖7是表示芯片IO的存儲器的驗證動作例的流程圖(適當參照圖1和圖4)。
首先，電源電路31通過標簽天線12進行電波的接收(步驟S101)。 如果未接收到電波(步驟S102的No)，則返回步驟S101，繼續(xù)進行電波 的接收。
當接收到電波時(步驟S102的Yes)，電源電路31起動(步驟S103), 向芯片10內(nèi)的各部供給電力和時鐘。
于是，芯片IO全體起動(步驟S104)。
接著，運算處理控制電路32通過電源電路31進行命令接收(步驟S105 )。 如果未接收到命令(步驟S106的No )，則返回步驟S105,繼續(xù)進行命令 的接收。
如果接收到命令(步驟S106的Yes)，則運算處理控制電路32復位內(nèi)置 的存儲器計數(shù)器(未圖示)(步驟S107)，使存儲器計數(shù)器開始動作(步驟 S108 )。
接著，位長縮小電路35、 EDC生成電路34以及驗證電路33,進行存儲
器讀出(步驟S109)。
然后，位長縮小電路35，對于從存儲器電路40讀出的數(shù)據(jù)進行位長的縮 小(步驟SllO)，向運算處理控制電路32發(fā)送。
另外，EDC生成電路34，從存儲器電路40讀出的數(shù)據(jù)中進行EDC生成 (步驟Slll)，把生成的EDC向驗證電路33發(fā)送。
驗證電路33根據(jù)發(fā)送來的EDC進行數(shù)據(jù)驗證(步驟S112 )，向運算處理 控制電路32發(fā)送表示驗證結(jié)果的數(shù)據(jù)(驗證數(shù)據(jù))。
運算處理控制電路32通過電源電路31向芯片10外發(fā)送位長縮小電路35 縮小了的數(shù)據(jù)(步驟S113)。
運算處理控制電路32另外通過電源電路31向芯片IO外發(fā)送EDC生成 電路34生成的EDC (步驟S114)。
運算處理控制電路32進而通過電源電路31向芯片10外發(fā)送驗證電路33 生成的驗證數(shù)據(jù)(步驟S115 )。
如果這一系列處理結(jié)束，則返回到開頭，重復進行處理。
上述本實施形態(tài)，除上述RFID標簽11用的芯片IO夕卜，在與其他原因引 起的錯誤區(qū)別之后還驗證在識別對象的元件中存儲的唯一的數(shù)據(jù)是否正確，能 夠廣泛地用于保證存儲的數(shù)據(jù)的高可靠性。
權(quán)利要求
1. 一種半導體裝置的制造方法，所述半導體裝置由在晶片上形成的、具有多個信息塊的多個芯片組成，其特征在于，包含下述工序芯片識別塊寫入工序，其用于把唯一給予作為分割所述晶片的區(qū)域的、在一個射域內(nèi)包含的所述各個芯片的第一信息位寫入該芯片的第一信息塊內(nèi)；射域識別塊寫入工序，其用于把唯一給予所述晶片內(nèi)的所述每一射域的第二信息位寫入第二信息塊內(nèi)；和晶片識別塊寫入工序，其用于把唯一給予所述每一晶片的第三信息位寫入在該晶片上形成的所述芯片的第三信息塊內(nèi)。
2. 根據(jù)權(quán)利要求1所述的半導體裝置的制造方法，其特征在于， 在所述芯片識別塊寫入工序中，在與同一晶片有關(guān)的所有所述射域中使用同一分劃板進行寫入。
3. 根據(jù)權(quán)利要求1所述的半導體裝置的制造方法，其特征在于， 在所述射域識別塊寫入工序中，控制分劃板和所述晶片的相對位置來進行寫入。
4. 根據(jù)權(quán)利要求l所述的半導體裝置的制造方法，其特征在于， 在所述晶片識別塊寫入工序中，控制分劃板和所述晶片的相對位置來進行寫入。
5. 根據(jù)權(quán)利要求1所述的半導體裝置的制造方法，其特征在于， 在所述晶片識別塊寫入工序的一部分中，控制分劃板和所述晶片的相對位置來進行寫入，在所述晶片識別塊寫入工序的其他部分中，使用對于每一所述晶片決定 的分劃板來進行寫入。
6. 根據(jù)權(quán)利要求2所述的半導體裝置的制造方法，其特征在于，包含第一錯誤檢測信息寫入工序，其用于把從所述第一信息位生成的 錯誤檢測信息作為第一錯誤檢測信息寫入所述芯片的第四信息塊中。
7. 根據(jù)權(quán)利要求3所述的半導體裝置的制造方法，其特征在于， 包含第二錯誤檢測信息寫入工序，其用于把和所述第二信息位相同的 第四信息位作為第二錯誤檢測信息寫入所述芯片的第五信息塊中。
8. 根據(jù)權(quán)利要求4所述的半導體裝置的制造方法，其特征在于，包含第三錯誤檢測信息寫入工序，其用于把和所述第三信息位相同的 第五信息位作為第三4普誤;險測信息寫入所述芯片的第六信息塊中。
9. 根據(jù)權(quán)利要求4所述的半導體裝置的制造方法，其特征在于， 按照所述每一晶片來決定所述分劃板。
10. —種半導體裝置，其通過權(quán)利要求3所述的半導體裝置的制造方法進 行制造，其特征在于，具有對所述第三信息位進行位壓縮的第 一壓縮電路。
11. 一種半導體裝置，其通過權(quán)利要求4所述的半導體裝置的制造方法進 行制造，其特征在于，具有對所述第三信息位進行位壓縮的第二壓縮電路。
12. —種半導體裝置，其通過權(quán)利要求7所述的半導體裝置的制造方法進行制造，其特征在于，具有第一錯誤檢測電路，其用于按每一位比較所述第二信息位和所述第二錯誤檢測信息來檢測位錯誤。
13. —種半導體裝置，其通過權(quán)利要求8所述的半導體裝置的制造方法進 行制造，其特征在于，具有第二錯誤檢測電路，其用于按每一位比較所述第三信息位和所述第三錯誤檢測信息來檢測位錯誤。
14. 根據(jù)權(quán)利要求12或者13所述的半導體裝置，其特征在于， 具有錯誤信號發(fā)送電路，其用于在檢測到所述位錯誤時發(fā)送通知該位發(fā)生錯誤的錯誤信號。
全文摘要
本發(fā)明提供一種半導體裝置的制造方法，所述半導體裝置由在晶片上形成多個的、具有多個信息塊的芯片10組成。其中，使用固定圖形法在該芯片10的芯片識別塊中寫入唯一給予作為分割晶片的區(qū)域的、在一個射域內(nèi)包含的各個芯片10的信息位。然后，用掩模移動法寫入唯一給予晶片內(nèi)的每個射域的信息位。進而使用掩模移動法以及掩模組合法在該晶片上形成的芯片10的晶片識別塊中寫入唯一給予每個晶片的信息位。
文檔編號G06K7/00GK101393612SQ20081014490
公開日2009年3月25日 申請日期2008年8月7日 優(yōu)先權(quán)日2007年9月20日
發(fā)明者坂間功, 神藤英彥 申請人:株式會社日立制作所