專利名稱：一種多媒體存儲(chǔ)網(wǎng)關(guān)專用soc芯片邏輯驗(yàn)證方法
技術(shù)領(lǐng)域：
本專利涉及一種集成電路設(shè)計(jì)領(lǐng)域，具體的說(shuō)是一種服務(wù)器安全監(jiān)控管理soc
(System On Chip,片上系統(tǒng))芯片的邏輯驗(yàn)證方法。 '
背景技術(shù)：
隨著微電子技術(shù)的發(fā)展，芯片的集成度越來(lái)越高，soc芯片的設(shè)計(jì)應(yīng)用越來(lái)越
普遍，但其驗(yàn)證和測(cè)試工作卻越來(lái)越復(fù)雜。
任何一款芯片，都要經(jīng)過(guò)算法設(shè)計(jì)、系統(tǒng)設(shè)計(jì)、RTL設(shè)計(jì)、布局規(guī)劃和綜合、 布局、布線、驗(yàn)證到流片這樣一個(gè)復(fù)雜的過(guò)程，其中驗(yàn)證這一步充斥在所有的步 驟中。因此，可以說(shuō)驗(yàn)證是芯片生產(chǎn)過(guò)程中最重要的部分。
以往芯片的邏輯驗(yàn)證多通過(guò)專用集成電路ASIC。因?yàn)锳SIC功能單一，不可復(fù) 用，必然造成研發(fā)成本的大大提高。而現(xiàn)場(chǎng)可編程門陣列FPGA的出現(xiàn)，則改進(jìn)了 ASIC功能單一、不可復(fù)用的缺點(diǎn)，使得芯片開發(fā)流程更加靈活簡(jiǎn)便。

發(fā)明內(nèi)容
本專利要解決的技術(shù)問(wèn)題是提供一種多媒體存儲(chǔ)網(wǎng)關(guān)專用soc芯片的邏輯驗(yàn) 證方法，使用這種方法，可以提高soc芯片設(shè)計(jì)性能，縮短soc芯片的開發(fā)周期。 為了解決上述問(wèn)題，本專利提供了一種多媒體存儲(chǔ)網(wǎng)關(guān)專用soc芯片邏輯驗(yàn)
證方法，該方法是利用現(xiàn)場(chǎng)可編程門陣列FPGA搭建一個(gè)多媒體存儲(chǔ)網(wǎng)關(guān)專用SOC 芯片系統(tǒng)，該系統(tǒng)包括軟件平臺(tái)和硬件平臺(tái)。硬件平臺(tái)包括由現(xiàn)場(chǎng)可編程門陣列 FPGA作模型載體的芯片邏輯驗(yàn)證模型、各類功能模塊及其接口模塊，其中功能模 塊及其接口模塊與芯片邏輯驗(yàn)證模型相連。軟件平臺(tái)用來(lái)實(shí)現(xiàn)對(duì)芯片邏輯驗(yàn)證模 型、功能模塊及其接口模塊的配置和相關(guān)數(shù)據(jù)處理，并將信號(hào)輸入到接口模塊， 通過(guò)各個(gè)功能模塊產(chǎn)生芯片邏輯驗(yàn)證模型的輸入信號(hào)，通過(guò)芯片邏輯驗(yàn)證模型產(chǎn) 生對(duì)軟件的控制信號(hào)，通過(guò)各個(gè)功能模塊及其接口模塊轉(zhuǎn)化為軟件顯示標(biāo)量。 而驗(yàn)證步驟如下
(1) 由硬件描述語(yǔ)言描述芯片邏輯驗(yàn)證模型，使其符合SOC芯片邏輯功能；
(2) 軟件平臺(tái)通過(guò)功能模塊及其接口，對(duì)現(xiàn)場(chǎng)可編程門陣列FPGA進(jìn)行配置， 配置的結(jié)果是使現(xiàn)場(chǎng)可編程門陣列FPGA成為SOC芯片邏輯驗(yàn)證模型，與所需驗(yàn)證
的SOC芯片邏輯功能相同；
(3) 軟件平臺(tái)產(chǎn)生驗(yàn)證開始命令，通過(guò)功能模塊及其接口模塊將信號(hào)送入芯片
邏輯驗(yàn)證模型。信號(hào)經(jīng)過(guò)芯片邏輯驗(yàn)證模型的邏輯處理送出至功能模塊及其接口
模塊，通過(guò)各個(gè)功能模塊及其接口模塊轉(zhuǎn)化為軟件顯示標(biāo)量；
(4) 軟件平臺(tái)產(chǎn)生驗(yàn)證結(jié)束命令，通過(guò)功能模塊及其接口模塊將信號(hào)送入芯片 邏輯驗(yàn)證模型，模型接收到結(jié)束命令后產(chǎn)生數(shù)據(jù)接收完成信號(hào)，結(jié)束驗(yàn)證。
其中，步驟(l)、 (2)中的芯片邏輯功能通過(guò)軟件平臺(tái)的仿真波形輸出及示波器 的波形輸出來(lái)驗(yàn)證其邏輯功能。步驟(3)、 (4)中，所有信號(hào)是通過(guò)數(shù)據(jù)采集后，得 出的驗(yàn)證結(jié)論。
本發(fā)明的有益效果是，利用FPGA搭建SOC芯片邏輯驗(yàn)證模型，運(yùn)用軟件平臺(tái) 和硬件平臺(tái)相結(jié)合的系統(tǒng)驗(yàn)證方法，檢驗(yàn)S0C芯片邏輯的正確性，并可以及時(shí)對(duì) 邏輯設(shè)計(jì)中的錯(cuò)誤和問(wèn)題加以糾正，從而提高了 S0C芯片的設(shè)計(jì)性能，縮短了開 發(fā)周期。


圖1是多媒體存儲(chǔ)網(wǎng)關(guān)專用S0C芯片邏輯驗(yàn)證模型結(jié)構(gòu)示意圖； 圖2是硬件平臺(tái)結(jié)構(gòu)示意圖3是S0C芯片邏輯驗(yàn)證方法流程圖。
具體實(shí)施例方式
本發(fā)明的多媒體存儲(chǔ)網(wǎng)關(guān)專用S0C芯片邏輯驗(yàn)證方法，是利用現(xiàn)場(chǎng)可編程門 陣列FPGA搭建的多媒體存儲(chǔ)網(wǎng)關(guān)專用S0C芯片系統(tǒng)，該系統(tǒng)包括軟件平臺(tái)和硬件 平臺(tái)，硬件平臺(tái)包括由現(xiàn)場(chǎng)可編程門陣列FPGA作模型載體的芯片邏輯驗(yàn)證模型、 各類功能模塊及其接口模塊，其中功能模塊及其接口模塊與芯片邏輯驗(yàn)證模型相 連，軟件平臺(tái)用來(lái)實(shí)現(xiàn)對(duì)芯片邏輯驗(yàn)證模型、功能模塊及其接口模塊的配置和相 關(guān)數(shù)據(jù)處理，并將信號(hào)輸入到接口模塊，通過(guò)各個(gè)功能模塊產(chǎn)生芯片邏輯驗(yàn)證模 型的輸入信號(hào)，通過(guò)芯片邏輯驗(yàn)證模型產(chǎn)生對(duì)軟件的控制信號(hào)，通過(guò)各個(gè)功能模 塊及其接口模塊轉(zhuǎn)化為軟件顯示標(biāo)量。
現(xiàn)場(chǎng)可編程門陣列FPGA通過(guò)軟件平臺(tái)進(jìn)行配置，實(shí)現(xiàn)需驗(yàn)證S0C芯片的邏輯 功能，該邏輯功能由硬件描述語(yǔ)言實(shí)現(xiàn)。
S0C芯片邏輯驗(yàn)證步驟如下
(1)由硬件描述語(yǔ)言描述芯片邏輯驗(yàn)證模型，使其符合SOC芯片邏輯功能；
(2〉軟件平臺(tái)通過(guò)功能模塊及其接口，對(duì)FPGA進(jìn)行配置，配置的結(jié)果是使FPGA 成為S0C芯片邏輯驗(yàn)證模型，與所需驗(yàn)證的S0C芯片邏輯功能相同；
(3) 軟件平臺(tái)產(chǎn)生驗(yàn)證開始命令，通過(guò)功能模塊及其接口模塊將信號(hào)送入芯片 邏輯驗(yàn)證模型。信號(hào)經(jīng)過(guò)芯片邏輯驗(yàn)證模型的邏輯處理送出至功能模塊及其接口 模塊，通過(guò)各個(gè)功能模塊及其接口模塊轉(zhuǎn)化為軟件顯示標(biāo)量；
(4) 軟件平臺(tái)產(chǎn)生驗(yàn)證結(jié)束命令，通過(guò)功能模塊及其接口模塊將信號(hào)送入芯片 邏輯驗(yàn)證模型,模型接收到結(jié)束命令后產(chǎn)生數(shù)據(jù)接收完成信號(hào)，結(jié)束驗(yàn)證。
步驟(3)、 (4)中，所有信號(hào)是通過(guò)數(shù)據(jù)采集后，得出的驗(yàn)證結(jié)論。
步驟(l)、 (2)中的芯片邏輯功能通過(guò)軟件平臺(tái)的仿真波形輸出及示波器的波形 輸出來(lái)驗(yàn)證其邏輯功能。
S0C芯片邏輯驗(yàn)證模型是由I2S控制模塊3、 SATA控制模塊4、 DSU串口 5、 JTAG6、 Ethernet驅(qū)動(dòng)模塊7和USB主設(shè)備模塊8、轉(zhuǎn)換模塊9、 VGA控制模塊10、 SDRAM存儲(chǔ)器11和Flash閃存12構(gòu)成，其中，I2S控制模塊3、 SATA控制模塊4、 DSU串口 5、 JTAG6、 Ethernet驅(qū)動(dòng)模塊7和USB主設(shè)備模塊8通過(guò)AMBA總線與 32位RISC處理器2相連，D/A轉(zhuǎn)換模塊9與I2S控制模塊3相連，VGA控制模塊 10、 SDRAM存儲(chǔ)器11和Flash閃存12通過(guò)EMI總線與32位RISC處理器2相連， 上述模塊除了 D/A轉(zhuǎn)換模塊9、 VGA控制模塊10、 SDRAM存儲(chǔ)器11和Flash閃存 12均以代碼的形式配置到FPGA中。
硬件平臺(tái)是在SOC芯片邏輯驗(yàn)證模型的基礎(chǔ)上增加音頻輸出13、硬盤14、硬 盤15、硬盤16和硬盤17、 PC機(jī)及軟件平臺(tái)18、以太網(wǎng)絡(luò)PHY電路19、 U盤20、 VGA輸出21、其結(jié)構(gòu)是，音頻輸出13與D/A轉(zhuǎn)換模塊9相連，硬盤14、硬盤15、 硬盤16和硬盤17與SATA控制模塊4相連，PC機(jī)及軟件平臺(tái)18與DSU串口 5、 JTAG6相連，以太網(wǎng)絡(luò)PHY電路19與Ethernet驅(qū)動(dòng)模塊7相連，U盤20與USB 主設(shè)備模塊8相連，VGA輸出21與VGA控制模塊10相連，通過(guò)PC機(jī)及軟件平臺(tái) 18，經(jīng)JTAG6對(duì)SOC邏輯驗(yàn)證模型進(jìn)行配置；通過(guò)DSU串口 5，使PC機(jī)及軟件平 臺(tái)18與SOC邏輯驗(yàn)證模型之間相互通信，進(jìn)行調(diào)試。
權(quán)利要求
1.一種多媒體存儲(chǔ)網(wǎng)關(guān)專用SOC芯片邏輯驗(yàn)證方法，該方法是利用現(xiàn)場(chǎng)可編程門陣列FPGA搭建的多媒體存儲(chǔ)網(wǎng)關(guān)專用SOC芯片系統(tǒng)，其特征在于該系統(tǒng)包括軟件平臺(tái)和硬件平臺(tái)，硬件平臺(tái)包括由現(xiàn)場(chǎng)可編程門陣列FPGA作模型載體的芯片邏輯驗(yàn)證模型、各類功能模塊及其接口模塊，其中功能模塊及其接口模塊與芯片邏輯驗(yàn)證模型相連，軟件平臺(tái)用來(lái)實(shí)現(xiàn)對(duì)芯片邏輯驗(yàn)證模型、功能模塊及其接口模塊的配置和相關(guān)數(shù)據(jù)處理，并將信號(hào)輸入到接口模塊，通過(guò)各個(gè)功能模塊產(chǎn)生芯片邏輯驗(yàn)證模型的輸入信號(hào)，通過(guò)芯片邏輯驗(yàn)證模型產(chǎn)生對(duì)軟件的控制信號(hào)，通過(guò)各個(gè)功能模塊及其接口模塊轉(zhuǎn)化為軟件顯示標(biāo)量。
2、 根據(jù)權(quán)利要求1所述的方法，其特征在于，現(xiàn)場(chǎng)可編程門陣列FPGA通 過(guò)軟件平臺(tái)進(jìn)行配置，實(shí)現(xiàn)需驗(yàn)證SOC芯片的邏輯功能，該邏輯功能由硬件描 述語(yǔ)言實(shí)現(xiàn)，SOC芯片邏輯驗(yàn)證步驟如下(1) 由硬件描述語(yǔ)言描述芯片邏輯驗(yàn)證模型，使其符合SOC芯片邏輯功能；(2) 軟件平臺(tái)通過(guò)功能模塊及其接口 ，對(duì)現(xiàn)場(chǎng)可編程門陣列FPGA進(jìn)行配置， 配置的結(jié)果是使現(xiàn)場(chǎng)可編程門陣列FPGA成為S0C芯片邏輯驗(yàn)證模型，與所需 驗(yàn)證的S0C芯片邏輯功能相同；(3) 軟件平臺(tái)產(chǎn)生驗(yàn)證開始命令，通過(guò)功能模塊及其接口模塊將信號(hào)送入 芯片邏輯驗(yàn)證模型，信號(hào)經(jīng)過(guò)芯片邏輯驗(yàn)證模型的邏輯處理送出至功能模塊及 其接口模塊，通過(guò)各個(gè)功能模塊及其接口模塊轉(zhuǎn)化為軟件顯示標(biāo)量；(4) 軟件平臺(tái)產(chǎn)生驗(yàn)證結(jié)束命令，通過(guò)功能模塊及其接口模塊將信號(hào)送入 芯片邏輯驗(yàn)證模型，模型接收到結(jié)束命令后產(chǎn)生數(shù)據(jù)接收完成信號(hào)，結(jié)束驗(yàn)證。
3、 根據(jù)權(quán)利要求2所述的方法，其特征在于，步驟(3)、 (4)中，所有信號(hào) 是通過(guò)數(shù)據(jù)采集后，得出的驗(yàn)證結(jié)論。
4、 根據(jù)權(quán)利要求2所述的方法，其特征在于，步驟(l)、 (2)中的芯片邏輯 功能通過(guò)軟件平臺(tái)的仿真波形輸出及示波器的波形輸出來(lái)驗(yàn)證其邏輯功能。
5、 根據(jù)權(quán)利要求1所述的方法，其特征在于，S0C芯片邏輯驗(yàn)證模型包括I2S 控制模塊、SATA控制模塊、DSU串口、 JTAG、 Ethernet驅(qū)動(dòng)模塊和USB主設(shè)備模 塊、轉(zhuǎn)換模塊、VGA控制模塊、SDRAM存儲(chǔ)器和Flash閃存，其中，I2S控制模塊、 SATA控制模塊、DSU串口、 JTAG、 Ethernet驅(qū)動(dòng)模塊和USB主設(shè)備模塊通過(guò)AMBA 總線與32位RISC處理器相連，D/A轉(zhuǎn)換模塊與I2S控制模塊相連，VGA控制模塊、 SDRAM存儲(chǔ)器和Flash閃存通過(guò)EMI總線與32位RISC處理器相連，上述模塊除了 D/A轉(zhuǎn)換模塊、VGA控制模塊、SDRAM存儲(chǔ)器和Flash閃存外，均以代碼的形式配 置到現(xiàn)場(chǎng)可編程門陣列FPGA中。
6、根據(jù)權(quán)利要求1所述的方法，其特征在于，硬件平臺(tái)是在SOC芯片邏 輯驗(yàn)證模型的基礎(chǔ)上增加音頻輸出、硬盤、硬盤、硬盤和硬盤、PC機(jī)及軟件平 臺(tái)、以太網(wǎng)絡(luò)PHY電路、U盤、VGA輸出，其中，音頻輸出與D/A轉(zhuǎn)換模塊相 連，硬盤、硬盤、硬盤和硬盤與SATA控制模塊相連，PC機(jī)及軟件平臺(tái)與DSU 串口、 JTAG相連，以太網(wǎng)絡(luò)raY電路與Ethernet驅(qū)動(dòng)模塊相連，U盤與USB 主設(shè)備模塊相連，VGA輸出與VGA控制模塊相連，通過(guò)PC機(jī)及軟件平臺(tái)，經(jīng) JTAG對(duì)SOC邏輯驗(yàn)證模型進(jìn)行配置；通過(guò)DSU串口 ，使PC機(jī)及軟件平臺(tái)與SOC 邏輯驗(yàn)證模型之間相互通信，進(jìn)行調(diào)試。
全文摘要
本發(fā)明涉及一種多媒體存儲(chǔ)網(wǎng)關(guān)專用SOC芯片邏輯驗(yàn)證方法，該方法是利用現(xiàn)場(chǎng)可編程門陣列FPGA搭建一個(gè)多媒體存儲(chǔ)網(wǎng)關(guān)專用SOC芯片系統(tǒng)，該系統(tǒng)包括軟件平臺(tái)和硬件平臺(tái)。硬件平臺(tái)包括由FPGA做模型的載體的芯片邏輯驗(yàn)證模型、各類功能模塊及其接口模塊，其中功能模塊及其接口模塊與芯片邏輯驗(yàn)證模型相連。軟件平臺(tái)用來(lái)實(shí)現(xiàn)對(duì)芯片邏輯驗(yàn)證模型、功能模塊及其接口模塊的配置和相關(guān)數(shù)據(jù)處理，并將信號(hào)輸入到接口模塊，通過(guò)各個(gè)功能模塊產(chǎn)生芯片邏輯驗(yàn)證模型的輸入信號(hào)，通過(guò)芯片邏輯驗(yàn)證模型產(chǎn)生對(duì)軟件的控制信號(hào)，通過(guò)各個(gè)功能模塊及其接口模塊轉(zhuǎn)化為軟件顯示標(biāo)量。
文檔編號(hào)G06F17/50GK101373493SQ20081013987
公開日2009年2月25日 申請(qǐng)日期2008年9月22日 優(yōu)先權(quán)日2008年9月22日
發(fā)明者于治樓, 凱 姜, 梁智豪 申請(qǐng)人:浪潮電子信息產(chǎn)業(yè)股份有限公司