專利名稱：I²C總線驗(yàn)證系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子通信控制領(lǐng)域，特別涉及一種fc總線驗(yàn)證系統(tǒng)及方法。
背景技術(shù)：
I2C (Inter Integrated Circuit BUS ，內(nèi)部集成電路總線)總線接口作為一 種連接方便，架構(gòu)簡(jiǎn)單易用的通訊接口，目前在集成電路IC設(shè)計(jì)中被廣泛應(yīng) 用。fC總線通過SDA (串行數(shù)據(jù)線)和SCL (串行時(shí)鐘線)兩根線，在連接 到I2C總線上的器件之間傳送信息，并根據(jù)地址識(shí)別每個(gè)器件。在IC集成電路設(shè)計(jì)中，由于fc總線上信息的傳送受fc總線規(guī)范的約束， 而且fC器件的工作狀態(tài)也受應(yīng)用電路狀態(tài)的影響，所以在fc器件設(shè)計(jì)前或設(shè) 計(jì)后，都必須對(duì)fC總線的電氣性能和時(shí)序進(jìn)行驗(yàn)證及測(cè)試，以確定此集成電 路IC的設(shè)計(jì)符合I力總線規(guī)范。針對(duì)這種驗(yàn)證及測(cè)試，現(xiàn)有技術(shù)中大多數(shù)都是通過MCU的I/0 口模擬fC 總線對(duì)IC器件的^C總線進(jìn)行讀寫操作，以測(cè)試IC器件的fC總線是否能正常工 作。但這種技術(shù)只能對(duì)IC器件^C總線的讀寫功能進(jìn)行測(cè)試，不能驗(yàn)證其^C總 線的電氣性能和時(shí)序的改變對(duì)lt總線的影響，因此不利于fc總線設(shè)計(jì)性能的 提升。發(fā)明內(nèi)容本發(fā)明的目的之一是提供一種能驗(yàn)證fc總線的電氣和時(shí)序性能的fc總 線-驗(yàn)i正系統(tǒng)及方法。本發(fā)明所述的fc總線驗(yàn)證系統(tǒng)包括測(cè)試單元、電氣時(shí)序控制單元、信號(hào)控制單元及fC器件；所述測(cè)試單元，發(fā)送電氣調(diào)節(jié)參數(shù)以驗(yàn)證^C器件的寄存 器讀寫是否正確；所述電氣時(shí)序控制單元，分別與測(cè)試單元和fC器件電連接， 接收電氣調(diào)節(jié)參數(shù)，調(diào)整fC總線的電氣性能參數(shù)，產(chǎn)生^C總線時(shí)序信號(hào)；所述信號(hào)控制單元，分別與電氣時(shí)序控制單元和fc器件電連接，調(diào)整fc總線時(shí) 序信號(hào)，并對(duì)fc器件的寄存器進(jìn)行讀寫。優(yōu)選地，所述測(cè)試單元包括邏輯電阻調(diào)節(jié)模塊、邏輯電平調(diào)節(jié)模塊、邏 輯電容調(diào)節(jié)模塊和/或fC寄存器讀寫模塊；所述邏輯電阻調(diào)節(jié)模塊與電氣時(shí)序 控制單元連接，發(fā)送阻值調(diào)節(jié)參數(shù)以調(diào)節(jié)^C總線上的電阻；所述邏輯電平調(diào)，發(fā)送阻值調(diào)節(jié)參數(shù)以調(diào)節(jié)fC總線上的電平； 所述邏輯電容調(diào)節(jié)模塊與電氣時(shí)序控制單元連接，發(fā)送電容調(diào)節(jié)參數(shù)以調(diào)節(jié)fC總線上的電容；所述fC寄存器讀寫模塊與電氣時(shí)序控制單元連接，發(fā)送寄 存器讀寫命令以驗(yàn)證fc器件的寄存器讀寫是否正確。優(yōu)選地，所述電氣時(shí)序控制單元包括微處理器和電氣調(diào)整模塊，所述微 處理器通過電氣調(diào)整模塊和fC器件電連接，用于控制電氣調(diào)整模塊調(diào)整fc總 線的電氣性能參數(shù)并產(chǎn)生時(shí)序信號(hào)。優(yōu)選地，所述信號(hào)控制單元包括時(shí)序控制模塊、毛刺產(chǎn)生模塊及fc控制 模塊；所述時(shí)序控制模塊電氣時(shí)序控制單元連接，調(diào)整^C總線上串行時(shí)鐘線 和串行數(shù)據(jù)線的相位關(guān)系；所述毛刺產(chǎn)生模塊與時(shí)序控制模塊連接，在串行 時(shí)鐘線產(chǎn)生符合I2C規(guī)范的毛刺信號(hào)；所述I2C控制模塊與毛刺產(chǎn)生模塊連接， 實(shí)現(xiàn)對(duì)I2C器件寄存器的讀寫。本發(fā)明所述的fC總線驗(yàn)證方法通過使用12(3總線驗(yàn)證系統(tǒng)對(duì)fC總線性能 進(jìn)行驗(yàn)證，所述fC總線驗(yàn)證系統(tǒng)包括測(cè)試單元、電氣時(shí)序控制單元、信號(hào)控 制單元及fC器件；還包括步驟步驟S1、測(cè)試單元發(fā)送電氣調(diào)節(jié)參數(shù)；步驟S2、電氣時(shí)序控制單元接收電氣調(diào)節(jié)參數(shù)，調(diào)整I^總線的電氣性能 參數(shù)，產(chǎn)生fC總線時(shí)序信號(hào)；步驟S3、信號(hào)控制單元調(diào)整fC總線時(shí)序信號(hào)，實(shí)現(xiàn)與I^器件的通信；步驟S4、測(cè)試單元發(fā)送寄存器讀寫命令驗(yàn)證^C器件的寄存器讀寫是否正 確，若驗(yàn)證正確，結(jié)束驗(yàn)證；若驗(yàn)證不正確，則返回步驟S1，繼續(xù)驗(yàn)證。本發(fā)明通過fC總線驗(yàn)證系統(tǒng)及方法，全面的驗(yàn)證了 I2C器件的電氣和時(shí)序 性能，為以后的fC總線設(shè)計(jì)性能的提升提供了重要依據(jù)。


圖1 是本發(fā)明第 一 實(shí)施例的系統(tǒng)框圖； 圖2是本發(fā)明第二實(shí)施例的系統(tǒng)框圖；圖3 是本發(fā)明第三實(shí)施例的系統(tǒng)框圖；圖4 是本發(fā)明第四實(shí)施例的系統(tǒng)框圖；圖5 是本發(fā)明第五實(shí)施例的系統(tǒng)框圖；圖6是第一、二、三、四、五實(shí)施例中fC寄存器讀寫模塊的結(jié)構(gòu)框圖； 圖7是第一、二、三、四、五實(shí)施例中信號(hào)控制單元的結(jié)構(gòu)框圖；圖8 是第一、二、三、四、五實(shí)施例中電氣時(shí)序控制單元的結(jié)構(gòu)框圖； 圖9是本發(fā)明第六實(shí)施例尸C總線驗(yàn)證方法的流程示意圖； 圖10是本發(fā)明各實(shí)施例的電路示意圖。本發(fā)明目的的實(shí)現(xiàn)、功能特點(diǎn)及優(yōu)點(diǎn)將結(jié)合實(shí)施例，參照附圖做進(jìn)一步 說明。
具體實(shí)施方式
本發(fā)明實(shí)施例提供一種fc總線驗(yàn)證系統(tǒng)，通過運(yùn)行在計(jì)算機(jī)上的測(cè)試單 元對(duì)fc總線上的電阻、電平和/或電容進(jìn)行調(diào)節(jié)，并通過信號(hào)控制單元控制fc 總線的時(shí)序和產(chǎn)生符合fc規(guī)范的毛刺信號(hào)，并對(duì)fc器件的寄存器進(jìn)行讀寫驗(yàn) 證，從而驗(yàn)證了fc器件的電氣和時(shí)序性能，為以后的fc總線設(shè)計(jì)性能的提升 提供了重要依據(jù)。實(shí)施例一如圖1所示，本實(shí)施例的fc總線-險(xiǎn)-〖正系統(tǒng)，包括測(cè)試單元IO、電氣時(shí)序控 制單元20、信號(hào)控制單元30及I^器件40。所述測(cè)試單元IO，發(fā)送電氣調(diào)節(jié)參 數(shù)以驗(yàn)證^C器件的寄存器讀寫是否正確；所述電氣時(shí)序控制單元20，分別與 測(cè)試單元10和fC器件40電連接，接收電氣調(diào)節(jié)參數(shù)，調(diào)整^C總線的電氣性能 參數(shù)，產(chǎn)生fC總線時(shí)序信號(hào)；所述信號(hào)控制單元30，分別與電氣時(shí)序控制單 元20和^C器件40電連接，調(diào)整fC總線時(shí)序信號(hào)，產(chǎn)生符合^C規(guī)范的毛刺信 號(hào)，并對(duì)fC器件40的寄存器進(jìn)行讀寫。所述測(cè)試單元10與電氣時(shí)序控制單元 20通過USB接口連接。實(shí)施例二為了驗(yàn)證I2C總線上電阻的改變對(duì)I2C時(shí)序上升時(shí)間的影響，提出本實(shí)施例。如圖2所示，fC總線驗(yàn)證系統(tǒng)，包括測(cè)試單元IO、電氣時(shí)序控制單元20、 信號(hào)控制單元30及fC器件40。所述測(cè)試單元10包括邏輯電阻調(diào)節(jié)模塊101和I^寄存器讀寫模塊104。所 述邏輯電阻調(diào)節(jié)模塊101用于發(fā)送阻值調(diào)節(jié)參數(shù)以調(diào)節(jié)fC總線上的上拉電阻。 所述fC寄存器讀寫模塊104，在上拉電阻改變的情況下，發(fā)送寄存器讀寫命令， 以驗(yàn)證對(duì)I2C器件4 0的寄存器的讀寫是否正確。所述電氣時(shí)序控制單元20,分別與邏輯電阻調(diào)節(jié)模塊IOI、 fC寄存器讀寫 模塊104和^C器件40電連接。所述電氣時(shí)序控制單元20用于接收阻值調(diào)節(jié)參數(shù) 并控制改變^C總線上上拉電阻的阻值，以及產(chǎn)生^C總線時(shí)序信號(hào)；所述電氣 時(shí)序控制單元20還用于接收寄存器讀寫命令，并控制信號(hào)控制單元30對(duì)fC器 件40的寄存器進(jìn)行讀寫。所述信號(hào)控制單元30,分別與電氣時(shí)序控制單元20和fC器件40電連接，用于調(diào)整fC總線時(shí)序信號(hào)，產(chǎn)生符合^C規(guī)范的毛刺信號(hào)，并在電氣時(shí)序控制單元20控制下實(shí)現(xiàn)對(duì)fC器件40的寄存器讀寫。所述測(cè)試單元10與電氣時(shí)序控制單元20通過USB接口連接。實(shí)施例三為了驗(yàn)證fc總線上電平的改變對(duì)fc總線時(shí)序的影響，提出本實(shí)施例。如圖3所示，fC總線驗(yàn)證系統(tǒng)，包括測(cè)試單元IO、電氣時(shí)序控制單元20、 信號(hào)控制單元30及fC器件40。所述測(cè)試單元10包括邏輯電平調(diào)節(jié)模塊102和^C寄存器讀寫模塊104。所 述邏輯電平調(diào)節(jié)模塊102用于發(fā)送阻值調(diào)節(jié)參數(shù)以調(diào)節(jié)fC總線上的輸出電壓。 所述^C寄存器讀寫模塊104,在輸出電壓改變的情況下，發(fā)送寄存器讀寫命令， 以驗(yàn)證對(duì)fC器件40的寄存器的讀寫是否正確。所述電氣時(shí)序控制單元20,分別與邏輯電平調(diào)節(jié)模塊102、 fc寄存器讀寫 模塊104和^C器件40電連接。所述電氣時(shí)序控制單元20用于接收阻值調(diào)節(jié)參數(shù) 并控制改變fC總線上的輸出電壓，以及產(chǎn)生^C總線時(shí)序信號(hào)；所述電氣時(shí)序 控制單元20還用于接收寄存器讀寫命令，并控制信號(hào)控制單元30對(duì)fC器件40 的寄存器進(jìn)行讀寫。所述信號(hào)控制單元30,分別與電氣時(shí)序控制單元20和fC器件40電連接， 用于調(diào)整fC總線時(shí)序信號(hào)，產(chǎn)生符合fC規(guī)范的毛刺信號(hào)，并在電氣時(shí)序控制 單元20控制下實(shí)現(xiàn)對(duì)^C器件40的寄存器讀寫。所述測(cè)試單元10與電氣時(shí)序控制單元20通過USB接口連接。實(shí)施例四為了驗(yàn)證fc總線上電容的改變對(duì)fc總線時(shí)序的影響，提出本實(shí)施例。如圖4所示，fC總線驗(yàn)證系統(tǒng)，包括測(cè)試單元IO、電氣時(shí)序控制單元20、 信號(hào)控制單元30及^C器件40。所述測(cè)試單元10包括邏輯電容調(diào)節(jié)模塊103和^C寄存器讀寫模塊104。所 述邏輯電容調(diào)節(jié)模塊103用于發(fā)送電容調(diào)節(jié)參數(shù)以調(diào)節(jié)fC總線上的電容。所述 fC寄存器讀寫模塊104，在^C總線上的電容改變的情況下，發(fā)送寄存器讀寫命 令，驗(yàn)證對(duì)fC器件40的寄存器的讀寫是否正確。所述電氣時(shí)序控制單元20,分別與邏輯電容調(diào)節(jié)模塊103、 ^C寄存器讀寫 模塊104和fC器件40電連接。所述電氣時(shí)序控制單元20用于接收電容調(diào)節(jié)參數(shù) 并控制改變fC總線上的電容，以及產(chǎn)生fC總線時(shí)序信號(hào)；所述電氣時(shí)序控制 單元20還用于接收寄存器讀寫命令，并控制信號(hào)控制單元30對(duì)^C器件40的寄 存器進(jìn)行讀所述信號(hào)控制單元30，分別與電氣時(shí)序控制單元20和fC器件40電連接， 用于調(diào)整fC總線時(shí)序信號(hào)，產(chǎn)生符合fCM^范的毛刺信號(hào)，并在電氣時(shí)序控制 單元20控制下實(shí)現(xiàn)對(duì)fC器件40的寄存器讀寫。所述測(cè)試單元10與電氣時(shí)序控制單元20通過USB接口連接。實(shí)施例五在以上實(shí)施例的基礎(chǔ)上，為了驗(yàn)證^C總線上電阻、電平和電容改變對(duì)fc 總線電氣和時(shí)序的影響，提出本實(shí)施例。如圖5所示，^C總線驗(yàn)證系統(tǒng)，包括測(cè)試單元IO、電氣時(shí)序控制單元20、 信號(hào)控制單元30及fC器件40。所述測(cè)試單元10包括邏輯電阻調(diào)節(jié)模塊101、邏輯電平調(diào)節(jié)模塊102、邏輯 電容調(diào)節(jié)模塊103及^C寄存器讀寫模塊104，用于發(fā)送電阻、電平和電容調(diào)節(jié) 參數(shù)以調(diào)節(jié)fC總線上電阻、電平和電容。所述PC寄存器讀寫模塊104,在^C總線上的電阻、電平和電容改變的情 況下，發(fā)送寄存器讀寫命令，以驗(yàn)證對(duì)fC器件40的寄存器的讀寫是否正確。所述電氣時(shí)序控制單元20，分別與邏輯電阻調(diào)節(jié)^t塊101、邏輯電平調(diào)節(jié) 模塊102、邏輯電容調(diào)節(jié)模塊103、電氣時(shí)序控制單元20、信號(hào)控制單元30及^C 器件40電連接。所述電氣時(shí)序控制單元20用于接收電阻、電平和電容調(diào)節(jié)參數(shù)， 接收寄存器讀寫命令，控制改變fC總線上的電阻、輸出電壓和電容，以及產(chǎn) 生PC總線時(shí)序信號(hào)；所述電氣時(shí)序控制單元20還用于接收寄存器讀寫命令， 并控制信號(hào)控制單元30對(duì)fC器件40的寄存器進(jìn)行讀寫。所述信號(hào)控制單元30，分別與電氣時(shí)序控制單元20和fC器件40電連接， 調(diào)整^C總線時(shí)序信號(hào)，產(chǎn)生符合fC規(guī)范的毛刺信號(hào)，并在電氣時(shí)序控制單元 20控制下實(shí)現(xiàn)對(duì)fC器件40的寄存器讀寫。所述測(cè)試單元10與電氣時(shí)序控制單元20通過USB接口連接。在以上實(shí)施例中，如圖6所示，^C寄存器讀寫模塊104又包括寄存器單讀 寫模塊1041和/或寄存器批量讀寫模塊1042;所述fC寄存器單讀寫模塊1041與 電氣時(shí)序控制單元20連接，用于發(fā)送寄存器單讀寫命令，實(shí)現(xiàn)對(duì)I"C器件的寄 存器進(jìn)行單個(gè)讀寫；所述寄存器批量讀寫模塊1042與電氣時(shí)序控制單元20連接，用于發(fā)送寄存器批量命令，實(shí)現(xiàn)對(duì)fc器件的寄存器進(jìn)行連續(xù)讀寫。如圖7所示，信號(hào)控制單元30包括時(shí)序控制模塊301、毛刺產(chǎn)生模塊302及 ^C控制模塊303;所述時(shí)序控制模塊301與電氣時(shí)序控制單元20連接，調(diào)整fC 總線上串行時(shí)鐘線和串行數(shù)據(jù)線的相位關(guān)系；所述毛刺產(chǎn)生模塊302與時(shí)序控 制模塊301連接，在串行時(shí)鐘線產(chǎn)生符合PC規(guī)范的符合I"C規(guī)范的毛刺信號(hào)；所述^C控制模塊303與毛刺產(chǎn)生模塊302連接，控制依次經(jīng)過時(shí)序控制模塊和毛刺產(chǎn)生模塊處理的^C總線時(shí)序信號(hào)與fC器件40進(jìn)行通信，實(shí)現(xiàn)^C器件的 寄存器讀寫。如圖8所示，電氣時(shí)序控制單元20包括微處理器201和電氣調(diào)整模塊202， 所述微處理器201通過電氣調(diào)整模塊202和fC器件40電連接，用于控制電氣調(diào) 整模塊202調(diào)整fC總線的電氣性能參數(shù)并產(chǎn)生時(shí)序信號(hào)。所述微處理器201還 通過信號(hào)控制單元30與^C器件40電連接，用于控制信號(hào)控制單元30對(duì)^C器件 40的寄存器進(jìn)行讀寫。其中，電氣調(diào)整模塊202包括邏輯電阻控制器、邏輯電 平控制器和/或邏輯電容控制器。實(shí)施例六為了更好的驗(yàn)證fc總線上電阻、電平和/或電容改變對(duì)^C總線電氣和時(shí)序 的影響，本發(fā)明實(shí)施例還提出一種fc總線驗(yàn)證方法。如圖9所示， 一種^C總線-險(xiǎn)證方法通過使用fC總線驗(yàn)證系統(tǒng)對(duì)fC總線性 能進(jìn)行-驗(yàn)證，所述fC總線驗(yàn)證系統(tǒng)包括測(cè)試單元10、電氣時(shí)序控制單元20、 信號(hào)控制單元30及^C器件40;還包括步驟步驟S1、測(cè)試單元10發(fā)送電氣調(diào)節(jié)參數(shù)；步驟S2、電氣時(shí)序控制單元20接收電氣調(diào)節(jié)參數(shù)，調(diào)整^C總線的電氣性 能參lt,產(chǎn)生fC總線時(shí)序信號(hào)；步驟S3、信號(hào)控制單元30調(diào)整fC總線時(shí)序信號(hào)，產(chǎn)生符合I力規(guī)范的毛刺 信號(hào)，實(shí)現(xiàn)與fC器件的通信；步驟S4、測(cè)試單元10發(fā)送寄存器讀寫命令驗(yàn)證fC器件40的寄存器讀寫是 否正確，若驗(yàn)證正確，結(jié)束'驗(yàn)i正；若驗(yàn)證不正確，則返回步驟S1，繼續(xù)驗(yàn)證。其中，所述步驟S1中電氣調(diào)節(jié)參數(shù)包括電阻、電平和/或電容調(diào)節(jié)參數(shù)。其中，所述步驟S2中調(diào)整fC總線的電氣性能參數(shù)包括對(duì)產(chǎn)C總線的電阻 值、電平值和/或電容值的調(diào)節(jié)。其中，所述步驟S4進(jìn)一步包括步驟步驟S41、測(cè)試單元10發(fā)送寄存器單讀寫命令驗(yàn)證fC器件40的寄存器讀寫 是正確；步驟S42、測(cè)試單元10發(fā)送寄存器批量讀寫命令驗(yàn)證^C器件40的寄存器讀 寫是正確。其中，所述步驟S41進(jìn)一步包括步驟步驟S411、測(cè)試單元10發(fā)送寄存器單讀寫命令到電氣時(shí)序控制單元20; 步驟S412、信號(hào)控制單元30在電氣時(shí)序控制單元20的控制下對(duì)fC器件40 的寄存器進(jìn)行單讀寫；步驟S413、測(cè)試單元10判斷fC器件40的寄存器讀寫是否正確，如果寄存 器讀寫的值與設(shè)定的值相同，則讀寫正確，結(jié)束驗(yàn)證；如果寄存器讀寫的值 與設(shè)定的值不同，則讀寫錯(cuò)誤，返回步驟Sl,繼續(xù)驗(yàn)證。其中，所述步驟S42進(jìn)一步包括步驟步驟S421、測(cè)試單元10發(fā)送寄存器批量讀寫命令到電氣時(shí)序控制單元20;步驟S422、信號(hào)控制單元30在電氣時(shí)序控制單元20的控制下對(duì)fC器件40 的寄存器進(jìn)行批量讀寫；步驟S423、測(cè)試單元10判斷fC器件40的寄存器讀寫是否正確，如果寄存 器讀寫的值與設(shè)定的值相同，則讀寫正確，結(jié)束驗(yàn)證；如果寄存器讀寫的值 與設(shè)定的值不同，則讀寫錯(cuò)誤，返回步驟S1，繼續(xù)驗(yàn)證。通過本實(shí)施例所述的fc總線驗(yàn)證方法，可以有效測(cè)試^C總線的電氣和時(shí)序性能，從而確定符合fC總線的電氣和時(shí)序性能的電氣參數(shù)，從而為以后 的fC總線設(shè)計(jì)性能的提升提供了重要依據(jù)。下面結(jié)合具體的電路圖對(duì)本各實(shí)施例的實(shí)現(xiàn)方式進(jìn)行說明。 如圖10所示，測(cè)試單元10運(yùn)行在計(jì)算機(jī)上。電氣時(shí)序控制單元20優(yōu)選采 用型號(hào)為CY7C68013的MCU實(shí)現(xiàn)，所述MCU是通過計(jì)算機(jī)USB的DP與DM接 口連接到計(jì)算才幾端，從而與測(cè)試單元10建立連接。信號(hào)控制單元30優(yōu)選采用 型號(hào)為EP2C35的FPGA實(shí)現(xiàn)。所述MCU通過時(shí)鐘線SCL和數(shù)據(jù)線SDA和FPGA 建立連接。所述FPGA通過時(shí)鐘線SCL和數(shù)據(jù)線SDA和^C器件建立連接。在電阻調(diào)節(jié)部分，優(yōu)選型號(hào)為X9318的邏輯電阻控制器進(jìn)行調(diào)節(jié)，所述邏 輯電阻控制器X9318的選通端/CS,升降控制端U〃D，以及增加輸入^ 1腳/INC分別 和MCU的I/0口PA0,PA1 ， PA2相連，從而實(shí)現(xiàn)MCU對(duì)邏輯電阻控制器X9318的 控制。其中，邏輯電阻控制器X9318的輸出端引腳Rw接^C信號(hào)的上拉電阻高 電平端，輸出端引腳RL接fC的時(shí)鐘線SCL和數(shù)據(jù)線SDA,組成fC總線的上拉 電阻。在電平調(diào)節(jié)部分，優(yōu)選型號(hào)為X9318的邏輯電阻控制器進(jìn)行調(diào)節(jié)，所述邏 輯電阻控制器X9318的選通端引腳/CS,升降控制端引腳U〃D,以及增加輸入端引 腳/INC分別和MCU的I/0口PA3,PA4， PA5相連，從而實(shí)現(xiàn)MCU對(duì)邏輯電阻控制 器X9318的控制。邏輯電阻控制器X9318的輸出端引腳RH接+5V電源，輸出端 ^ 1腳Rw接芯片型號(hào)為OP07的電壓跟隨器以提高輸出阻抗，輸出端引腳Rj妻地端，Rw輸出端接輸出電壓VouT。根據(jù)分壓原理^T =F"'f ( Vsv是+5V,Rout是輸出電阻，Rt是邏輯電阻控制器輸出總電阻10K歐姆)，通過輸出電阻RouT 在電容調(diào)節(jié)部分優(yōu)選型號(hào)為^90100的邏輯二容控制器進(jìn)行調(diào)節(jié)，所述邏輯電容控制器X90100的選通端引腳/CS，升降控制端引腳U〃D,以及增加輸入 端？I腳/INC分別和MCU的I/O 口 PCO,PC 1 ,PC2相連，從而實(shí)現(xiàn)MCU對(duì)邏輯電容 控制器X90100的控制。邏輯電容控制器X90100的輸出端引腳Cp,Cm并聯(lián)到fC 總線上。調(diào)節(jié)邏輯電容控制器X901 OO的輸出電容就可以改變fC總線電容負(fù)載。下面對(duì)該電路的工作原理進(jìn)行具體說明一、實(shí)現(xiàn)電氣參數(shù)調(diào)節(jié)系統(tǒng)上電復(fù)位后，先初始化MCU,通過固件程序的配置使運(yùn)行在計(jì)算機(jī) 上的測(cè)試單元10通過USB與MCU建立連接。測(cè)試單元10發(fā)送電阻、電平和/或 電容電氣調(diào)節(jié)參數(shù)去調(diào)節(jié)I2C總線上的電阻、電平和/或電容。在電阻調(diào)節(jié)部分，測(cè)試單元10是通過以下步驟對(duì)^C總線上的電阻進(jìn)行調(diào)節(jié).步驟A1、測(cè)試單元10通過MCU選通邏輯電阻控制器X9318， MCU的GPIO 口 PAO連接邏輯電阻控制器X9318的/CS端并置低電平，邏輯電阻控制器X9318 工作；步驟A2、 MCU接收來自測(cè)試單元10的電阻調(diào)節(jié)參數(shù)命令，則控制邏輯電 阻控制器X9318改變fC總線上的電阻；此時(shí)，MCU的GPIO口PAl,PA2分別控制 邏輯電阻控制器X9318的升降輸入端U〃D和增加輸入端/INC,實(shí)現(xiàn)輸出電阻的 增加或減小，輸入值存入邏輯電阻控制器X9318內(nèi)部存儲(chǔ)器內(nèi)，以備使用。在電平調(diào)節(jié)部分，測(cè)試單元是通過以下步驟實(shí)現(xiàn)對(duì)fc總線上的電平進(jìn)行調(diào)節(jié)步驟B1、測(cè)試單元10通過MCU選通邏輯電阻控制器X9318, MCU的GPIO 口PA3連接邏輯電阻控制器X9318的/CS端并置低電平，邏輯電阻控制器X9318 工作；步驟B2、 MCU接收來自測(cè)試單元10的電阻調(diào)節(jié)參數(shù)命令，則控制邏輯電 阻調(diào)節(jié)器X9318的改變fC總線上的電阻，從而改變邏輯電阻控制器X9318的輸 出電壓值，改變fC總線上電源電壓VDD;此時(shí)，MCU的GPIO口PA4,PA5分別 控制邏輯電阻控制器X9318的升降輸入腳U/ZD和增加輸入腳/INC,實(shí)現(xiàn)輸出電 阻增加還是減小，進(jìn)一步實(shí)現(xiàn)輸出電壓的增加或減小。在電容調(diào)節(jié)部分，根據(jù)fc協(xié)議規(guī)定，每個(gè)^C總線上的總電容負(fù)載最大值 為400pF,包括導(dǎo)線電容，器件電容，雜散電容等。本發(fā)明實(shí)施例只需控制和改 變導(dǎo)線電容，就可實(shí)現(xiàn)fC總線上的電容的調(diào)節(jié)。調(diào)節(jié)步驟如下步驟C1、測(cè)試單元通過MCU選通邏輯電容控制器X90100， MCU的GPIO 口 PCO連接邏輯電容控制器X90100的/CS端并置低電平，邏輯電容控制器工作；步驟C2、 MCU接收來自測(cè)試單元10的電容調(diào)節(jié)參數(shù)命令，則控制邏輯電 容控制器X90100改變fC總線上的電容；此時(shí)，MCU的GPI0口PC1,PC2分別控制邏輯電容控制器X90100的升降輸入腳U〃D和增加輸入腳/INC,實(shí)現(xiàn)輸出電容 的改變。二、實(shí)現(xiàn)時(shí)序信號(hào)調(diào)節(jié)運(yùn)行在計(jì)算機(jī)上的測(cè)試單元10通過MCU對(duì)FPGA中的寄存器進(jìn)行讀寫，從 而確定時(shí)鐘線SCL和數(shù)據(jù)線SDA的相位關(guān)系，即建立時(shí)間和保持時(shí)間。FPGA提供一個(gè)50M的主時(shí)鐘，并以這個(gè)時(shí)鐘為源產(chǎn)生計(jì)數(shù)器A和計(jì)數(shù)器 B。計(jì)數(shù)器A的模數(shù)為60，計(jì)數(shù)器B記錄計(jì)數(shù)器A滿的次數(shù)。計(jì)數(shù)器A的模數(shù)決 定了時(shí)鐘線SCL的頻率。例如計(jì)數(shù)器A的模數(shù)為60，時(shí)鐘線SCL即為400K。以計(jì)數(shù)器A和計(jì)數(shù)器B為坐標(biāo)，產(chǎn)生固定的串行時(shí)鐘SCLK。例如讀過程 產(chǎn)生串行時(shí)鐘SCLK是38個(gè)，寫過程產(chǎn)生串行時(shí)鐘SCLK是28個(gè)。產(chǎn)生的SCLK 信號(hào)與脈寬為20ns的高脈沖相或，脈沖產(chǎn)生時(shí)，串行時(shí)鐘SCLK應(yīng)該為低；或 者產(chǎn)生的SCLK信號(hào)與脈寬為20ns的低脈沖相與，脈沖產(chǎn)生時(shí)，串行時(shí)鐘SCLK 應(yīng)該為高。以上產(chǎn)生的^R沖與原來的SCLK產(chǎn)生的信號(hào)相與或相或，即為添加 了毛刺的SCLK信號(hào)。實(shí)現(xiàn)fC器件的寄存器讀寫在實(shí)現(xiàn)對(duì)fC總線上的電阻、電平和/或電容調(diào)節(jié)以后，MCU接收運(yùn)行在計(jì) 算機(jī)上的測(cè)試單元10所發(fā)送的寄存器讀寫命令，從而控制FPGA實(shí)現(xiàn)對(duì)^C總線 上的^C器件的寄存器進(jìn)行讀寫。所述測(cè)試單元10對(duì)所讀寫的fC器件的寄存器 進(jìn)行驗(yàn)證，以驗(yàn)證對(duì)^C器件40的寄存器的讀寫是否正確。其中，fc總線上的fc器件的寄存器的讀寫又分為寄存器單讀寫和寄存器批量讀寫。寄存器單讀寫是測(cè)試單元10根據(jù)fC協(xié)議規(guī)定的數(shù)據(jù)格式對(duì)某個(gè)寄 存器地址寫入或讀出其中的數(shù)據(jù)，再與預(yù)先設(shè)定的值進(jìn)行對(duì)比，以確定當(dāng)前 寄存器的讀寫是否正確。寄存器批量讀寫是測(cè)試單元10根據(jù)fC協(xié)議規(guī)定的數(shù) 據(jù)格式，寫入或讀出這些連續(xù)寄存器地址和值，再與預(yù)先設(shè)定的這些連續(xù)的 寄存器地址和值進(jìn)行對(duì)比，以確定這些連續(xù)寄存器的讀寫是否正確。以上實(shí)施例，只列舉了本發(fā)明優(yōu)選的幾種實(shí)施方式。本發(fā)明還可以采用其 他的測(cè)試方式驗(yàn)證fC器件的電氣和時(shí)序性能。例如采用邏輯電阻調(diào)節(jié)模塊 101、邏輯電平調(diào)節(jié)模塊102和^C寄存器單讀寫模塊配合的方式進(jìn)行測(cè)試、采 用邏輯電阻調(diào)節(jié)模塊IOI、邏輯電容調(diào)節(jié)模塊103和fC寄存器單讀寫模塊配合 的方式進(jìn)行測(cè)試或采用邏輯電平調(diào)節(jié)模塊IOI、邏輯電容調(diào)節(jié)模塊103和fC寄 存器單讀寫模塊配合的方式進(jìn)行測(cè)試等。本發(fā)明所述的12。驗(yàn)證系統(tǒng)不但可以 單獨(dú)調(diào)試某一個(gè)參數(shù)，而且可以聯(lián)合調(diào)試幾個(gè)參數(shù)或全部參數(shù)，從而比較全面 地驗(yàn)證IC器件的^C總線性能，并對(duì)之后的fC總線設(shè)計(jì)性能的提升提供了重要 依據(jù)。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，并非因此限制本發(fā)明的專利范圍， 凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接 或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種I2C總線驗(yàn)證系統(tǒng)，其特征在于，包括測(cè)試單元，發(fā)送電氣調(diào)節(jié)參數(shù)以驗(yàn)證I2C器件的寄存器讀寫是否正確；電氣時(shí)序控制單元，分別與測(cè)試單元和I2C器件電連接，接收電氣調(diào)節(jié)參數(shù)，調(diào)整I2C總線的電氣性能參數(shù)，產(chǎn)生I2C總線時(shí)序信號(hào)；信號(hào)控制單元，分別與電氣時(shí)序控制單元和I2C器件電連接，調(diào)整I2C總線時(shí)序信號(hào)，并對(duì)I2C器件的寄存器進(jìn)行讀寫。
2. 根據(jù)權(quán)利要求1所述的PC總線驗(yàn)證系統(tǒng)，其特征在于 所述測(cè)試單元包括邏輯電阻調(diào)節(jié)模塊和PC寄存器讀寫模塊，所述邏輯電阻調(diào)節(jié)模塊與電氣時(shí)序控制單元連接，發(fā)送阻值調(diào)節(jié)參數(shù)以調(diào)節(jié)fC總線上 的電阻；所述fC寄存器讀寫模塊與電氣時(shí)序控制單元連接，發(fā)送寄存器讀寫 命令以驗(yàn)證fC器件的寄存器讀寫是否正確。
3. 根據(jù)權(quán)利要求1所述的^C總線驗(yàn)證系統(tǒng)，其特征在于所述測(cè)試單元包括邏輯電平調(diào)節(jié)模塊和^C寄存器讀寫模塊，所述邏輯 電平調(diào)節(jié)模塊與電氣時(shí)序控制單元連接，發(fā)送阻值調(diào)節(jié)參數(shù)以調(diào)節(jié)fc總線上 的電平；所述fC寄存器讀寫模塊與電氣時(shí)序控制單元連接，發(fā)送寄存器讀寫 命令以驗(yàn)證fC器件的寄存器讀寫是否正確。
4. 根據(jù)權(quán)利要求1所述的^C總線驗(yàn)證系統(tǒng)，其特征在于 所述測(cè)試單元包括邏輯電容調(diào)節(jié)模塊和^C寄存器讀寫模塊；所述邏輯電容調(diào)節(jié)模塊與電氣時(shí)序控制單元連接，發(fā)送電容調(diào)節(jié)參數(shù)以調(diào)節(jié)fc總線上 的電容；所述fC寄存器讀寫^f莫塊與電氣時(shí)序控制單元連接，發(fā)送寄存器讀寫 命令以驗(yàn)證fC器件的寄存器讀寫是否正確。
5. 根據(jù)權(quán)利要求2所述的I2C總線驗(yàn)證系統(tǒng)，其特征在于 所述測(cè)試單元還包括邏輯電平調(diào)節(jié)模塊，所述邏輯電平調(diào)節(jié)模塊與電氣時(shí)序控制單元連接，發(fā)送阻值調(diào)節(jié)參數(shù)以調(diào)節(jié)12C總線上的電平。
6. 根據(jù)權(quán)利要求2所述的I2C總線驗(yàn)證系統(tǒng)，其特征在于所述測(cè)試單元還包括邏輯電容調(diào)節(jié)模塊，所述邏輯電容調(diào)節(jié)模塊與電氣 時(shí)序控制單元連接，發(fā)送電容調(diào)節(jié)參數(shù)以調(diào)節(jié)I2C總線上的電容。
7. 根據(jù)權(quán)利要求1所述的fC總線驗(yàn)證系統(tǒng)，其特征在于所述測(cè)試單元包括與電氣時(shí)序控制單元連接的邏輯電阻調(diào)節(jié)模塊、邏輯 電平調(diào)節(jié)模塊、邏輯電容調(diào)節(jié)模塊和/或fC寄存器讀寫模塊；所述邏輯電阻調(diào)節(jié)模塊用于發(fā)送阻值調(diào)節(jié)參數(shù)以調(diào)節(jié)12 C總線上的電阻；所述邏輯電平調(diào)節(jié)模塊用于發(fā)送阻值調(diào)節(jié)參數(shù)以調(diào)節(jié)fc總線上的電平；所述邏輯電容調(diào)節(jié)模塊用于發(fā)送電容調(diào)節(jié)參數(shù)以調(diào)節(jié)fC總線上的電谷，所述fc寄存器讀寫模塊用于發(fā)送寄存器讀寫命令以驗(yàn)證fc器件的寄存 器讀寫是否正確。
8. 根據(jù)權(quán)利要求l至7任一項(xiàng)所述的fC總線驗(yàn)證系統(tǒng)，其特征在于 所述信號(hào)控制單元包括時(shí)序控制模塊、毛刺產(chǎn)生模塊及fC控制模塊；所述 時(shí)序控制模塊電氣時(shí)序控制單元連接，調(diào)整I2C總線上串行時(shí)鐘線和串行數(shù) 據(jù)線的相位關(guān)系；所述毛刺產(chǎn)生模塊與時(shí)序控制模塊連接，在串行時(shí)鐘線產(chǎn) 生符合fC規(guī)范的毛刺信號(hào)；所述fC控制模塊與毛刺產(chǎn)生模塊連接，實(shí)現(xiàn) 對(duì)fC器件寄存器的讀寫。
9. 一種fC總線驗(yàn)證方法，其特征在于，通過使用fC總線驗(yàn)證系統(tǒng)對(duì)fC 總線性能進(jìn)行驗(yàn)證，所述^C總線驗(yàn)證系統(tǒng)包括測(cè)試單元、電氣時(shí)序控制單元、 信號(hào)控制單元及fC器件；還包括步驟步驟S1、測(cè)試單元發(fā)送電氣調(diào)節(jié)參數(shù)；步驟S2、電氣時(shí)序控制單元接收電氣調(diào)節(jié)參數(shù)，調(diào)整^C總線的電氣性能參數(shù)，產(chǎn)生fC總線時(shí)序信號(hào)；步驟S3、信號(hào)控制單元調(diào)整fC總線時(shí)序信號(hào)，實(shí)現(xiàn)與I^器件的通信； 步驟S4、測(cè)試單元發(fā)送寄存器讀寫命令驗(yàn)證fC器件的寄存器讀寫是否正確，若驗(yàn)證正確，結(jié)束驗(yàn)證；若驗(yàn)證不正確，則返回步驟Sl,繼續(xù)-驗(yàn)i正。
10. 根據(jù)權(quán)利要求9所述的fC總線驗(yàn)證方法，其特征在于 所述步驟S2中調(diào)整fC總線的電氣性能參數(shù)包括對(duì)fC總線的電阻值、電平值和/或電容值的調(diào)節(jié)。
11. 根據(jù)權(quán)利要求9所述的fC總線驗(yàn)證方法，其特征在于所述步驟S4 進(jìn)一步包括步驟步驟S41、測(cè)試單元發(fā)送寄存器單讀寫命令驗(yàn)證fC器件的寄存器讀寫是正確；步驟S42、測(cè)試單元發(fā)送寄存器批量讀寫命令驗(yàn)證^C器件的寄存器讀寫 是正確。
12. 根據(jù)權(quán)利要求ll所述的fC總線驗(yàn)證方法，其特征在于，所述步驟S41 進(jìn)一步包括步驟步驟S411、測(cè)試單元發(fā)送寄存器單讀寫命令到電氣時(shí)序控制單元； 步驟S412、信號(hào)控制單元在電氣時(shí)序控制單元的控制下對(duì)fC器件的寄 存器進(jìn)行單讀寫；步驟S413、測(cè)試單元判斷fC器件的寄存器讀寫是否正確，如果寄存器 讀寫的值與設(shè)定的值相同，則讀寫正確，結(jié)束驗(yàn)證；如果寄存器讀寫的值與 設(shè)定的值不同，則讀寫錯(cuò)誤，返回步驟S1，繼續(xù)驗(yàn)證。
13. 根據(jù)權(quán)利要求ll所述的fC總線驗(yàn)證方法，其特征在于，所述步驟S42 進(jìn)一步包括步驟步驟S421、測(cè)試單元發(fā)送寄存器批量讀寫命令到電氣時(shí)序控制單元； 步驟S422、信號(hào)控制單元在電氣時(shí)序控制單元的控制下對(duì)fC器件的寄存器進(jìn)行批量讀寫；步驟S423、測(cè)試單元判斷fC器件的寄存器讀寫是否正確，如果寄存器讀寫的值與設(shè)定的值相同，則讀寫正確，結(jié)束驗(yàn)證；如果寄存器讀寫的值與設(shè)定的值不同，則讀寫錯(cuò)誤，返回步驟S1，繼續(xù)驗(yàn)證。
全文摘要
本發(fā)明提供一種I²C總線驗(yàn)證系統(tǒng)，包括測(cè)試單元、電氣時(shí)序控制單元、信號(hào)控制單元及I²C器件；本發(fā)明還提供一種I²C總線驗(yàn)證方法包括步驟步驟S1.測(cè)試單元發(fā)送電氣調(diào)節(jié)參數(shù)；步驟S2.電氣時(shí)序控制單元接收電氣調(diào)節(jié)參數(shù)，調(diào)整I²C總線的電氣性能參數(shù)，產(chǎn)生I²C總線時(shí)序信號(hào)；步驟S3.信號(hào)控制單元調(diào)整I²C總線時(shí)序信號(hào)，實(shí)現(xiàn)與I²C器件的通信；步驟S4.測(cè)試單元發(fā)送寄存器讀寫命令驗(yàn)證I²C器件的寄存器讀寫是否正確，若正確，結(jié)束驗(yàn)證；若不正確，則返回步驟S1，繼續(xù)驗(yàn)證。本發(fā)明能有效驗(yàn)證I²C總線的電氣和時(shí)序性能，從而為以后I²C總線設(shè)計(jì)性能的提升提供了重要依據(jù)。
文檔編號(hào)G06F11/267GK101604277SQ20081010043
公開日2009年12月16日 申請(qǐng)日期2008年6月11日 優(yōu)先權(quán)日2008年6月11日
發(fā)明者余志龍, 圳 張, 翔 張, 陳法軍 申請(qǐng)人:比亞迪股份有限公司