專利名稱：一種解決dsp與低速輸出設備數(shù)據(jù)傳輸匹配的方法
技術(shù)領(lǐng)域：
本發(fā)明專利涉及DSP芯片系統(tǒng)的低速輸出設備的擴展，當信號經(jīng)過DSP系統(tǒng)處理， 并要求傳輸?shù)降退佥敵鲈O備時，需要進行DSP芯片與低速輸出設備之間的接口系統(tǒng)的設 計。尤其是一種解決DSP與低速輸出設備數(shù)據(jù)傳輸匹配的方法。
背景技術(shù)：
當今DSP技術(shù)在各個領(lǐng)域被廣泛采用，很多系統(tǒng)不僅要求DSP能完成數(shù)字濾波、
頻譜計算等特定算法的功能，還要求能夠把最終的處理結(jié)果輸出、顯示出來，供人們實時存 儲、了解和監(jiān)視。 DSP芯片系統(tǒng)有別于一般的MCU (Micro Controller Unit)，它是專為信號處理而 設計的一種高速微處理器系統(tǒng)，時鐘頻率通常比較高。低速輸出設備系統(tǒng)通常已做成模塊 化的結(jié)構(gòu)形式，它由內(nèi)部的MCU芯片來統(tǒng)一管理系統(tǒng)中的各個單元，并且一般都有緩存，能 夠保證緩存中的數(shù)據(jù)不斷輸出到設備終端上。低速輸出設備中MCU系統(tǒng)時鐘頻率與DSP的 時鐘頻率相比要低很多，因此如何匹配兩個系統(tǒng)之間相差懸殊的數(shù)據(jù)通信速率，成為解決 DSP系統(tǒng)擴展低速輸出設備系統(tǒng)的關(guān)鍵問題。 目前常用的解決方案是以CPLD(Complex Programmable Logic Device)芯片為核 心來構(gòu)建接口和時序匹配電路。這種方案雖然接口芯片數(shù)量少，比較適合復雜系統(tǒng)的集成 開發(fā)，但是對于簡單的DSP擴展低速輸出設備的系統(tǒng)顯得并不實用，尤其是對于DSP系統(tǒng)開 發(fā)的初學者來說，對此往往望而卻步，無從下手。因為雖然接口系統(tǒng)的設計集中在CPLD編 程上，但大多數(shù)從事電子設計時間不長的人未必都熟悉CPLD開發(fā)環(huán)境和編程方法，這樣無 形中增加了這類DSP系統(tǒng)開發(fā)的門檻，不利于DSP系統(tǒng)的普及和開發(fā)。
所以，對于接口系統(tǒng)在設計方法上，需要一種比較直觀的技術(shù)方案，不需要CPLD 芯片，針對具體I/O地址分配，構(gòu)造地址譯碼邏輯電路，與DSP的寫信號配合，產(chǎn)生數(shù)據(jù)鎖存 觸發(fā)信號，使得DSP系統(tǒng)數(shù)據(jù)總線上要顯示的數(shù)據(jù)被鎖存在鎖存器端口上，供低速輸出設 備系統(tǒng)讀取，并被實時輸出到低速輸出設備終端。

發(fā)明內(nèi)容
為了克服使用CPLD芯片帶來的一些局限性，本發(fā)明的目的在于提供一種利用常 規(guī)邏輯器件和鎖存器，實現(xiàn)地址譯碼和數(shù)據(jù)鎖存功能，并匹配控制信號和傳輸數(shù)據(jù)的時序 關(guān)系，解決DSP系統(tǒng)與擴展的低速輸出設備數(shù)據(jù)傳輸匹配的問題，達到兩者之間協(xié)同工作 的目的。 為實現(xiàn)上述目的，本發(fā)明專利采用了如下技術(shù)方案 所述方法根據(jù)所擴展低速輸出設備在DSP系統(tǒng)中所對應的1/0地址空間范圍，確 定低速輸出設備的片選地址，利用常規(guī)邏輯芯片器件之間的配合，實現(xiàn)針對低速輸出設備 的地址譯碼。 進一步地，將地址譯碼片選信號與DSP的寫信號相邏輯，得到對DSP數(shù)據(jù)總線上的
3數(shù)據(jù)具有鎖存功能的鎖存器的的觸發(fā)信號，該信號采用上升沿觸發(fā)。 進一步地，當DSP執(zhí)行向低速輸出設備的寫指令時，要向低速輸出設備傳送的數(shù) 據(jù)或指令將被鎖存在數(shù)據(jù)鎖存器的端口 。 進一步地，所有針對低速輸出設備的控制信號和要向低速輸出設備傳送的數(shù)據(jù)都 必須經(jīng)過隔離與電平轉(zhuǎn)換系統(tǒng)才能達到低速輸出設備，因為低速輸出設備的供電系統(tǒng)一般 與DSP是不同的，兩者之間必須經(jīng)過電平隔離、轉(zhuǎn)換和總線驅(qū)動等處理才能在一起正常工 作。 進一步地，通過對DSP GPIO端口的編程，實現(xiàn)DSP的GPIO端口對低速輸出設備控
制信號時序的控制，使得DSP數(shù)據(jù)總線上的信息正常傳輸?shù)降退佥敵鲈O備上。 進一步地，針對電平轉(zhuǎn)換與驅(qū)動電路芯片的總線數(shù)據(jù)傳輸方向的控制，采用DSP
的一根GPIO線來實時控制。 進一步地，將低速輸出設備的讀信號線、寫信號線、控制命令與數(shù)據(jù)切換信號線均 用不同的DSP的GPIO線來靈活控制。 根據(jù)上述所言，本發(fā)明方法可以用于完成當DSP芯片系統(tǒng)需要擴展低速輸出終端 時，針對兩個系統(tǒng)之間接口系統(tǒng)的設計。由于DSP芯片系統(tǒng)的時鐘頻率相比于低速輸出設 備系統(tǒng)的時鐘頻率要高很多，因此需要設計合理的接口電路系統(tǒng)來完成對低速輸出設備的 擴展，并在低速輸出設備終端正確得到DSP的輸出信息。本系統(tǒng)依靠低功耗、快速邏輯電 路，將DSP系統(tǒng)寫出的數(shù)據(jù)可靠地鎖存在數(shù)據(jù)鎖存器端口 ，使得低速輸出設備系統(tǒng)能夠正 確捕捉到DSP數(shù)據(jù)總線上快速變化的數(shù)據(jù)信號，并讀入其系統(tǒng)內(nèi)部緩存中，依次將要輸出 的數(shù)據(jù)傳輸?shù)浇K端界面上。 本發(fā)明專利可適用于各種DSP芯片擴展低速輸出設備的電路設計中，其特點在于 不需要使用CPLD芯片來做控制信號的時序控制和數(shù)據(jù)鎖存，以達到快速DSP系統(tǒng)和低速輸 出設備系統(tǒng)之間的協(xié)同工作，避免了對CPLD開發(fā)環(huán)境及其編程工具的學習掌握；利用上升 沿觸發(fā)鎖存器來撲捉DSP數(shù)據(jù)總線上要顯示的數(shù)據(jù)；使用電平轉(zhuǎn)換與驅(qū)動芯片來隔離DSP 系統(tǒng)與低速輸出設備；針對低速輸出設備的控制信號線均由DSP的不同GPIO端口線來對 應，通過對DSP的GPIO端口的控制，實現(xiàn)對低速輸出設備各個控制信號的操縱；針對隔離與 電平轉(zhuǎn)換模塊的總線數(shù)據(jù)傳輸方向的控制，采用DSP的GPIO來實時控制。
另外，上述這種通過本發(fā)明所實現(xiàn)的電路設計方法給不熟悉CPLD芯片編程、但需 要進行DSP芯片擴展低速輸出設備電路設計的人員提供了方便，使得他們可以不依靠CPLD 等器件，就可以實現(xiàn)DSP擴展低速輸出設備的電路設計。該設計具有穩(wěn)定、可靠、實用、成本 低廉等優(yōu)點。


以下結(jié)合附圖和具體實施方式
來進一步說明本發(fā)明。
圖1是本發(fā)明專利具體實施例的結(jié)構(gòu)框圖。
具體實施例方式
為了使本發(fā)明實現(xiàn)的技術(shù)手段、創(chuàng)作特征、達成目的與功效易于明白了解，下面結(jié) 合具體圖示，進一步闡述本發(fā)明。
4
本發(fā)明專利方法涉及的DSP芯片擴展低速輸出設備接口系統(tǒng)位于DSP芯片系統(tǒng)與
低速輸出設備系統(tǒng)的中間，承擔地址譯碼、數(shù)據(jù)傳輸、控制信號時序匹配等任務。 如圖1所示，上述接口系統(tǒng)包括DSP芯片系統(tǒng)相關(guān)電路、地址譯碼電路、邏輯電
路、數(shù)據(jù)鎖存電路、隔離與電平轉(zhuǎn)換電路、低速輸出設備系統(tǒng)相關(guān)電路。
本發(fā)明專利的具體工作原理如下 首先根據(jù)所擴展低速輸出設備在DSP系統(tǒng)中所對應的1/0地址空間范圍，確定低
速輸出設備合適的片選地址，利用常規(guī)邏輯芯片器件之間的配合，實現(xiàn)針對低速輸出設備 的地址譯碼。該I/0地址譯碼由圖中的地址譯碼邏輯電路部分來承擔。接著將DSP寫信號 與地址譯碼邏輯電路的輸出片選信號做邏輯運算，得到數(shù)據(jù)鎖存觸發(fā)信號，這里的相關(guān)邏 輯運算由圖中的邏輯電路模塊來承擔。這時候，通過軟件指令向低速輸出設備寫數(shù)據(jù)，這一 指令可以使要傳輸?shù)臄?shù)據(jù)在某個時刻穩(wěn)定地出現(xiàn)在數(shù)據(jù)總線上，這時通過對數(shù)據(jù)鎖存器觸 發(fā)的控制，可以將要傳輸?shù)臄?shù)據(jù)鎖存在鎖存器的端口上，這一部分電路由圖中數(shù)據(jù)鎖存模 塊來承擔。所有針對低速輸出設備系統(tǒng)的控制信號、總線上要顯示的數(shù)據(jù)等都需要經(jīng)過電 平隔離與信號驅(qū)動電路的處理，這部分電路由圖中的隔離與電平轉(zhuǎn)換模塊來承擔。低速輸 出設備實時地將隔離與電平轉(zhuǎn)換模塊輸出的數(shù)據(jù)讀入其內(nèi)部的緩存中，并依次傳輸至低速 輸出設備的終端顯示單元。 實際使用中，當信息經(jīng)DSP系統(tǒng)處理完畢，需要傳輸至低速輸出設備的時候， 一般 通過寫指令將控制命令或數(shù)據(jù)傳送到低速輸出設備地址端口上去，這時候通過地址譯碼獲 得片選信號，唯一選通低速輸出設備，本系統(tǒng)由于涉及高速DSP芯片與低速輸出設備協(xié)同 工作的問題，因此需要數(shù)據(jù)鎖存單元，在具體實施中，是將地址譯碼產(chǎn)生的片選信號先通過 一個邏輯門電路，改變其選通時的電平狀態(tài)，然后和這時的DSP寫信號做邏輯運算，因為只 有DSP的寫信號產(chǎn)生上升沿跳變的時候，要寫的數(shù)據(jù)才會穩(wěn)定地出現(xiàn)在數(shù)據(jù)總線上，因此 當DSP寫信號與經(jīng)過改變的地址譯碼片選信號相邏輯運算，產(chǎn)生高電平時，表明這時選通 低速輸出設備，同時要向低速輸出設備輸出的數(shù)據(jù)信號已經(jīng)穩(wěn)定在數(shù)據(jù)總線上，此時可以 鎖存數(shù)據(jù)信號，因此DSP寫信號與經(jīng)過改變的地址譯碼片選信號相邏輯運算而產(chǎn)生的信號 可作為上升沿觸發(fā)鎖存器的觸發(fā)信號。數(shù)據(jù)被鎖存后，只有再產(chǎn)生上升沿觸發(fā)，才會重新鎖 存總線上的數(shù)據(jù)，如果觸發(fā)端一直保持高電平或低電平，都不會改變鎖存器輸出端口的電 平狀態(tài)，這種狀態(tài)下，可以保證低速輸出設備可靠地讀取鎖存器端口的數(shù)據(jù)?？刂菩盘柡蛿?shù) 據(jù)信號到達低速輸出設備之前，還要經(jīng)過隔離與電平轉(zhuǎn)換模塊，將DSP 1/0系統(tǒng)的電平體 系轉(zhuǎn)換為低速輸出設備系統(tǒng)的信號電平體系，并增強數(shù)據(jù)總線的驅(qū)動能力。經(jīng)過隔離與電 平轉(zhuǎn)換模塊的處理，使得鎖存器端口的數(shù)據(jù)可以被低速輸出設備正常讀取。DSP的GPIO端 口可以正常控制低速輸出設備的讀寫信號線、復位信號線以及命令/數(shù)據(jù)切換等控制信號 線，通過軟件編程控制DSP GPIO的狀態(tài)來構(gòu)造低速輸出設備系統(tǒng)的工作時序，完成DSP向 低速輸出設備的數(shù)據(jù)傳輸和低速輸出設備正常的工作任務。 綜上所述，本發(fā)明專利滿足了快速DSP芯片系統(tǒng)擴展低速輸出設備時針對接口電 路的設計要求，實際使用穩(wěn)定可靠，系統(tǒng)響應迅速。電路結(jié)構(gòu)簡潔、直觀，易于理解，具有開 發(fā)周期短、簡單實用等 點。尤其對廣大DSP系統(tǒng)開發(fā)的初學者來說，具有易于學習、掌握 和應用的特點，突破了以往DSP第三方技術(shù)公司通過CPLD對系統(tǒng)開發(fā)板人為設置的技術(shù)門 檻，有利于廣大DSP系統(tǒng)開發(fā)人員快速上手、實施系統(tǒng)開發(fā)。本發(fā)明專利充分考慮到了系統(tǒng)控制的靈活性，盡量采用GPIO的控制形式，通過軟件設置來對隔離與電平轉(zhuǎn)換模塊、低速 輸出設備的各個控制信號進行控制。通過這種方法可以方便地模擬低速輸出設備的工作時 序，使得高速DSP芯片系統(tǒng)能夠和它們協(xié)調(diào)地在一起工作。實際表明，依本發(fā)明專利所構(gòu)造 的系統(tǒng)完全達到與采用CPLD等芯片的接口系統(tǒng)一樣的工作效果。 以上顯示和描述了本發(fā)明的基本原理和主要特征和本發(fā)明的優(yōu)點。本行業(yè)的技術(shù) 人員應該了解，本發(fā)明不受上述實施例的限制，上述實施例和說明書中描述的只是說明本 發(fā)明的原理，在不脫離本發(fā)明精神和范圍的前提下，本發(fā)明還會有各種變化和改進，這些變 化和改進都落入要求保護的本發(fā)明范圍內(nèi)。本發(fā)明要求保護范圍由所附的權(quán)利要求書及其 等效物界定。
權(quán)利要求
一種解決DSP與低速輸出設備數(shù)據(jù)傳輸匹配的方法，其特征在于，所述方法根據(jù)所擴展低速輸出設備在DSP系統(tǒng)中所對應的I/O地址空間范圍，確定低速輸出設備的片選地址，利用常規(guī)邏輯芯片器件之間的配合，實現(xiàn)針對低速輸出設備的地址譯碼。
2. 根據(jù)權(quán)利要求l的解決DSP與低速輸出設備數(shù)據(jù)傳輸匹配的方法，其特征在于，將地 址譯碼片選信號與DSP的寫信號相邏輯，得到對DSP數(shù)據(jù)總線上的數(shù)據(jù)具有鎖存功能的鎖 存器的的觸發(fā)信號，該信號采用上升沿觸發(fā)。
3. 根據(jù)權(quán)利要求1的解決DSP與低速輸出設備數(shù)據(jù)傳輸匹配的方法，其特征在于，當 DSP執(zhí)行向低速輸出設備的寫指令時，要向低速輸出設備傳送的數(shù)據(jù)或指令將被鎖存在數(shù) 據(jù)鎖存器的端口。
4. 根據(jù)權(quán)利要求l的解決DSP與低速輸出設備數(shù)據(jù)傳輸匹配的方法，其特征在于，所有 針對低速輸出設備的控制信號和要向低速輸出設備傳送的數(shù)據(jù)都必須經(jīng)過隔離與電平轉(zhuǎn) 換系統(tǒng)才能達到低速輸出設備。
5. 根據(jù)權(quán)利要求l的解決DSP與低速輸出設備數(shù)據(jù)傳輸匹配的方法，其特征在于，通過 對DSP GPIO端口的編程，實現(xiàn)DSP的GPIO端口對低速輸出設備控制信號時序的控制，使得 DSP數(shù)據(jù)總線上的信息正常傳輸?shù)降退佥敵鲈O備上。
6. 根據(jù)權(quán)利要求1的解決DSP與低速輸出設備數(shù)據(jù)傳輸匹配的方法，其特征在于，針 對電平轉(zhuǎn)換與驅(qū)動電路芯片的總線數(shù)據(jù)傳輸方向的控制，采用DSP的一根GPIO線來實時控 制。
7. 根據(jù)權(quán)利要求l的解決DSP與低速輸出設備數(shù)據(jù)傳輸匹配的方法，其特征在于，將低 速輸出設備的讀信號線、寫信號線、控制命令與數(shù)據(jù)切換信號線均用不同的DSP的GPIO線 來靈活控制。
全文摘要
本發(fā)明公開了一種解決DSP與低速輸出設備數(shù)據(jù)傳輸匹配的方法。其涉及高速DSP(數(shù)字信號處理器)芯片擴展低速輸出設備的電路系統(tǒng)設計。該電路系統(tǒng)包括DSP、地址譯碼、邏輯電路、數(shù)據(jù)鎖存、隔離與電平轉(zhuǎn)換、低速輸出設備。該發(fā)明方案不需要CPLD等類似器件，免去了針對CPLD芯片的程序開發(fā)，簡單邏輯芯片譯碼和數(shù)據(jù)鎖存芯片的配合，替代了CPLD芯片的功能，通過對數(shù)據(jù)鎖存芯片的巧妙應用，能夠適時捕捉到數(shù)據(jù)總線上需要傳輸?shù)臄?shù)據(jù)的穩(wěn)定信號，供給低速輸出設備系統(tǒng)可靠讀取。
文檔編號G06F3/00GK101751115SQ20081004416
公開日2010年6月23日 申請日期2008年12月22日 優(yōu)先權(quán)日2008年12月22日
發(fā)明者張有志, 張穎, 方敏, 朱大奇, 楊文才, 毛培, 王曉峰, 范雪寧, 謝宏, 閆凡勇 申請人:上海海事大學