專利名稱：使用串口閃存的pci設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種使用串口閃存的PCI設(shè)備，該設(shè)備基于局部總線標(biāo)準(zhǔn)規(guī)范應(yīng) 用于數(shù)據(jù)安全領(lǐng)域，該設(shè)備利用PCI接口芯片對(duì)存儲(chǔ)數(shù)據(jù)進(jìn)行物理隔離、保護(hù)、還原，確保更高的數(shù)據(jù)安全性。
技術(shù)背景以前計(jì)算機(jī)隔離技術(shù)為單純的機(jī)械隔離，而PCI總線的擴(kuò)展ROM控制卡的專用 芯片提供可電擦寫只讀存儲(chǔ)器閃存-ROM，專用于各種PCI擴(kuò)展ROM卡，包括系統(tǒng) 還原卡、數(shù)據(jù)保護(hù)卡、安全卡等，所以更專業(yè)、更美觀、更方便、更便宜、更省 心。目前的技術(shù)條件下，大多數(shù)閃存-ROM為并行數(shù)據(jù)處理，由于并行閃存-ROM 成本高，所以幾乎不可能以大規(guī)模商業(yè)化的價(jià)格實(shí)現(xiàn)。PCI局部總線(Peripheral Component Interconnect,周邊元件擴(kuò)展接口) PCI局部總線標(biāo)準(zhǔn)的制定主要目的是為了實(shí)現(xiàn)一種將周邊設(shè)備與處理器高速結(jié) 合起來的總線結(jié)構(gòu)，以便適應(yīng)用戶對(duì)于數(shù)據(jù)率越來越高的要求。使用PCI總線結(jié) 構(gòu)的設(shè)備，可以達(dá)到理論上峰值為132Mbytes/s的數(shù)據(jù)率，雖然這個(gè)數(shù)字會(huì)因?yàn)?總線的繁忙和設(shè)備自身的原因而和實(shí)際值有些出入，但是達(dá)到60Mbytes/s的平 均傳送數(shù)據(jù)率還是有可能的。使用PCI總線一個(gè)突出的優(yōu)點(diǎn)是CPU(中央處理器) 占用率極低，它和存儲(chǔ)器之間的交互基本上通過DMA方式，所以需要高數(shù)據(jù)率和 低耗的場(chǎng)合，都可以使用PCI總線設(shè)備。為了向計(jì)算機(jī)系統(tǒng)提供PCI設(shè)備識(shí)別信 息，已有的PCI總線接口模塊通常有兩種，一種是直接由一個(gè)專用接口芯片構(gòu)成， 另一種是由一個(gè)PCI接口芯片和一個(gè)配置芯片構(gòu)成。在專用接口芯片的方案中， 各廠家為自己的擴(kuò)展ROM卡定制專用接口芯片。PCI設(shè)備識(shí)別信息直接固化在專 用接口芯片中，所以該芯片將只能用于某一個(gè)廠家的某一個(gè)設(shè)備；并且由于定制 芯片就像開模具一樣，存在"開模費(fèi)"和"單個(gè)產(chǎn)品的直接成本費(fèi)"。本發(fā)明是使用串口閃存的PCI設(shè)備，它基于局部總線標(biāo)準(zhǔn)應(yīng)用于數(shù)據(jù)安全領(lǐng) 域，該設(shè)備利用PCI接口芯片對(duì)存儲(chǔ)數(shù)據(jù)進(jìn)行物理隔離、保護(hù)、還原，確保更高 的數(shù)據(jù)安全性。由于本發(fā)明設(shè)備采用串口閃存連接方式，所以使其相對(duì)于并行FLASH-ROM成本降低，更能以大規(guī)模商業(yè)化的價(jià)格實(shí)現(xiàn)。 發(fā)明內(nèi)容技術(shù)問題本發(fā)明的目的是提供一種基于局部總線標(biāo)準(zhǔn)的使用串口閃存的 PCI設(shè)備應(yīng)用于數(shù)據(jù)安全領(lǐng)域，該設(shè)備利用PCI接口芯片對(duì)存儲(chǔ)數(shù)據(jù)進(jìn)行物理隔 離、保護(hù)、還原，確保更高的數(shù)據(jù)安全性，實(shí)現(xiàn)串并數(shù)據(jù)的轉(zhuǎn)換并解決串并數(shù)據(jù) 通信間的速度匹配問題。技術(shù)方案本發(fā)明公開了一種使用串口閃存的PCI設(shè)備，該設(shè)備與總線主設(shè) 備連接，該設(shè)備包括PCI接口芯片、串口閃存，總線主設(shè)備中的AD、 PAR端口依 次對(duì)應(yīng)接PCI接口芯片中的AD、PAR端口，總線主設(shè)備中的CBEO、IDSELO、FRAMEO、 IRDYO、 CLKO、 RSTO輸出端口依次對(duì)應(yīng)接PCI接口芯片中的CBE1 、 IDSEL1 、 FRAME 1 、 IRDY1、 CLK1、 RST1輸入端口，總線主設(shè)備中的TRDYttl、 DEVSEU1、 ST0Pftl輸 入端口依次對(duì)應(yīng)接PCI接口芯片中的TRDY恥、DEVSEL恥、STOP恥輸出端口；串 口閃存中的SO輸出端口接PCI接口芯片中的MISO輸入端口， PCI接口芯片中的 SCKO、 CS圳、MOSI輸出端口依次對(duì)應(yīng)接串口閃存中的SCK1、 CS#1、 SI輸入端口。上述總線主設(shè)備、PCI接口芯片中的AD端口為32位或64位，總線主設(shè)備 中的CBEO端口、 PCI接口芯片中的CBE1端口為4位。PCI接口芯片為CH364L 芯片，串口閃存可以為25F系列芯片、25VF系列芯片例如25F512，25VF020、 25VF010等等。PCI接口芯片與串口閃存可以采用各種多芯片封裝技術(shù)封裝在一 起與總線主設(shè)備連接使用。PCI接口芯片與串口閃存也不必須采用多芯片封裝技 術(shù)封裝在一起與總線主設(shè)備連接使用，PCI接口芯片與串口閃存可以直接與總線 主設(shè)備連接使用。適用于使用串口閃存的PCI設(shè)備的操作方法，該操作方法包括得到總線資源 使用權(quán)的總線主設(shè)備向PCI接口芯片發(fā)出訪問地址和讀取數(shù)據(jù)命令，PCI接口芯 片在地址階段采樣并鎖存上述訪問地址和讀取數(shù)據(jù)命令，PCI接口芯片通過串行 端口從串口閃存中讀取串行數(shù)據(jù)且轉(zhuǎn)換成并行數(shù)據(jù)來傳輸給總線主設(shè)備。當(dāng)?shù)玫娇偩€資源使用權(quán)的總線主設(shè)備向PCI接口芯片發(fā)出讀取并行數(shù)據(jù)命 令，若PCI接口芯片未完成上述串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換，使用串口閃存的 PCI設(shè)備通過循環(huán)步驟直到完成上述串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換。完成上述轉(zhuǎn)換后，若總線主設(shè)備再次向PCI接口芯片發(fā)出讀取并行數(shù)據(jù)命令，PCI接口芯片則把上述并行數(shù)據(jù)傳輸給總線主設(shè)備。上述的循環(huán)步驟包括:重試請(qǐng)求信號(hào)是由PCI接口芯片產(chǎn)生DEVSELtt和ST0P# 同時(shí)為有效信號(hào)且TRDYtt為無效信號(hào)的組合信號(hào)；總線主設(shè)備在數(shù)據(jù)階段時(shí)鐘上 升沿采樣到上述重試請(qǐng)求信號(hào)，總線主設(shè)備與PCI接口芯片斷開連接，總線主設(shè) 備將總線資源歸還給系統(tǒng)，使其他總線設(shè)備利用總線資源運(yùn)行，待系統(tǒng)延時(shí)后， 總線主設(shè)備再次啟動(dòng)數(shù)據(jù)讀取命令，若PCI接口芯片仍未完成串行數(shù)據(jù)到并行數(shù) 據(jù)的轉(zhuǎn)換，PCI接口芯片再次產(chǎn)生重試請(qǐng)求信號(hào)，總線主設(shè)備采樣到該重試請(qǐng)求 信號(hào)，總線主設(shè)備與PCI接口芯片再次斷開連接。所述使用串口閃存的PCI設(shè)備中的SCK為時(shí)鐘端口 ， CSI^片選端口低電平有效， MOSI、 SI、 MIS0、 S0為數(shù)據(jù)端口， TR腦、DEVSEL#、 STOPft都為低電平有效。在使用串口閃存的PCI設(shè)備中的AD為數(shù)據(jù)地址多路復(fù)用的輸入/輸出信號(hào)端 口。當(dāng)FRAME有效時(shí)，是地址周期；在IRDY和TRDY同時(shí)有效時(shí)，是數(shù)據(jù)周期。一 個(gè)PCI總線的傳輸中包含了一個(gè)地址信號(hào)周期和一個(gè)或多個(gè)數(shù)據(jù)周期。PCI總線支 持突發(fā)方式的讀寫功能。地址周期為一個(gè)時(shí)鐘周期，在該周期中AD0 AD31線上 含有一個(gè)32位的物理地址。對(duì)于I/0操作，它是一個(gè)字節(jié)地址；若是存儲(chǔ)器操作 和配置操作，則是雙字地址。在數(shù)據(jù)周期，AD0 AD7為最低字節(jié)，AD24 AD31 為最高字節(jié)。當(dāng)IRDY有效時(shí)，表示寫數(shù)據(jù)穩(wěn)定TRDY有效，有效表示讀數(shù)據(jù)穩(wěn)定有效。C/BEO 3 ( t/s):總線命令和字節(jié)使能多路復(fù)用信號(hào)線。在地址周期內(nèi)， 這四條線上傳輸?shù)氖强偩€命令；在數(shù)據(jù)周期內(nèi)，傳輸?shù)氖亲止?jié)使能信號(hào)，用來表 示在整個(gè)數(shù)據(jù)期中，AD0 AD31上哪些字節(jié)為有效數(shù)據(jù)。接口控制信號(hào)FRAME(s/t / s):幀周期信號(hào)。由當(dāng)前主設(shè)備驅(qū)動(dòng)，表示一 次訪問的開始和持續(xù)時(shí)間。FRAME無效時(shí)，是傳輸?shù)淖詈笠粋€(gè)數(shù)據(jù)周期。 IRDY(s / t / s):主設(shè)備準(zhǔn)備好信號(hào)。該信號(hào)有效表明發(fā)起本次傳輸?shù)闹髟O(shè)備 能夠完成一個(gè)數(shù)據(jù)期。它要與TRDY配合使用，當(dāng)這兩者同時(shí)有效時(shí)，才能進(jìn)行完 整的數(shù)據(jù)傳輸，否則即為等待周期。在寫周期，該信號(hào)有效時(shí)，表示有效的數(shù)據(jù)信號(hào)已在AD0 AD31中建立；在 讀周期，該信號(hào)有效時(shí)，表示主設(shè)備已做好接收數(shù)據(jù)的準(zhǔn)備。TRDY (s/t/s):從設(shè)備準(zhǔn)備好信號(hào)。該信號(hào)有效表示從設(shè)備已做好完成當(dāng)前數(shù)據(jù)傳輸?shù)臏?zhǔn)備工作，此時(shí)可進(jìn)行相應(yīng)的數(shù)據(jù)傳輸。同樣，該信號(hào)要與IRDY 配合使用，這兩者同時(shí)有效數(shù)據(jù)才能進(jìn)行完整傳輸。在寫周期內(nèi)該信號(hào)有效表示 從設(shè)備已做好了接收數(shù)據(jù)的準(zhǔn)備。在讀周期內(nèi)，該信號(hào)有效表示有效數(shù)據(jù)已被送 入AD0 AD31中，同理，IRDY和TRDY的任何一個(gè)無效時(shí)都為等待周期。STOP (s / t / s):停止數(shù)據(jù)傳送信號(hào)，該信號(hào)由從設(shè)備發(fā)出。當(dāng)它有效 時(shí)，表示從設(shè)備請(qǐng)求主設(shè)備終止當(dāng)前的數(shù)據(jù)傳送。LOCK (s/t/s):鎖定信號(hào)。是由PCI總線上發(fā)起數(shù)據(jù)傳輸?shù)脑O(shè)備控制的， 如果有幾個(gè)不同的設(shè)備在使用總線，但對(duì)LOCK信號(hào)的控制權(quán)只屬于一個(gè)主設(shè)備(由GNT信號(hào)標(biāo)定)。當(dāng)LOCK信號(hào)有效時(shí)，表示驅(qū)動(dòng)它的設(shè)備所進(jìn)行的操作可能 需要多個(gè)傳輸才能完成，如果對(duì)某一設(shè)備具有可執(zhí)行的存儲(chǔ)器，那么它必須能實(shí) 現(xiàn)鎖定，以便實(shí)現(xiàn)主設(shè)備對(duì)該存儲(chǔ)器的完全獨(dú)占性訪問。對(duì)于支持鎖定的目標(biāo) 設(shè)備，必須能提供一個(gè)互斥訪問塊，且該塊不能小于16個(gè)字節(jié)。連接系統(tǒng)存儲(chǔ) 器的主橋路也必須使用LOCK。IDSELim初始化設(shè)備選擇信號(hào)。在參數(shù)配置讀寫傳輸期間，用作片選信號(hào)。DEVSEL (s/t/s):設(shè)備選擇信號(hào)，由從設(shè)備驅(qū)動(dòng)，該信號(hào)有效時(shí)，表示 驅(qū)動(dòng)它的設(shè)備已成為當(dāng)前訪問的從設(shè)備。它有效表明總線上的某一設(shè)備已被選 中。仲裁信號(hào)REQ (t/s):總線請(qǐng)求信號(hào)。該信號(hào)一旦有效即表示驅(qū)動(dòng)它的設(shè)備要求使 用總線。它是一個(gè)點(diǎn)到點(diǎn)的信號(hào)線，任何主設(shè)備都應(yīng)有自己的REQ信號(hào)。GNT (t /s):總線允許信號(hào)。用來向申請(qǐng)占用總線的設(shè)備表示其請(qǐng)求已獲 批準(zhǔn)。這也是一個(gè)點(diǎn)到點(diǎn)的信號(hào)線，任何主設(shè)備都應(yīng)有自己的GNT信號(hào)。本方案使用串口閃存做為PCI控制卡，包括系統(tǒng)還原卡、數(shù)據(jù)保護(hù)卡、網(wǎng)絡(luò) 隔離卡、安全控制卡的存儲(chǔ)介質(zhì)，因?yàn)镻CI本身為并行端口，與其通訊的存儲(chǔ)介 質(zhì)為串行端口，本方案用巧妙的方法實(shí)現(xiàn)串并數(shù)據(jù)的轉(zhuǎn)換并解決串并數(shù)據(jù)通信間的速度匹配問題?？偩€主設(shè)備與PCI接口芯片之間是PCI的標(biāo)準(zhǔn)連接。PCI接口芯片U1與串口閃 存通過串行接口相連。由于串口閃存的存取速度較慢，而PCI總線的速度較快，并且串行接口是按位傳輸，而PCI總線按在時(shí)鐘邊沿上以4字節(jié)或8字節(jié)傳輸，所以要想實(shí)現(xiàn)板卡中 串口閃存通過PCI總線與計(jì)算機(jī)通信就必須進(jìn)行串并轉(zhuǎn)換與速度匹配。根據(jù)PCI協(xié)議，PCI host為總線主設(shè)備從一個(gè)PCI device為使用串口閃存的 PCI設(shè)備讀取一個(gè)數(shù)據(jù)，首先PCI host確認(rèn)取得總線所有權(quán)，然后它將要訪問 的地址和讀命令發(fā)至總線，然后等待PCI device返回?cái)?shù)據(jù)，若PCI device未準(zhǔn) 備好，可以通過等待周期使PCI host等待，但不能讓PCI host等待時(shí)間太久， 否則將造成總線效率低下，嚴(yán)重破壞PCI協(xié)議的綠色特性。由于串口閃存速度較 慢，超過PCI協(xié)議允許的等待時(shí)間，所以使用串口閃存必須用其他方法來解決此 問題。本方案通過使用TRDYft， DEVSELft與STOP射言號(hào)線的組合產(chǎn)生retry為重試請(qǐng)求 信號(hào)向主機(jī)請(qǐng)求來實(shí)現(xiàn)使用串口閃存。有益效果本發(fā)明設(shè)備可以支持I/0端口映射、存儲(chǔ)器映射、擴(kuò)展ROM以及 中斷，用于制作低成本的基于PCI總線的計(jì)算機(jī)板卡，針對(duì)局域網(wǎng)或廣域網(wǎng)來對(duì) 存儲(chǔ)數(shù)據(jù)進(jìn)行物理隔離，更能有效的實(shí)現(xiàn)對(duì)數(shù)據(jù)安全保護(hù)功能；本發(fā)明巧妙地實(shí) 現(xiàn)串并數(shù)據(jù)的轉(zhuǎn)換并解決串并數(shù)據(jù)通信間的速度匹配問題，硬件結(jié)構(gòu)簡(jiǎn)單，設(shè)計(jì) 合理，使用方便。PCI總線協(xié)議較復(fù)雜，設(shè)計(jì)PCI控制接口難度較大，對(duì)于產(chǎn)品不大又有時(shí)限 的工程項(xiàng)目來說，傳統(tǒng)的并行FLASH-ROM數(shù)據(jù)傳輸成本高，由于本發(fā)明設(shè)備采用 串行連接方式使其成本降低，設(shè)置方便，生產(chǎn)更簡(jiǎn)單，硬件成本更低，更能以大 規(guī)模商業(yè)化的價(jià)格實(shí)現(xiàn)。


圖l為本發(fā)明總的示意圖。圖2為本發(fā)明的整體連接框圖。圖3為本發(fā)明實(shí)施例的連接示意圖。
具體實(shí)施方式
下面是本發(fā)明的具體實(shí)施例來進(jìn)一步描述本發(fā)明通過使用TRDYtt , DEVSELtt與STOPft信號(hào)線的組合產(chǎn)生重試請(qǐng)求信號(hào)向 主機(jī)請(qǐng)求來實(shí)現(xiàn)使用串口閃存。PCI接口芯片與串口閃存不采用或采用各種多芯 片封裝技術(shù)封裝在一起與總線主設(shè)備連接使用。由圖3可知該裝置使用串口閃存的PCI設(shè)備包括總線主設(shè)備PI PCI host、 PCI接口芯片U1 CH364L、串口閃存U2 25VF512，總線主設(shè)備中的AD、 PAR端 口依次對(duì)應(yīng)接PCI接口芯片中的AD、 PAR端口，總線主設(shè)備中的CBEO、 IDSEL0、 FRAME0、 IRDYO、 CLKO、 RSTO輸出端口依次對(duì)應(yīng)接PCI接口芯片中的CBE1 、 IDSEL1 、 FRAME1、 IRDY1、CLK1、RST1輸入端口，總線主設(shè)備中的TRDY#1、 DEVSELttl、 STOP#l 輸入端口依次對(duì)應(yīng)接PCI接口芯片中的TRDY恥、DEVSEL加、STOP圳輸出端口； 串口閃存中的SO輸出端口接PCI接口芯片中的MISO輸入端口， PCI接口芯片中 的SCKO、 CS削、M0SI輸出端口依次對(duì)應(yīng)接串口閃存中的SCK1、 CSHl、 SI輸入端 □。上述總線主設(shè)備PI PCI host、 PCI接口芯片Ul中的AD端口為32位AD0 AD31 ，總線主設(shè)備PI PCI host、PCI接口芯片Ul中的CBE端口為4位CBE0 CBE3。 PCI接口芯片U1為CH364L芯片，串口閃存U2為25VF512芯片。電容C1、C2、 C3、 C4為0.1uF，總線主設(shè)備接入+5V電源。串口閃存25VF512使用PCI接口 芯片CH364L芯片內(nèi)部產(chǎn)生的3.3V電壓。適用于使用串口閃存的PCI設(shè)備的操作方法，該操作方法包括得到總線資源 使用權(quán)的總線主設(shè)備PI PCI host向PCI接口芯片Ul CH364L發(fā)出訪問地址和讀 取數(shù)據(jù)命令，PCI接口芯片U1 CH364L在地址階段采樣并鎖存上述訪問地址和 讀取數(shù)據(jù)命令，PCI接口芯片U1 CH364L通過串行端口從串口閃存中讀取串行 數(shù)據(jù)且轉(zhuǎn)換成并行數(shù)據(jù)來傳輸給總線主設(shè)備PI PCI host。當(dāng)?shù)玫娇偩€資源使用權(quán)的總線主設(shè)備PI PCI host向PCI接口芯片Ul CH364L發(fā)出讀取并行數(shù)據(jù)命令，若PCI接口芯片Ul CH364L未完成上述串行 數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換，使用串口閃存的PCI設(shè)備通過循環(huán)步驟直到完成上述串 行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換。完成上述轉(zhuǎn)換后，若總線主設(shè)備Pl PCI host再次向PCI接口芯片Ul CH364L 發(fā)出讀取并行數(shù)據(jù)命令，PCI接口芯片U1 CH364L則把上述并行數(shù)據(jù)傳輸給總 線主設(shè)備PI PCI host。上述的循環(huán)步驟包括重試請(qǐng)求信號(hào)是由PCI接口芯片Ul CH364L產(chǎn)生 DEVSELft和STOPtt同時(shí)為有效信號(hào)且TRDYtf為無效信號(hào)的組合信號(hào)；總線主設(shè)備 PI PCI host在數(shù)據(jù)階段采樣到上述重試請(qǐng)求信號(hào)，總線主設(shè)備PI PCI host與PCI接口芯片U1 CH364L斷開連接，總線主設(shè)備P1 PCI host將總線資源歸還給系統(tǒng)， 使其他總線設(shè)備利用總線資源運(yùn)行，待系統(tǒng)延時(shí)后，總線主設(shè)備P1 PCI host再 次啟動(dòng)數(shù)據(jù)讀取命令，若PCI接口芯片U1 CH364L仍未完成串行數(shù)據(jù)到并行數(shù) 據(jù)的轉(zhuǎn)換，PCI接口芯片Ul CH364L再次產(chǎn)生重試請(qǐng)求信號(hào)，總線主設(shè)備PI PCI host采樣到該重試請(qǐng)求信號(hào)，總線主設(shè)備Pl PCI host與PCI接口芯片Ul CH364L 再次斷開連接。所述使用串口閃存的PCI設(shè)備中的SCK為時(shí)鐘端口 ， CStt片選端口低電平有效， M0SI、 SI、 MIS0、 SO為數(shù)據(jù)端口， TRDYtt、 DEVSEL#、 STOPtt都為低電平有效。
權(quán)利要求
1.一種使用串口閃存的PCI設(shè)備，該設(shè)備與總線主設(shè)備(1)連接，其特征在于該設(shè)備包括PCI接口芯片(2)、串口閃存(3)，總線主設(shè)備(1)中的AD、PAR端口依次對(duì)應(yīng)接PCI接口芯片(2)中的AD、PAR端口，總線主設(shè)備(1)中的CBE0、IDSEL0、FRAME0、IRDY0、CLK0、RST0輸出端口依次對(duì)應(yīng)接PCI接口芯片(2)中的CBE1、IDSEL1、FRAME1、IRDY1、CLK1、RST1輸入端口，總線主設(shè)備(1)中的TRDY#1、DEVSEL#1、STOP#1輸入端口依次對(duì)應(yīng)接PCI接口芯片(2)中的TRDY#0、DEVSEL#0、STOP#0輸出端口；串口閃存(3)中的SO輸出端口接PCI接口芯片(2)中的MISO輸入端口，PCI接口芯片(2)中的SCK0、CS#0、MOSI輸出端口依次對(duì)應(yīng)接串口閃存(3)中的SCK1、CS#1、SI輸入端口。
2. 如權(quán)利要求1所述的使用串口閃存的PCI設(shè)備，其特征在于串口閃存(3)為 25F系列芯片、25VF系列芯片。
3. —種如權(quán)利要求1所述的使用串口閃存的PCI設(shè)備的操作方法，其特征在于 該操作方法包括得到總線資源使用權(quán)的總線主設(shè)備(1)向PCI接口芯片(2) 發(fā)出訪問地址和讀取數(shù)據(jù)命令，PCI接口芯片(2)在地址階段采樣并鎖存上 述訪問地址和讀取數(shù)據(jù)命令，PCI接口芯片(2)通過串行端口從串口閃存(3) 中讀取串行數(shù)據(jù)且轉(zhuǎn)換成并行數(shù)據(jù)來傳輸給總線主設(shè)備(1);當(dāng)?shù)玫娇偩€資源使用權(quán)的總線主設(shè)備(1)向PCI接口芯片(2)發(fā)出讀 取并行數(shù)據(jù)命令，若PCI接口芯片(2)未完成上述串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn) 換，使用串口閃存的PCI設(shè)備通過循環(huán)步驟直到完成上述串行數(shù)據(jù)到并行數(shù) 據(jù)的轉(zhuǎn)換；完成上述轉(zhuǎn)換后，若總線主設(shè)備(1)再次向PCI接口芯片(2)發(fā)出讀 取并行數(shù)據(jù)命令，PCI接口芯片(2)則把上述并行數(shù)據(jù)傳輸給總線主設(shè)備(1)。
4. 如權(quán)利要求3所述的使用串口閃存的PCI設(shè)備的操作方法，其特征在于循環(huán)步驟包括重試請(qǐng)求信號(hào)是PCI接口芯片(2)產(chǎn)生DEVSELtt和STOPtt同時(shí)為 有效信號(hào)且TRDYtt為無效信號(hào)的組合信號(hào)；總線主設(shè)備(1)在數(shù)據(jù)階段采樣 到上述重試請(qǐng)求信號(hào)，總線主設(shè)備(1)與PCI接口芯片(2)斷開連接，總 線主設(shè)備(1)將總線資源歸還給系統(tǒng)，使其他總線設(shè)備利用總線資源運(yùn)行， 待系統(tǒng)延時(shí)后，總線主設(shè)備(l)再次啟動(dòng)數(shù)據(jù)讀取命令，若PCI接口芯片(2) 仍未完成串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換，PCI接口芯片(2)再次產(chǎn)生重試請(qǐng)求 信號(hào)，總線主設(shè)備(1)采樣到該重試請(qǐng)求信號(hào)，總線主設(shè)備(1)與PCI接 口芯片(2)再次斷開連接。
5.—種如權(quán)利要求1所述的使用串口閃存的PCI設(shè)備的使用方法，其特征在于 PCI接口芯片(2)與串口閃存(3)不采用或采用多芯片封裝技術(shù)封裝在一起 與總線主設(shè)備(1)連接使用。
全文摘要
本發(fā)明涉及一種基于局部總線標(biāo)準(zhǔn)規(guī)范的使用串口閃存的PCI設(shè)備，應(yīng)用于數(shù)據(jù)安全領(lǐng)域，該設(shè)備利用PCI接口芯片對(duì)存儲(chǔ)數(shù)據(jù)進(jìn)行物理隔離、保護(hù)、還原，確保更高的數(shù)據(jù)安全性。本發(fā)明設(shè)備包括PCI接口芯片、串口閃存，該設(shè)備與總線主設(shè)備以局部總線標(biāo)準(zhǔn)規(guī)范連接，PCI接口芯片與串口閃存以串行方式連接，實(shí)現(xiàn)串并數(shù)據(jù)的轉(zhuǎn)換并通過循環(huán)步驟來解決串并數(shù)據(jù)通信間的速度匹配問題，硬件結(jié)構(gòu)簡(jiǎn)單，設(shè)計(jì)合理，使用方便。由于本發(fā)明設(shè)備采用串行連接方式使其成本降低，設(shè)置方便，生產(chǎn)更簡(jiǎn)單，硬件成本更低，更能以大規(guī)模商業(yè)化的價(jià)格實(shí)現(xiàn)。
文檔編號(hào)G06F13/40GK101251832SQ20081002344
公開日2008年8月27日 申請(qǐng)日期2008年4月14日 優(yōu)先權(quán)日2008年4月14日
發(fā)明者王春華 申請(qǐng)人:南京異或科技有限公司