專利名稱：使用串聯(lián)復制和差錯控制編碼的容許缺陷和故障的多路信號分離器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及容許缺陷和故障的電路、集成電路以及電子器件，以及
具體涉及一種方法，所述方法用于采用晶體管的串聯(lián)復制(series replication)以及基于差錯控制編碼的信號線冗余來產(chǎn)生容許缺陷和 故障的多路信號分離器(demultiplexer )。
背景技術(shù)：
光刻和其他集成電路制造技術(shù)的連續(xù)進步使之可能的電子電路和 電路部件(包括晶體管)的尺寸的驚人減小，以及制造晶體管和集成電 路的不斷降低的每部件成本，導致了日益復雜且密集圖案化的集成電路 和電子器件的發(fā)展。例如，接近納米尺度的集成電路制造技術(shù)的發(fā)展為 復雜且非常高速的處理器的發(fā)展提供了基礎(chǔ)，這些處理器驅(qū)動現(xiàn)代計算 機和處理器控制的電子器件，包括個人計算機，家庭娛樂系統(tǒng)，和飛 機、汽車、機床、醫(yī)療器械、科學儀器中所使用的多種處理器控制的機 器和電氣系統(tǒng)，以及許許多多其他產(chǎn)品及系統(tǒng)。經(jīng)濟且可靠地制造晶體 管的密集大規(guī)模陣列的能力已經(jīng)導致例如薄膜晶體管LCD監(jiān)控器和TV 屏幕的發(fā)展和商業(yè)化。
然而，隨著電路變得越來越小以及制造得越來越密集，制造誤差經(jīng) 常變得更難以控制。甚至是在制造過程期間的微小灰塵的存在或者光刻 掩膜的亞微米級(submicroscale)未對準，也能夠?qū)е聨资綆装賯€ 亞微米級電子部件的制造缺陷，所述電子部件包括晶體管和基于晶體管 的邏輯門。這些缺陷的累積迅速導致有缺陷的電路和器件，以及急劇降 低通過當前采用的制造工藝生成的操作器件的產(chǎn)率。因為這個原因，以 及因為利用新興技術(shù)使得能夠制造電子電路部件的尺度越來越小，進一 步惡化了與制造缺陷相關(guān)聯(lián)的問題，正在施行大量研究和開發(fā)來改善電 路、集成電路和電子器件中的缺陷容限。很多這些技術(shù)能夠被同等地應(yīng)
用于制造之后發(fā)生的電子電路部件中的故障。
用于容許缺陷和容許故障的很多方法依賴于在電路、器件和系統(tǒng)中
包含冗余的部件，使得如果一組多個冗余部件中的單個部件發(fā)生故障，
4該組多個冗余部件中剩余的操作部件可以繼續(xù)提供希望的功能性?？梢?在大規(guī)模的部件水平上、在電子電路和集成電路內(nèi)的模塊水平上以及在 更小的水平上采用冗余。然而，在電路和器件內(nèi)包含冗余會增加制造成 本、功耗以及有時增加系統(tǒng)的復雜度，從而引入新類型的故障和制造缺 陷的機會。例如，雖然四引擎飛機直觀上看起來可能比雙引擎飛機固有 地更安全，但是在一些情況下，故障分析顯示，四引擎飛機中的控制和 監(jiān)控系統(tǒng)的增加的復雜度實際上可能不止抵消來自兩個冗余的引擎的 安全性增益。因為這個原因，電路、集成電路和電子器件的設(shè)計者和制 造商不斷尋找新的方法和手段來增加電路、集成電路和電子器件的缺陷 容限和故障容限，而無需不必要地增加電路和器件的復雜度，無需不必 要地增加電路和器件的制造成本和功耗，以及不會產(chǎn)生缺陷和故障的新 模式和機會，所述缺陷和故障抵消利用容許缺陷和故障的方法和手段獲 得的增益。
發(fā)明內(nèi)容
本發(fā)明的 一 個實施例是 一 種用于構(gòu)造容許缺陷和故障的多路信號 分離器的方法。該方法能夠應(yīng)用于納米尺度、微尺度或更大尺度的多路 信號分離器電路。多路信號分離器電路能夠被視為一組與門，其中每個
與門包括在許多地址線或地址線衍生(address-line-derived)信號線 與豐命出4言號線之間的可逆切才奐(reversibly switchable)互連。每個 可逆切換互連包括一個或多個可逆切換元件。在某些多路信號分離器實 施例中，采用麗0S和/或PM0S晶體管作為可逆切換元件。在表示本發(fā) 明 一個實施例的方法中，在每個可逆切換互連中采用兩個或更多個串聯(lián) 連接的晶體管，使得在高達比串聯(lián)互連的晶體管的數(shù)量少 一 的數(shù)量的所
述晶體管中的短路缺陷不導致該可逆切換互連的故障。此外，使用差錯 控制編碼技術(shù)來引入附加的地址線衍生信號線和附加的可切換互連，使 得即使當許多個體的、可切換的互連有開路缺陷時，多路信號分離器也 能工作。本發(fā)明的附加實施例包括多路信號分離器，該多路信號分離器 包含在可逆切換互連內(nèi)的可切換元件的串4關(guān)冗余，以及可逆切換互連和 地址線衍生信號線的并聯(lián)冗余。 -
圖1A-B示出在數(shù)字邏輯電路中使用的麗0S晶體管的操作。
圖2示出數(shù)字邏輯電路內(nèi)的麗0S和PM0S晶體管的操作特性。
圖3A-C示出在麗0S晶體管中可能發(fā)生的兩種類型的缺陷。
圖4A-B示出根據(jù)本發(fā)明一個實施例的一種用于在電路中包含冗余
晶體管以便該電路能夠經(jīng)受個體(individual )晶體管的缺陷或故障的技術(shù)。
圖5示出根據(jù)本發(fā)明一個實施例的2Sx2P復合晶體管內(nèi)的導致起 作用的(functional)和不起作用的(nonfunctional) 2S x 2P復合晶 體管的工作(working )、有開路缺陷和有短路缺陷的個體晶體管的某些 組合。
圖6和7示出根據(jù)本發(fā)明一個實施例的基于一起組成2Sx2P復合 晶體管的單個晶體管中的短路缺陷和開路缺陷的已知比率計算2 S x 2 P 復合晶體管的可靠性。
圖8示出根據(jù)本發(fā)明一個實施例的12-晶體管可逆切換元件，該12-
晶體管可逆切換元件包括三個并聯(lián)支路，每個支路由四個串聯(lián)聯(lián)接的簡 單晶體管組成。
圖9A-B示出兩個不同類型的與(AND)門。
圖10示出基于并聯(lián)與門的簡單雙地址線多路信號分離器，該與門
基于PM0S晶體管。
圖ll示出圖IO所示的基于PMOS晶體管的多路信號分離器的操作。 圖12A-D示出當所有部件PM0S晶體管起作用時以及當某些部件
PM0S晶體管有缺陷時圖10-11所示的基于PM0S晶體管的多路信號分離
器的功能狀態(tài)。
圖13-14示出一種用于產(chǎn)生表示本發(fā)明一個實施例的容許缺陷和故 障的多路信號分離器的途徑。
圖15-16示出表示本發(fā)明一個實施例的、等效于圖10-11和14所 示的多路信號分離器的容許缺陷和故障的多路信號分離器。
圖17A-H使用與圖12A-D中所用相同的圖解規(guī)定，示出了表示本發(fā) 明一個實施例的圖16所示的多路信號分離器的多種功能狀態(tài)。
具體實施例方式
本發(fā)明涉及電路的設(shè)計，所述電路包括在納米尺度、微尺度以及更
6大尺度的多路信號分離器電路。本發(fā)明的實施例提供了 一種用于設(shè)計容 許缺陷和故障的多路信號分離器的方法。在很多不同的應(yīng)用中多路信號 分離器被用于信號線和部件的基于地址的訪問。本發(fā)明的附加實施例包 括多種類型的多路信號分離器電路和基于多路信號分離器的器件，其包 含串聯(lián)切換元件冗余和并聯(lián)地址線衍生信號線冗余，以便改善在可逆切 換互連內(nèi)的可逆切換元件中的短路缺陷和開路缺陷。并聯(lián)冗余基于針對 多種信息存儲和信息傳輸以及接收應(yīng)用所開發(fā)的差錯控制編碼技術(shù)。在 下面的第一小節(jié)中，提供差錯控制編碼技術(shù)的概述。在第二小節(jié)中，討 論本發(fā)明的實施例。
差錯控制編碼技術(shù)
本發(fā)明的實施例采用從差錯控制編碼中的公知技術(shù)導出的概念。此
領(lǐng)域的極好參考是1 983由新澤西州Prentice-Hall公司出版的作者為 Lin和Costel lo的教牙+書 "Error Control Coding: The Fundamentals and Applications'^在該小節(jié)中，闡述了在差錯控制編碼中使用的檢 錯和糾錯技術(shù)的簡述。附加細節(jié)能夠從上面參考的教科書或從該領(lǐng)域的 很多其他的教科書、論文以及期刊文章獲得。本小節(jié)表示某些類型的差 錯控制編碼技術(shù)的數(shù)學上相當精確但是簡潔的描述。本發(fā)明為了不同的 目的采用這些差錯控制編碼技術(shù)中所固有的概念。差錯控制編碼技術(shù)系 統(tǒng)地引入補充位或符號到純文本消息中，或者使用比絕對所需更多數(shù)量 的位或符號來對純文本消息進行編碼，以便在編碼的消息中提供信息， 以允許檢測到以及在一些情況下校正存儲或傳輸中產(chǎn)生的誤差。當將碼 字視為矢量空間中的矢量，并且碼字之間的距離是根據(jù)碼字的矢量減法 得到的度量時，該補充或比絕對所需更多的位或符號的一個效果是，增 加有效碼字之間的距離。本發(fā)明采用在差錯控制編碼中使用的概念來添 加補充的地址線衍生信號線從而增加有效地址之間的距離以便相應(yīng)地 增加信號分離，以及從而在多路信號分離器中提供開路缺陷容許，其中 所述信號分離以為了尋址信號線所需要適當設(shè)置的可逆切換互連的數(shù) 量來度量。因此，在本發(fā)明中，差錯控制編碼的純文本和編碼消息類似 于輸入地址和編碼地址，以及差錯控制編碼中的附加或多于所需數(shù)量的 符號或位類似于補充或多于絕對所需數(shù)量的地址線衍生信號線。
在描述檢錯和糾錯時，有用的是將要發(fā)送、存儲和恢復(retrieve)的數(shù)據(jù)描述為一個或多個消息，這里，消息^包括符號的有序序列A,
A是域F的元素。消息A能夠被表示為
域F是對乘法和加法封閉的集合，該集合包括乘性和加性逆。在計 算誤差的檢測和校正中通常采用包括整數(shù)的子集的域，該整數(shù)的子集具 有等于質(zhì)數(shù)的大小，其中加法和乘法算子被定義為模加法和模乘法。實 際上，通常采用二進制域。通常，將原始消息編碼為消息c,該消息c 還包括域F的元素的有序序列，表示為如下
^(Co,q，…,0其中c'eF。
塊編碼技術(shù)以塊的方式對數(shù)據(jù)進行編碼。在這個討論中，能夠?qū)K 視為包括固定數(shù)量k個符號的消息// ,該消息被編碼為包括n個符號 的有序序列的消息c。編碼消息c通常包含比原始消息^數(shù)量更大的符 號，以及因此n大于k。在編碼消息中的r個額外符號被用于攜帶冗余 檢驗信息以允許以非常高的檢測概率檢測出傳輸、存儲和恢復期間發(fā)生 的誤差，以及在很多情況下允許校正這些誤差，其中r等于n-k。
在線性塊碼中，2k個碼字形成域F上的所有n-元組的矢量空間的k 維子空間。碼字的漢明權(quán)重是碼字中非零元素的數(shù)量，以及在兩個碼字 之間的漢明距離是兩個碼字不同的元素的數(shù)量。例如，考慮下面的兩個 碼字a和b,假設(shè)元素來自二進制域
a=(l 0 0 11)
b=(l 0 0 0 1)
碼字a的漢明權(quán)重為3,碼字b的漢明權(quán)重為2,以及因為碼字a 和b僅僅第四元素不同，所以碼字a與b之間的漢明距離為1。線性塊 碼經(jīng)常用三元素元組[n，k,d]指定，其中n是碼字長度，k是消息長度或 者等效為碼字數(shù)量的底數(shù)為2的對數(shù)，以及d是在不同碼字之間的最小 漢明距離，等于碼中的非零碼字的最小漢明權(quán)重。
當在數(shù)據(jù)的傳輸、存儲和恢復期間沒有發(fā)生誤差時，對用于傳輸、 存儲和恢復的數(shù)據(jù)進行編碼以及隨后對編碼的數(shù)據(jù)進行解碼能夠用記 號描述如下
<formula>formula see original document page 8</formula>
這里，c(s)是在傳輸之前的編碼消息，以及c(r)是初始恢復或接收 的消息。因此，對初始消息//編碼以產(chǎn)生編碼消息c(s),該編碼消息及存儲，以及接著隨后作為初始接收消息
c(r)被恢復或接收。當沒有被破壞時，然后將初始接收消息c(r)解碼以 產(chǎn)生原始消息A 。如上指出的，當沒有誤差發(fā)生時，原始編碼消息c(s) 等于初始接收消息c(r),并且初始接收消息c(r)被直捷了當?shù)亟獯a到 原始消息^ ,而無需糾錯。
當在編碼消息的傳輸、存儲或恢復期間發(fā)生誤差時，消息編碼和解 碼能夠表示如下
c (s) —c (r)—々)
因此，如上所述，最終消息外可能等于或可能不等于初始消息"力，這 取決于用來對原始消息^")編碼并對初始接收消息c(r)解碼或重構(gòu)以 產(chǎn)生最終接收消息WO的檢錯和糾錯技術(shù)的保真性(f ide 1 i ty )。檢錯是 確定c (r) (s)的過程，而糾錯則是從被破壞的初始接收消息重構(gòu)初始 編碼消息的過程 c (r) —c (s)
編碼過程將符號化為//的消息轉(zhuǎn)換為編碼消息c?？蛇x地，能夠認 為消息A是包括來自由F的元素組成的符號系統(tǒng)(alphabet )的符號的 有序集合的字，且能夠認為編碼消息c是同樣包括來自F的元素的符號 系統(tǒng)的符號的有序集合的碼字。字A可以是從F的元素中所選擇的k個 符號的任何有序組合，而碼字c經(jīng)由下述編碼過程被限定為從F的元素 中所選擇的n個符號的有序序列
線性塊編碼技術(shù)通過認為字A是k維矢量空間中的矢量，以及將矢 量^乘以生成矩陣，來對長度為k的字進行編碼，如下
將以上等式中的符號用記號展開，產(chǎn)生以下可選表達式的任何一(c。，c，，…，c"—，) = (//。，//),.
其中g(shù),. 二(g,，0,&,"g,，2…g,VM)
線性塊碼的生成矩陣G能夠具有以下形式
— /V—,1000
010 .0
0010
/Vu 000 -1
或者，可選地為
G、 =A,U。
由此，生成矩陣G能夠被布置為矩陣P增補k x k單位矩陣Ik,k的形 式。以這種形式的生成器生成的碼稱為"系統(tǒng)碼"。當該生成矩陣被應(yīng) 用于字^時，得到的碼字c具有以下形式
c = (c。 ， c，...,cr _，//0,//，…,An )
其中c, = + 。
注意，在該討論中，采用其中校驗符號在消息符號之前的規(guī)定。也 可以使用可代替規(guī)定，其中校驗符號跟在消息符號后面，其中將生成矩 陣中的奇偶校驗和單位子矩陣插入(interpose)以生成符合該可代替 規(guī)定的碼字。因此，在系統(tǒng)性線性塊碼中，碼字包括r個奇偶校驗符號 Ci，后面跟著包括原始字/z的符號。當沒有發(fā)生誤差時，原始字或消息^ 以純文本形式在對應(yīng)的碼字中出現(xiàn)，并且能夠容易地從該對應(yīng)的碼字中 提取出來。奇偶校驗符號結(jié)果是原始消息或字A的符號的線性組合。
第二個有用的矩陣的一個形式是奇偶校驗矩陣Hr,n，定義為
Hr" =[Irr|—Pr]
或者等效地，
10<formula>formula see original document page 11</formula>
奇偶校驗矩陣能夠用于系統(tǒng)性檢錯以及糾錯。檢錯和糾錯包括如下
所示的根據(jù)初始接收或恢復的消息c(r)計算校驗子S: 其中HT是奇偶校驗矩陣化,n的轉(zhuǎn)置，表示為
<formula>formula see original document page 11</formula>
注意，當采用二進制域時，x=-x，從而在lf中上面所示的負號通常 不顯示。
漢明碼是為了糾錯目的而創(chuàng)建的線性碼。對于任何大于或等于3的 正整數(shù)m，存在一個漢明碼，該漢明碼具有如下的碼字長度n、消息長 度k、奇偶校驗符號的數(shù)量r以及最小漢明距離d^:
n=2m-1
k=2n'tl
r=n-k=m
dmi =3
用于漢明碼的奇偶校驗矩陣H能夠表示為 H =[I |Q]
其中L是m x m的單位矩陣，以及子矩陣Q包括所有2m-m-l個不同 的列，所述列是m-元組，每個m-元組具有2個或更多個非零元素。例 如，對于01=3來說，用于[7， 4， 3]線性塊漢明碼的奇偶校驗矩陣為H
1 0 0 0 1 1 1 0 10 1110 0 0 1 I 0 1 1
用于漢明碼的生成矩陣給出如下
l乂 2m-m_lJ
其中，QT是子矩陣Q的轉(zhuǎn)置，以及12 _,是(2m-m-l ) x (2m-m-l)
的單位矩陣。通過從奇偶校驗矩陣H中系統(tǒng)地刪去1列，能夠大體獲得 用于縮短的漢明碼的奇偶校驗矩陣H，，其中
n=2m-1-1
k=2 tH
r=n—k=m
dmi > 3
如下文將要討論的，本發(fā)明的一個實施例包括將上述差錯控制編碼 技術(shù)應(yīng)用于非常不同的問題空間，其中，不是從長度為k的消息生成長 度為k+r的碼字，而是使用[n，k，d]線性塊碼生成多路信號分離器中 2(k+r)個地址線和地址線衍生信號線與2k個輸出信號線之間的互連，使 得即使到每個輸出信號線具有多達d-l個有開路缺陷的互連，還能夠通 過k-位輸入地址對2k個輸出信號線的每一個進行唯一尋址。換句話說， 本發(fā)明的 一 個實施例包括將差錯控制編碼技術(shù)應(yīng)用于多路信號分離器 設(shè)計，以便該多路信號分離器對于有開路缺陷的可逆切換互連是容許缺 陷和故障的。
在不同應(yīng)用中采用其他類型的碼來增加碼字之間的漢明距離。很多 這些可選的碼不具有線性塊碼的便利屬性，包括使用生成矩陣的容易 產(chǎn)生，以及允許直接從碼字讀取編碼值的線性塊碼的透明、貫通
(pass-through)特征。對于線性塊碼來說，純文本消息直接轉(zhuǎn)換為碼 字，該碼字另外還包括奇偶校驗符號或位。在其他類型的碼中，不能在 對應(yīng)的碼字中直接讀出純文本消息。在這兩種情況下，碼字包含比列舉
(enumerate )要編碼的所有有效消息絕對所需更多的數(shù)量的符號或位。 在線性塊碼的情況下，附加的符號或位是對純文本符號或位進行補充的 奇偶校驗符號或位，而在其他類型的碼中，有效消息被分布遍及
(throughout )維度等于碼字尺寸的矢量空間。應(yīng)該注意，在本發(fā)明的 以下描述中，術(shù)語"補充地址線"指的是奇偶校驗地址線，類似于線性 塊碼中的奇偶校驗符號或位，或者指的是多于絕對所需的數(shù)量的地址
12線，類似于這些其他類型的碼中多于所需的數(shù)量的符號或位。然而，這 些其他碼可以具有在不同應(yīng)用中提供效用的不同優(yōu)點。
組合碼提供用來增加碼字之間的漢明距離的直捷了當?shù)耐緩?。為?br>
創(chuàng)建組合碼(也稱為"等重碼"或"r-熱碼(r-hot code)"),可以從n 個位的總碼字空間中選擇具有固定數(shù)量個1的r個位的組合，以產(chǎn)生長
度為n的c;"
"！
個碼字。當然，能夠通過從n個位的總碼字空間中
H(/7 —。！
選擇具有固定數(shù)量個0的r個位的組合，產(chǎn)生具有同樣數(shù)量個碼字的對
稱石馬。例如，包4舌C::
=165個碼字的組合碼能夠通過選擇恰好3
個位具有值 字
11100000000 "000000100 10100010000 10010100000 1000" 00000 10000"0000 10000010100 10000000110 01100010000 01010100000 01001100000 01000110000 01000010100 01000000110 00110001000 00101001000 00100100100 00100010001 00100000011 00011000001
H(w-r)!
'T，的所有可能的11-位碼字來獲得，在以下表格中提供碼
11010000000 "000000010
10001010000
10000101000
10000010010
10000000101
01100001000
01010010000
01001010000
01000101000
01000010010
01000000101
00110000100
00101000100
00100100010
00100001100
00011100000
00010110000
11001000000 11000000001 10100000100 10010001000 10001001000 10000100100 10000010001 10000000011 01100000100 01010001000 01001001000 01000100100 01000010001 01000000011
00010011000 00010010100 00010001001 00010000110 00001100100 00001100010 00001010001 00001001100 00001000011 00000111000 00000101010 00000101001 00000011010 00000011001 00000001101 000000010"
00101000010 00100100001 00100001010 00011010000 00010101000 00010010010 00010000101 0000" 00001 00001001010 00000110100 00000100110 00000010110 000000001"
表1
11000100000 10110000(^0 10100000010 10010000100 10001000100 10000100010 10000001100 01110000000 01100000010 01010000100 01001000100 01000100010 01000001100 00111000000 00110000001 00101000001 00100011000 00100001001 00011001000 00010100100 000^10010001 000100000"
11000010000 10101000000
10100100000
10010000010
10001000010
10000100001
10000001010
01101000000
01100000001
01010000010
01001000010
01000100001
01000001010
00110100000
00101100000
00化0110000
00100010100
00001001001 00000110010 00000100101 00000010101
00011000100 00010100010 00010001100 0000" 10000 00001010100 00001000110 00000110001 00000100011 000000100"
10010000001
10001000001
10000011000
10000001001
01100100000
01011000000
01010000001
01001000001
01000011000
01000001001
00110010000
00101010000
00100101000
00100010010
00100000101
00011000010
00010100001
00010001010
00001101000
00001010010
00001000101
00000101100
00000011100
00000001110
將消息編碼為組合碼稍微復雜些，但是在邏輯電路水平上可以直捷
了當?shù)貥?gòu)造用于此的邏輯。組合碼具有保證的最小漢明距離2,以及可
以具有顯著更好的碼字之間的平均漢明距離分離。例如，在以上的
11
碼中，在碼字之間的平均漢明距離是4. 39。因為這些組合碼具有相等的權(quán) 重，組合碼還具有在相對較窄范圍內(nèi)產(chǎn)生總信號可區(qū)分性的優(yōu)點，其 中權(quán)重被定義為具有值"1"的位的數(shù)量。
另一種稱為"隨機"碼的類似類型的碼，通過選擇固定長度的隨機 碼字來獲得。例如，能夠選擇固定長度的、二進制的、n-位碼字尺寸， 并選擇充足數(shù)量的隨機n位二進制數(shù)，以便獲得希望數(shù)量24々二進制碼 字，其中n〉A(chǔ)k。 A的值越大，則碼字之間的期望最小漢明距離越大。當 創(chuàng)建隨機碼時，能夠執(zhí)行距離檢驗，以丟棄漢明距離小于關(guān)于已經(jīng)選擇 的那些碼字的最小值的新碼字，以及能夠使用具有近似相等數(shù)量的"1" 和"0"位的隨機碼字以便獲得增加的平均漢明距離和增加的期望最小 漢明距離。
在本發(fā)明的方法和系統(tǒng)中可以采用的又一種類型的碼是隨機線性 碼。在隨機線性碼中，在線性約束下隨機地產(chǎn)生生成矩陣，而不是生成 為奇偶校驗矩陣與單位矩陣的組合，該奇偶校驗矩陣由表示奇偶校驗和 的信息元素的線性和產(chǎn)生。隨機線性塊碼通常不是系統(tǒng)性的，但是是線 性的。
大體說來，在本發(fā)明的方法和系統(tǒng)中可以采用的碼可以是系統(tǒng)性且 線性的、系統(tǒng)性且非線性的、非系統(tǒng)性且線性的或者非系統(tǒng)性且非線性 的。例如，如果C是碼，以及u是任意的n-矢量，則陪集C，=u+C= {u+c: c e C} 是具有相同距離屬性的另 一碼，以及因此具有相同的校錯和缺陷容限性 能。如果C是線性的，以及u非零，則C，是技術(shù)上非線性的仿射空間。 隨機碼通常不是系統(tǒng)性的也不是線性的。雖然線性塊碼具有在以下討論 的應(yīng)用中有吸引力的屬性，在本發(fā)明的各個實施例中也可以采用線性 碼、系統(tǒng)碼以及非線性、非系統(tǒng)性碼。
本發(fā)明的實施例
圖1A-B示出在數(shù)字邏輯電路中使用的麗0S晶體管的操作。在數(shù)字 邏輯電路中使用晶體管作為電壓控制或電流控制的開關(guān)，其允許或防止 來自源極輸入的電壓或電流信號傳輸?shù)铰O輸出。在圖1A中，以剖面 示意性示出NM0S晶體管102。該麗0S晶體管包括p型摻雜硅基板104, 其中，制造兩個高度n型摻雜溝道106和108。導電多晶硅柵極110疊 置在這兩個n型摻雜溝道106和108之間的p型摻雜石圭基板的區(qū)域上，
14并由薄二氧化硅絕緣層112與該p型摻雜硅基板分開。在圖1A中，通過電阻器116對源極和漏極施加114電壓VDD,而源溝道106保持與柵極IIO相同的電壓。在這些條件下，沒有電流流過麗OS晶體管。包括麗OS晶體管102的在圖1A的頂部所示的電路在圖U的下部中示出為電路示意圖118。該麗OS晶體管作為具有小的內(nèi)阻r。。122的開路開關(guān)120進行操作。
圖1B示出對麗OS晶體管的柵極施加電壓使得麗OS晶體管導通電流。圖1B使用與圖1A中所用相同的圖示規(guī)定。當對柵極110施加電壓124時，如圖1B中所示，從柵極抽出電子，剩下具有累積的正電荷的柵極。在柵極中的累積正電荷吸引來自p型摻雜硅基板104的負電荷，所述負電荷在將n型摻雜源溝道106與n型摻雜漏溝道108互相連接的層或溝道126中累積。該帶負電的溝道126能夠運送電流，由此完成電路以及允許電流從源極流到漏極。在圖1B的下部中的示意電路圖示出當閉合麗OS晶體管開關(guān)120時獲得的電路。
在現(xiàn)代電路和電子器件中采用多種不同類型的晶體管，包括稱為金屬氧化物半導體場效應(yīng)晶體管("MOSFET，，)的晶體管種類，其包括麗OS和PMOS晶體管。圖2示出在數(shù)字邏輯電路中的麗OS和PMOS晶體管的操作特性。在圖2中用示意圖202圖示的麗OS晶體管當對柵極施加"0"邏輯信號時斷開，而當對柵極施加'T，邏輯信號時閉合，如圖2中提供的表204的第一行所示。邏輯信號"1"經(jīng)常用正電壓電子地表示，而邏輯信號"0"經(jīng)常用接地或基準電壓電子地表示，不過可以使用可選的規(guī)定。用圖2中的示意圖206圖示的PMOS晶體管具有相反的開關(guān)規(guī)定，如在圖2中提供的表204的第二行所示。
在晶體管的制造期間頻繁地發(fā)生兩種類型的缺陷，并且后來在電路和器件中的晶體管的工作期間形成故障。圖3A-C示出在麗0S晶體管中可能發(fā)生的兩種類型的缺陷。如圖3A所示，起作用的麗OS晶體管302當對柵極304施加邏輯信號"0"時用作斷開的開關(guān)，而當對柵極306施加邏輯信號"1"時用作閉合的開關(guān)。如圖3B所示的固定開路(stuck-open)缺陷或開路缺陷導致NMOS晶體管保持斷開開關(guān)狀態(tài)，而不管輸入到柵極的邏輯信號如何。如圖3C所示的短路缺陷導致麗OS晶體管保持閉合導通狀態(tài)，而不管輸入到柵極的邏輯信號如何。開路和短路缺陷也在PMOS晶體管和其他類型的晶體管中發(fā)生。沒有容許缺陷和故障的防備(provision),開3各缺陷和短3各缺陷大體導致其中包含有缺陷的晶體管的不起作用的器件。即使能夠?qū)⒅圃炱陂g發(fā)生開路缺陷或短路缺陷的概率控制到相對較低，在現(xiàn)代電路、集成電路和電子器件中使用的大量晶體管導致有缺陷地制造的電路、集成電路和電子器件的概率非常大，而不管個體晶體管中的缺陷的概率相對較低。為此，采用多種技術(shù)以允許電路、集成電路和電子器件容許某些數(shù)量的有缺陷地制造的晶體管并依然以希望的方式工作。如上所討論的，這些技術(shù)中的很多技術(shù)依賴于在器件和系統(tǒng)中包含冗余的模塊、電路或更大部件，使得在多個冗余的電路、模塊或部件中的一個中的缺陷或故障不會導致整個裝置或系統(tǒng)故障。
圖4A-B示出根據(jù)本發(fā)明一個實施例的、用于在電路中包含冗余的晶體管以便電路能夠承受個體晶體管的缺陷或故障的一種技術(shù)。圖4A示出復合蘭0S晶體管402,其具有柵極404、源極406以及漏極408。復合晶體管包括四個簡單的麗0S晶體管410-"3。這四個簡單晶體管410-413的柵極被電子連接到復合晶體管的柵極404,其中兩對簡單麗OS晶體管(410， 412 )和(411， 413)串聯(lián)連接在兩個并聯(lián)電路支路中，該兩個并聯(lián)電路支路將源極406連接到漏極408。圖4B示出復合晶體管的示意圖示。圖4A-B所示的復合晶體管表示下面討論的更大類別的復合晶體管。這種更大類別的復合晶體管的復合晶體管稱為"nSxmP復合晶體管"、"nSxmP晶體管"或者簡稱為"復合晶體管"。在記號"nSxmP"中，n指的是在nSxmP晶體管的每個并聯(lián)支路中串聯(lián)連接的簡單晶體管的數(shù)量，而m指的是在nSxmP晶體管中的并聯(lián)支路的數(shù)量。根據(jù)上述對于復合晶體管的記號，圖4A-B中所示的復合晶體管是2S x W晶體管。
復合晶體管能夠承受短路和開路缺陷的多種組合。圖5示出根據(jù)本發(fā)明一個實施例的2Sx2P復合晶體管中的工作的、有開路缺陷的以及有短路缺陷的個體晶體管的某些組合，這些組合導致起作用的和不起作用的2Sx2P復合晶體管。在圖5中，兩個垂直列502和504示出起作用的2Sx2P復合晶體管，而第三垂直列506示出不起作用的2Sx2P復合晶體管的示例。每個復合晶體管的功能狀態(tài)在圖5中用圖示出，例如用圖508示出，其中每個簡單晶體管用圓510-513表示，以及其中柵極514、源極515和漏極516與圖4A中示意性示出的柵極、源極和漏極的
16位置對應(yīng)地定位。標記"W"表示工作的或起作用的簡單晶體管，標記"0"表示開路缺陷的簡單晶體管，而標記"S"表示短路缺陷的簡單晶
體管。當所有四個簡單晶體管工作時，如圖5的第一列502中的功能狀態(tài)圖508所示，該2Sx2P復合晶體管是起作用的。當單個簡單晶體管有短路缺陷時，如圖520中所示，復合晶體管仍然起作用。通過與有短路缺陷的簡單晶體管在相同支路中的工作晶體管5 2 4對該有短路缺陷的晶體管522進行補償。當工作晶體管524斷開時，盡管有短路缺陷的晶體管，沒有信號傳輸通過該支路。如圖526中所示，兩個有短路缺陷的簡單晶體管導致起作用的2S x 2P復合晶體管，在2S x 2P復合晶體管的這兩個并聯(lián)支路的每一個中有一個這樣的有短路缺陷的簡單晶體管。在某些情況下，例如在由圖5中的圖528所示的情況下，即使當這四個簡單晶體管中的三個有缺陷時，2Sx2P復合晶體管仍然起作用。然而，在其他情況下，兩個或更多個有缺陷的簡單晶體管導致不起作用的2Sx2P復合晶體管，其示例在圖5中的第三列506中示出。例如，如圖530中所示，在復合晶體管的兩個支路的每一個中的有開路缺陷的晶體管導致不起作用的有開路缺陷的2S x 2P復合晶體管。如圖532中所示，在2Sx 2P復合晶體管的單個支路中的兩個有短路缺陷的簡單晶體管導致有短路缺陷的復合晶體管。
使用nSxmP復合晶體管而不是簡單晶體管能夠?qū)е略陔娐穬?nèi)顯著增加的缺陷和故障容限。復合晶體管自身具有的可靠性大于組成其的個體的簡單晶體管的可靠性。圖6和7示出根據(jù)本發(fā)明一個實施例的、基于一起組成2Sx2P復合晶體管的單個晶體管中的短路缺陷和開路缺陷的已知比率計算該2S x 2P復合晶體管的可靠性。2S x 2P復合晶體管602的功能狀態(tài)能夠被視為許多不同二維二進制模式(binary pattern)中的一個。表示2Sx2P復合晶體管的功能狀態(tài)的每個二進制模式604包括12個單元(cell )，諸如單元606。每個單元用晶體管編號，以及從上述功能狀態(tài)"W"、 "S"和"0"中選擇的功能狀態(tài)來索引，所述晶體管編號諸如表示2Sx 2P復合晶體管中的第一簡單晶體管610的編號"r，608。單元的二進制數(shù)字內(nèi)容指示對應(yīng)于該單元的簡單晶體管當前是否具有與該單元對應(yīng)的狀態(tài)。在隨后的圖中，符號"X"指示對應(yīng)的晶體管具有對應(yīng)的狀態(tài)，而在單元中不顯示符號則指示對應(yīng)的晶體管不具有對應(yīng)的狀態(tài)。因為這四個晶體管的每一個能夠占據(jù)三個狀態(tài)中的一個，
17所以具有81個不同的二進制模式，該81個不同的二進制模式描述2S x 2P復合晶體管的所有可能功能狀態(tài)。
在表示功能狀態(tài)的二進制模式中的兩種類型的模式表示有缺陷的 2Sx 2P復合晶體管。第一類型的模式612包括在2Sx 2P復合晶體管的 相同支路中的兩個有短路缺陷的晶體管，其中二進制模式的前兩行表示 第一支路，而二進制模式中的后兩行則表示第二支路。這些模式包括在 短;洛缺陷列614中的兩個相鄰的"X"符號，所述兩個相鄰的"X"符號
或在模式的前兩行中或在模式的后兩行中。另外的兩個晶體管可以具有 三個狀態(tài)"W"、 "S"和"0"中的任何一種。因此，存在表示有短路缺 陷的2Sx2P復合晶體管的18個不同的狀態(tài)或二進制模式。第二類型的 二進制模式616表示有開路缺陷的2Sx2P復合晶體管。在這些模式中， 在每個支路中至少一個"X"符號發(fā)生在開路缺陷列618中。換句話說， 當晶體管的至少以下對有開路缺陷時2Sx2P復合晶體管有開路缺陷
(1， 3), ( 1, 4)， ( 2, 3)和(2， 4)。存在表示有開路缺陷的2S x 2P復合 晶體管的36個二進制模式或者功能狀態(tài)。假設(shè)晶體管故障是獨立的事 件，通過基于在復合晶體管中包含的單個簡單晶體管的已知缺陷率，計 算該2S x 2P復合晶體管的不同的81個功能狀態(tài)或二進制模式的每一個 的概率，能夠計算復合晶體管的統(tǒng)計故障率或缺陷率。
圖7示出一個表格，該表格示出單個晶體管的缺陷率以及根據(jù)本發(fā) 明一個實施例的包含四個單個晶體管的2Sx2P復合晶體管的缺陷率。 單個晶體管的工作和缺陷概率在該表格的第一行702中示出，以及2S
x 2P復合晶體管缺陷的計算的概率在該表格的第二行704中示出。當該 單個晶體管總體上起作用的概率為95%、有短路缺陷的概率為3%以及 有開路缺陷的概率為2%時，2Sx2P復合晶體管起作用的概率總體為 99.7%。 95%與99. 7%的無缺陷概率之間的差異能夠?qū)е掠啥鄠€單個晶體 管和2S x 2P復合晶體管組成的起作用的電路的產(chǎn)率的巨大差異。例如， 在使用簡單晶體管的10-晶體管電路中，每個晶體管的95%的無缺陷概 率得到60%的電路無缺陷的概率，而由10個復合晶體管制造的相同器件 中，每個復合晶體管99. 7。/。的無缺陷的概率得到97%的電路無缺陷的概 率。在利用當前制造技術(shù)制造的實際器件中，以高得多的無缺陷概率來 制造晶體管。
通過更高階的多晶體管可逆切換元件(諸如nSxmP復合晶體管，其中n〉2且m〉2)能夠獲得甚至更大的缺陷容限。例如，圖8示出根據(jù) 本發(fā)明一個實施例的包括三個并聯(lián)支路的12-晶體管可逆切換元件，每 個所述并聯(lián)支路由四個串聯(lián)連接的簡單晶體管組成，或者換句話說，由 4Sx 3P晶體管組成。該12-晶體管可逆切換元件，或4Sx 3P晶體管， 能夠容許在單個支路中的三個有短路缺陷的晶體管，以及能夠容許兩個 有開路缺陷的并聯(lián)支路。更高階的可逆切換元件(諸如nSxmP復合晶 體管)能夠由任意許多m個支路組成，每個所述支路由任何數(shù)量n個串 聯(lián)聯(lián)接的簡單晶體管組成。然而，隨著在nSxmP復合晶體管中包括的 簡單晶體管的數(shù)量的增加，在容許故障的電路或器件中的簡單晶體管的 數(shù)量快速增加，相應(yīng)地快速增加制造成本以及在一些情況下增加功耗。
圖9A-B示出兩種不同類型的與門。圖9示出具有電壓源VDD 902和 下拉電阻器904的串聯(lián)與門。三個麗0S晶體管906-908串4關(guān)耳關(guān)接到一 起。三個地址線Ai、 A2和A3 910-912被分別輸入到晶體管906-908的柵 極。與門的輸出信號線914攜帶電壓信號，所述電壓信號表示這三個地 址線Ai、 A2和A3的邏輯狀態(tài)的三3各(three-way)與。當所有三個地址 線具有邏輯狀態(tài)'T，時，則如圖2所示，所有三個麗OS晶體管906-908 閉合，將輸出信號線914與電壓源902連接。否則，當甚至單個地址線 具有邏輯狀態(tài)"0"時，則輸出信號線914從電壓源902斷開，且具有0 電壓，通過下拉電阻器904連接到地。圖9B示出采用PMOS晶體管的并 聯(lián)與門。如在串聯(lián)與門中的那樣，PMOS晶體管916-918的柵極分別連接 到地址線A,920、 A2 92 1以及A3 922。當所有地址線處于邏輯狀態(tài)"1" 時，所有PMOS晶體管斷開，如圖2所示，使得輸出信號線924不連接 到地，而是通過上拉電阻器928僅連接到電壓源926。如果甚至其中一 個地址線處于邏輯狀態(tài)"0"，則輸出信號線924連接到地并具有邏輯狀 態(tài)"0"。
圖10示出簡單的基于并聯(lián)與門的雙地址線多路信號分離器，所述 與門基于PMOS晶體管。輸入到地址線A。 1 002和A, 1 004的兩位地址將 四個輸出信號線1006-1 009中的一個設(shè)置為邏輯狀態(tài)"1",同時將剩余 的輸出信號線設(shè)置為邏輯狀態(tài)"0"。因此，多路信號分離器允許利用唯 一的2-位地址對每個輸出信號線進行尋址，或?qū)⒅O(shè)置為邏輯狀態(tài)"1"。 在可選實施方式中，可以將被尋址的輸出信號線設(shè)置為邏輯狀態(tài)"0", 同時將所有其他輸出信號線設(shè)置為邏輯狀態(tài)"1"。通常，多路信號分離
19器選擇對應(yīng)于或關(guān)聯(lián)于輸入地址的輸出信號線，其中，選擇通常意味著 將所選擇的輸出信號線設(shè)置為希望的邏輯狀態(tài)。注意，每個地址線被劃 分位攜載與該地址線相同的邏輯狀態(tài)的內(nèi)部信號線以及攜載與該地址 線的邏輯狀態(tài)互補的邏輯狀態(tài)的內(nèi)部信號線，經(jīng)由非門(諸如非門1010 ) 來設(shè)置互補內(nèi)部信號線的邏輯狀態(tài)。每個輸出信號線通過上拉電阻器
1 004-1017連接到電壓源1012。
圖11示出圖IO所示的基于PMOS晶體管的多路信號分離器的操作。 在圖11中，地址"01"祐:輸入到地址線1 002和1004。該輸入地址導致 圖11所示的斷開和閉合的晶體管的模式。例如，地址線A。的"0"邏輯 狀態(tài)導致在互補信號線1102上的邏輯狀態(tài)"1",在互補信號線1102上 的邏輯狀態(tài)"1"又斷開PMOS晶體管1104和1106。相反地，輸入到地 址線A！ 1 004的邏輯狀態(tài)"l"導致在互補信號線1108上的邏輯狀態(tài)"0", 在互補信號線1108上的邏輯狀態(tài)"O"又閉合PMOS晶體管lllO和1112。 對應(yīng)于輸入地址"01"的輸出信號線1 007不連接到地，并由此基本上 反映電壓源1012的電壓。所有其他的輸出信號線1006和1008-1009通 過一個PMOS晶體管連接到地，并由此具有邏輯狀態(tài)"0"。
圖12A-D示出當所有部件PMOS晶體管起作用時以及當某些部件 PMOS晶體管有缺陷時圖10-11所示的基于PMOS晶體管的多路信號分離 器的功能狀態(tài)。在圖12A-D中，以及在后續(xù)類似的圖中，每個晶體管用 二維矩陣內(nèi)的圓(諸如圓1202 )來表示，所述二維矩陣的每個單元表示 在地址線和地址線衍生的互補信號線與輸出信號線之間的每個可能互 連。填充圓指示斷開的晶體管，而未填充圓表示閉合的晶體管。用字符 "S，，標記的開圓指示有短路缺陷的晶體管，而諸如矩陣單元1204的完 全涂黑的矩陣單元指示有開路缺陷的晶體管。圖12A示出如圖11所示 輸入地址為"01"的完全起作用(fully functional )的多路信號分離 器。四個PMOS晶體管是斷開的1206-1209以及四個PMOS晶體管是閉合 的1 202和1210-1212。具有地址"01"的輸出信號線具有邏輯狀態(tài)"1" 1214，而剩余的輸出信號線具有邏輯狀態(tài)"0"。圖12B示出具有有開路 缺陷的PMOS晶體管1204的多路信號分離器。地址"01"被輸入到圖12B 中的多路信號分離器。因為有開路缺陷的晶體管1204,兩個輸出信號線 1214和1216具有邏輯狀態(tài)"1"。因此，多路信號分離器有缺陷，因為 在正常運行的多路信號分離器中，僅對應(yīng)于輸入地址的單個輸出信號線12C示出當PM0S晶體管1218有短路缺 陷時多路信號分離器的功能狀態(tài)。在這種情況下，當將地址"01"輸入 到多路信號分離器時，沒有輸出信號線具有邏輯狀態(tài)'T，。因此，圖12C
rb 二 AA ^ . 々乂十工乂\貪突、女土4r IT么 』rt ra 1 ， F 6+ ; 土4l I 么AA , 々乂+ -厶
't 〃| "、 w V 乂 ^tr、 l口 7巧"&f fg "入I M o》M tij丄厶iv 〃, M、,'卜j ^八| M w V JX z"、 l口 "7 乂7
離器可能依然對于某些輸入信號提供正確的輸出。在圖12D+,將地址 "00"輸入到圖12C中首次示出的有缺陷的多路信號分離器，導致輸出 信號線的正確邏輯狀態(tài)。圖IO所示的基于PMOS晶體管的多路信號分離 器由此不能容許甚至單個有缺陷的晶體管。圖10-11的基于PM0S晶體 管的多路信號分離器不能容許缺陷和故障。
圖13-14示出用來創(chuàng)建表示本發(fā)明一個實施例的容許缺陷和故障的 多路信號分離器的一種途徑。能夠通過使用2Sx2P復合PMOS晶體管代 替簡單PMOS晶體管，來創(chuàng)建容許缺陷和故障的并聯(lián)與門。圖13所示的 容許缺陷和故障的、基于復合PMOS晶體管的并聯(lián)與門1 302能夠容許如 上參考圖6-7討論的有開路缺陷和短路缺陷的部件晶體管的多種模式。 如圖14中所示，等效于圖10-11所示的多路信號分離器的容許缺陷和 故障的多路信號分離器能夠用四個基于2Sx 2P復合PMOS晶體管的并聯(lián) 與門來構(gòu)造。雖然該多路信號分離器容許缺陷和故障，缺陷容許是以晶 體管數(shù)量的四倍增加的代價而獲得的，所述晶體管數(shù)量的四倍增加在某 些情況下可能導致多路信號分離器的面積增加、多路信號分離器的制造 成本的增加以及多路信號分離器的功耗的增加。
圖15-16示出表示本發(fā)明一個實施例的、等效于圖10-11和l4所 示的多路信號分離器的容許缺陷和故障的多路信號分離器。圖15示出 具有串聯(lián)冗余PMOS晶體管的并聯(lián)與門，所述并聯(lián)與門容許短路缺陷。 圖15所示的并聯(lián)與門邏輯上等效于圖9B和13所示的并聯(lián)與門。然而， 圖15所示的容許短路缺陷的并聯(lián)與門1502經(jīng)由兩個串聯(lián)聯(lián)接的PMOS 晶體管將每個地址線與輸出信號線互連。例如，地址線A, U(M經(jīng)由這 兩個串聯(lián)聯(lián)接的PMOS晶體管1508和1510被互連到輸出信號線1506。 基于PMOS晶體管的串聯(lián)冗余與門1502能夠容許每個基于雙PMOS晶體 管的可逆切換互連中的單個有短路缺陷的PMOS晶體管，所述可逆切換 互連將地址線聯(lián)接到輸出信號線。根據(jù)上面對于術(shù)語復合晶體管的討 論，在圖15的容許缺陷和故障的多路信號分離器中的每對串聯(lián)聯(lián)接的 PMOS晶體管可以被認為是2S x OP復合晶體管。
21圖16示出表示本發(fā)明一個實施例的、邏輯上等效于圖10-11和14
所示的多路信號分離器的多路信號分離器。該多路信號分離器由四個串
聯(lián)冗余與門(諸如圖15中所示的串聯(lián)冗余的與門)組成。不同于先前
iVl^厶AA玄S夂智III哭 閎16 tb AA皂壬太*日日 一 水忠AA玄、玖^"
^ J f u h j 7 ,T3一 ^ix^ / 1J T3口 5 力—A u ， , ， ， ， *. h v zp>w , < ,,卞/ j iy、 u i, j - v 7 , tr i u
號分離器包括兩個內(nèi)部補充信號線1602和1604。第一內(nèi)部補充信號線 表示地址線A。 1606和A！ 1608的邏輯異或(X0R )。第二補充信號線160斗 在邏輯狀態(tài)上與異或補充信號線1602互補。這兩個補充信號線表示在 多路信號分離器中的增加的冗余度，其允許在每個與門中的附加的可逆 切換元件。通常，使用線性塊碼或其他差錯控制編碼技術(shù)來確定在補充 信號線與輸出信號線之間的互連的模式，這些補充互連對應(yīng)于在線性塊 碼和其他差錯控制碼中使用的冗余碼符號，從而確保相鄰編碼地址之間 的正確漢明距離，使得能夠容許最大數(shù)量為d-l的開路缺陷。通常，需 要編碼器電路(諸如圖16中在虛線框1620中包含的編碼器電路)以根 據(jù)在先前小節(jié)中討論的[n，k, d]線性塊碼，將每個輸入k-位地址編碼為 n-位內(nèi)部編碼地址。對于其他類型的差錯控制碼可能需要其他類型的編 碼器。將圖10所示的多路信號分離器與表示本發(fā)明一個實施例的圖16 中所示的多路信號分離器進行比較，能夠觀察到相對于圖10所示的多 路信號分離器圖16的多路信號分離器中的可切換元件1610是新添加 的。通過附加的冗余垂直信號線使之可能的這些新添加的可逆切換元件 提供對于有開路缺陷的晶體管的缺陷容許。
圖17A-H使用與圖12A-D所采用相同的圖示規(guī)定，示出圖16中所 示的多路信號分離器的多種功能狀態(tài)。圖17A示出完全起作用的多路信 號分離器，對其輸入地址"01"。自然，與地址"01"相關(guān)聯(lián)的輸出信 號線1702具有邏輯狀態(tài)'T'，而剩余的輸出信號線具有邏輯狀態(tài)"0"。 圖17B示出具有有開路缺陷的可切換元件1704的多路信號分離器的功 能狀態(tài)。當對具有有開路缺陷的可切換元件的多路信號分離器輸入地址 "01"時，所述多路信號分離器繼續(xù)正常工作。圖17C和17D示出表示
本發(fā)明 一 個實施例的多路信號分離器容許單個有開路缺陷的可切換元 件。然而，如圖17E-F所示，兩個有開路缺陷的可切換元件導致不起作 用的器件。如圖17F中所示，當對具有兩個有開路缺陷的可切換元件 1708和1710的多路信號分離器輸入地址"OO"時，兩個輸出信號線1702 和1712具有邏輯狀態(tài)"1"。類似地，圖17G和17H示出表示本發(fā)明一
22個實施例的多路信號分離器能夠容許在每個可切換元件中的單個有短 路缺陷的晶體管，但是當在單個可切換元件中發(fā)生兩個有短路缺陷的晶 體管時則發(fā)生故障。
雖然已經(jīng)根據(jù)昊體實施例對本發(fā)明進行了描述，不意圖將本發(fā)明限 制為這些實施例。在本發(fā)明的精神內(nèi)的修改對于本領(lǐng)域技術(shù)人員來說是
顯而易見的。例如，多晶體管可逆切換互連(諸如nSxmP晶體管)的 廣泛多種組合，以及補充內(nèi)部信號線能夠被用來根據(jù)本發(fā)明的多種方法 創(chuàng)建容許缺陷和故障的多路信號分離器。能夠使用復合nSxmP晶體管 或更高階nSxmP晶體管而無需附加的內(nèi)部信號線，來創(chuàng)建容許缺陷和 故障的多路信號分離器?？蛇x地，串聯(lián)冗余的可逆切換互連(諸如nS x 0P晶體管)能夠被用來容許有短路缺陷的晶體管，連同根據(jù)線性塊碼 或其他差錯控制碼引入的補充信號線用來容許有開路缺陷的晶體管。此 外，矩形更高階多晶體管可逆切換的互連(諸如nSxOP晶體管，其中 串聯(lián)冗余度n比并聯(lián)冗余度m更高)能夠與根據(jù)線性塊碼或其他差錯控 制碼引入的補充信號線組合。當對成本效率、復雜度以及其他這類的度 量和參數(shù)進行分析時，使用用于容許有短路缺陷的晶體管的串聯(lián)冗余的 可逆切換的互連連同用于容許有開路缺陷的晶體管的根據(jù)線性塊碼或 其他差錯控制碼引入的補充信號線，顯得比使用具有串聯(lián)和并聯(lián)冗余度 的復合或更高階多晶體管可逆切換的互連成本效率更高且更不復雜，不 過用于設(shè)計容許缺陷和故障的多路信號分離器的最佳方法可能依賴于 應(yīng)用。在上述的實施例中，描述了小的、2位可尋址的多路信號分離器， 但是本發(fā)明的實施例包括具有任意數(shù)量k個地址線或地址位以及多達2k 個輸出信號線的多路信號分離器。此外，能夠在本發(fā)明的多路信號分離 器中實施多種故障和缺陷容限范圍，包括使用基本上任意數(shù)量的補充內(nèi) 部信號線以及具有任何水平的串聯(lián)和并聯(lián)冗余度的更高階多晶體管互 連。
為了解釋的目的，前面的描述使用特定的術(shù)語來提供對于本發(fā)明的 徹底理解。然而，對于本領(lǐng)域技術(shù)人員來說明顯不需要特定細節(jié)來實現(xiàn) 本發(fā)明。為了說明和描述的目的而提供本發(fā)明的特定實施例的前面描 述。它們不打算是窮舉的或?qū)⒈景l(fā)明限制為公開的準確形式?？紤]到以 上指導顯然很多修改和變化是可能的。示出和描述實施例以最好地解釋 本發(fā)明的原理及其實際應(yīng)用，從而使得其他本領(lǐng)域技術(shù)人員能夠最好地使用適于預(yù)期特定應(yīng)用的本發(fā)明和具有多種修改的各種實施例。本發(fā)明 的范圍意欲由以下的權(quán)利要求書及其等效物來限定
權(quán)利要求
1.一種容許缺陷和故障的多路信號分離器(圖14和16)，包括若干地址線(1606、1608)，所述地址線接收輸入地址；若干輸出信號線(1006-1009)，每個所述輸出信號線對應(yīng)于地址；與所述若干地址線互補的若干信號線(1016)；以及若干容許缺陷的可逆切換的互連(圖4B，1502)，所述若干容許缺陷的可逆切換的互連將地址線和互補的信號線互連到所述輸出信號線，使得通過所述多路信號分離器選擇對應(yīng)于輸入地址的輸出信號線。
2. 根據(jù)權(quán)利要求1所述的容許缺陷和故障的多路信號分離器，其 中，所述容許缺陷的可逆切換的互連包括在若干并聯(lián)冗余的支路的每一 個中的串聯(lián)冗余的晶體管(410、 412以及"1、 413)。
3. 根據(jù)權(quán)利要求2所述的容許缺陷和故障的多路信號分離器，其 中，所述容許缺陷的可逆切換的互連是2S x 2P復合晶體管(402,圖4B )。
4. 根據(jù)權(quán)利要求2所述的容許缺陷和故障的多路信號分離器，其 中，所述容許缺陷的可逆切換的互連是更高階的nSxmP晶體管(圖8), 所述更高階的nSxmP晶體管容許有短路缺陷的部件晶體管且容許有開 路缺陷的部件晶體管。
5. 根據(jù)權(quán)利要求1所述的容許缺陷和故障的多路信號分離器，其 中，所述容許缺陷的可逆切換的互連(1502 )包括在m個支路的每一個 中的n個串聯(lián)冗余的晶體管，其中n大于m,其中n大于或等于2,以 及其中m大于或等于1。
6. 根據(jù)權(quán)利要求5所述的容許缺陷和故障的多路信號分離器，還 包括補充信號線(1602 )和補充互補信號線(1604 )以及附加的可逆切 換的互連(1610);編碼器電路(1620 ),所述編碼器電路(1620 )根據(jù)輸入地址生成內(nèi)部編碼;l也址；可逆切換的互連(1610),所述可逆切:換的互連將所述補充信號線 和補充互補信號線互連到所述輸出信號線，使得通過所述多路信號分離 器選擇對應(yīng)于內(nèi)部編碼地址的輸出信號線。
7. 根據(jù)權(quán)利要求6所述的容許缺陷和故障的多路信號分離器，其 中，所述編碼器電路(1620 )根據(jù)[n，，k，d]線性塊碼由輸入地址生成內(nèi)部編碼地址，以及其中所述容許缺陷和故障的多路信號分離器容許連接 到每個輸出信號線的d-1個有開路缺陷的可逆切換的互連，以及容許在 每個可逆切換的互連中的比串聯(lián)聯(lián)接的晶體管的數(shù)量小 一 的晶體管中 的短^各。
8. —種復合晶體管(402,圖8),包括 m個支3各；以及在所述m個支路的每一個中的n個串聯(lián)聯(lián)接的簡單晶體管(410、 412以及411、 413 )。
9. 根據(jù)權(quán)利要求8所述的復合晶體管，其中n+m》1， n>l，且m> 0.
10. 根據(jù)權(quán)利要求8所述的復合晶體管，其中，所述簡單晶體管包括PM0S晶體管(206 );NM0S晶體管(102 );以及各種附加類型的場效應(yīng)晶體管。
全文摘要
本發(fā)明的一個實施例是一種用于構(gòu)造容許缺陷和故障的多路信號分離器(圖14和16)的方法。該方法能夠應(yīng)用于納米級別、微米級別或更大級別的多路信號分離器電路。多路信號分離器電路能夠被視為一組與門(圖9A-B)，每個包括在許多條地址線(910-912以及920-922)或地址線衍生信號線與輸出信號線(914和924)之間的可逆切換的互連。每個可逆切換的互連包括一個或多個可逆切換的元件(906-908以及916-918)。在某些多路信號分離器中，采用NMOS(102)和/或PMOS晶體管(206)作為可逆切換的元件。在表示本發(fā)明一個實施例的方法中，在每個可逆切換的互連中采用兩個或更多個串聯(lián)連接的晶體管(410、412以及411、413；1502)，以便多達比串聯(lián)的互連的晶體管的數(shù)量少一的晶體管中的短路缺陷不導致可逆切換互連的故障。此外，使用差錯控制編碼技術(shù)來引入附加的地址線衍生信號線(1602、1604)以及附加的可切換互連(1610)，以便即使當許多個體的可切換的互連有開路缺陷時，所述多路信號分離器依然可以工作。
文檔編號G06F11/10GK101517545SQ200780033921
公開日2009年8月26日 申請日期2007年7月11日 優(yōu)先權(quán)日2006年7月12日
發(fā)明者P·J·屈克斯, S·R·威廉斯, W·羅比內(nèi)特 申請人:惠普開發(fā)有限公司