專(zhuān)利名稱(chēng)：Jtag功率降級(jí)調(diào)試的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及對(duì)在處理器上運(yùn)行的軟件的調(diào)試操作。更明確地說(shuō)，本發(fā)明涉及 通過(guò)功率降級(jí)事件對(duì)在處理器上運(yùn)行的軟件執(zhí)行調(diào)試操作的系統(tǒng)和方法。
背景技術(shù)：
技術(shù)的發(fā)展已經(jīng)形成了更小且更強(qiáng)大的個(gè)人計(jì)算裝置。舉例來(lái)說(shuō)，目前存在多種便
攜式個(gè)人計(jì)算裝置，包含無(wú)線(xiàn)計(jì)算裝置，例如便攜式無(wú)線(xiàn)電話(huà)、個(gè)人數(shù)字助理(PDA) 和尋呼裝置，所述裝置小巧、輕便且用戶(hù)容易攜帶。更具體地說(shuō)，便攜式無(wú)線(xiàn)電話(huà)(例 如蜂窩式電話(huà)和IP電話(huà))可通過(guò)無(wú)線(xiàn)網(wǎng)絡(luò)傳送語(yǔ)音和數(shù)據(jù)包。另外，許多此類(lèi)無(wú)線(xiàn)電話(huà) 里面并入有其它類(lèi)型的裝置。舉例來(lái)說(shuō)，無(wú)線(xiàn)電話(huà)還可包含數(shù)字靜物攝像機(jī)、數(shù)字視頻 攝像機(jī)、數(shù)字記錄器和音頻文件播放器。而且，此類(lèi)無(wú)線(xiàn)電話(huà)可包含web接口，其可用 于接入因特網(wǎng)。由此，這些無(wú)線(xiàn)電話(huà)包含顯著的計(jì)算能力。
通常，隨著這些裝置包含更大的功能性，支持所述裝置的各種功能可能需要的各種 內(nèi)部組件所消耗的功率就越多。肉此，為了節(jié)省非使用周期期間的功率，移動(dòng)裝置已經(jīng) 并入有各種功率節(jié)省技術(shù)。高級(jí)RISC機(jī)器(ARM)處理器可進(jìn)入將掛起或阻止調(diào)試通 信的三種不同的模式以保存功率閑置模式、休眠模式和功率降級(jí)模式。在閑置模式期 間，ARM處理器時(shí)鐘停止，但芯片的其余部分保持有功率。在休眠模式期間，ARM處 理器時(shí)鐘關(guān)閉，參考時(shí)鐘關(guān)閉，且電壓電平減小。在功率降級(jí)期間，ARM處理器斷電。
在這三種功率節(jié)省模式屮的任--種模式下，處理器都可能是不可存取的，因?yàn)锳RM 時(shí)鐘并不雙態(tài)切換。然而，仍有必要在功率降級(jí)之前和/或之后，對(duì)在裝置的處理器和核 心上操作的軟件進(jìn)行調(diào)試。
一種可能的方法是重啟芯片，且恢復(fù)寄存器數(shù)據(jù)，作為重啟過(guò)程的一部分。然而， 這種方法不允許調(diào)試管理稈序代碼，因?yàn)橹貑⑦^(guò)程需要管理稈序代碼。此外，在重啟過(guò) 程期間，所述寄存器中的一者或.者以上可能不可存取以進(jìn)行恢復(fù)。舉例來(lái)說(shuō)，可在重 啟過(guò)程期間使調(diào)試配置寄存器復(fù)位，且使此寄存器可存取可能會(huì)提供安全漏洞。通常， 調(diào)試配置寄存器不能容易地被恢復(fù)。
因此，提供 一 種用于調(diào)試核心和處理器的經(jīng)改進(jìn)的系統(tǒng)和方法將是有利的。

發(fā)明內(nèi)容
在一個(gè)特定實(shí)施例中，提供一種在功率降級(jí)之后對(duì)處理器執(zhí)行調(diào)試操作的方法。在 處理器的執(zhí)行模式期間檢測(cè)處理器的閑置狀態(tài)。確定所述閑置狀態(tài)與功率降級(jí)事件相關(guān) 聯(lián)。通過(guò)在執(zhí)行模式期間，在處理器內(nèi)加載調(diào)試寄存器來(lái)恢復(fù)處理器的調(diào)試狀態(tài)。
在特定實(shí)施例中，在檢測(cè)到處理器的閑置狀態(tài)之后，査詢(xún)處理器的狀態(tài)。另外，在 特定實(shí)施例中，執(zhí)行調(diào)試操作，其使用所恢復(fù)的調(diào)試寄存器中的至少一者。在另一特定 實(shí)施例中，所述調(diào)試操作是斷點(diǎn)和觀察點(diǎn)調(diào)試操作中的 一 者。
在特定實(shí)施例中，處理器包含ARM類(lèi)型的微處理器核心。在另一特定實(shí)施例中，當(dāng) 處理器的處理器時(shí)鐘不活動(dòng)時(shí)，檢測(cè)閑置狀態(tài)。另外，在特定實(shí)施例中，當(dāng)處理器處于 閑置狀態(tài)達(dá)至少500毫秒時(shí)，確定閑置狀態(tài)與功率降級(jí)事件相關(guān)聯(lián)。在另一特定實(shí)施例 中，使用聯(lián)合測(cè)試行動(dòng)小組(Joint Test Action Gro叩，JTAG)調(diào)試器來(lái)執(zhí)行寄存器掃描， 以檢測(cè)處理器的閑置狀態(tài)。在又一特定實(shí)施例中，所述調(diào)試寄存器中的至少一者是調(diào)試 配置寄存器，在處理器在管理程序模式下執(zhí)行時(shí)，所述調(diào)制配置寄存器是可測(cè)試的。
在又一特定實(shí)施例中，結(jié)合檢測(cè)到閑置狀態(tài)或結(jié)合檢測(cè)到功率降級(jí)事件的結(jié)朿而估 計(jì)經(jīng)再同步的定時(shí)時(shí)鐘(RTCK)信號(hào)。在特定實(shí)施例中，在恢復(fù)調(diào)試狀態(tài)之前，檢測(cè)功 率降級(jí)事件的結(jié)束。
在另一特定實(shí)施例中，提供一種對(duì)具有處理器核心的處理器執(zhí)行調(diào)試操作的方法。 在處理器的執(zhí)行模式期間，檢測(cè)處理器核心的閑置狀態(tài)。當(dāng)處理器處于閑置狀態(tài)時(shí)，提 供對(duì)調(diào)試操作的請(qǐng)求。通過(guò)在處理器被暫停時(shí)查詢(xún)處理器的狀態(tài)，來(lái)確定閑置狀態(tài)與功 率降級(jí)事件相關(guān)聯(lián)。所述方法進(jìn)一步包含進(jìn)入聯(lián)合測(cè)試行動(dòng)小組(JTAG)等待模式； 檢測(cè)功率降級(jí)事件的結(jié)束；通過(guò)加載調(diào)試寄存器來(lái)恢復(fù)處理器的調(diào)試狀態(tài)；檢測(cè)調(diào)試確 認(rèn)信號(hào)以及執(zhí)行所請(qǐng)求的調(diào)試操作。
在特定實(shí)施例中，在進(jìn)入JTAG等待模式之前，切斷5供應(yīng)給處理器的功率相關(guān)聯(lián) 的功率信號(hào)。在另一特定實(shí)施例中，所述方法包含在檢測(cè)閑置狀態(tài)之前，檢測(cè)時(shí)鐘定時(shí) 器的期滿(mǎn)。在另一特定實(shí)施例中，在功率降級(jí)事件的結(jié)束之前，處理器核心的輸入/輸出 接口處于凍結(jié)條件下。
在又一特定實(shí)施例中，處理器核心的JTAG輸入/輸出接口在功率.降級(jí)事件期間被凍 結(jié)，且在檢測(cè)到功率降級(jí)事件的結(jié)束之后被解凍。在另一特定實(shí)施例中，調(diào)試操作是斷 點(diǎn)和觀察點(diǎn)調(diào)試操作中的一者。在另一特定實(shí)施例中，處理器處于閑置狀態(tài)込至少500 毫秒。在又一特定實(shí)施例中，所述方法包含使用JTAG調(diào)試系統(tǒng)來(lái)執(zhí)行寄存器掃描，以 檢測(cè)處理器的閑置狀態(tài)。
在另一特定實(shí)施例中，揭示一種處理器調(diào)試裝置，且所述處理器調(diào)試裝置包含用 于檢測(cè)處理器的閑置狀態(tài)的裝置；用于在處理器處于閑置狀態(tài)時(shí)提供對(duì)調(diào)試操作的請(qǐng)求 的裝置；用于確定閑置狀態(tài)與功率降級(jí)事件相關(guān)聯(lián)的裝置；用于檢測(cè)功率降級(jí)事件的結(jié) 束且用于恢復(fù)處理器的調(diào)試狀態(tài)的裝置；以及用于執(zhí)行所請(qǐng)求的調(diào)試操作的裝置。
在另一特定實(shí)施例中， 一種集成電路包含調(diào)試接口、調(diào)試寄存器、調(diào)制解調(diào)器功率 管理器和處理器。所述調(diào)試接口適合于接收與調(diào)試操作有關(guān)的指令。所述調(diào)試寄存器適 合于存儲(chǔ)勺調(diào)試操作有關(guān)的數(shù)據(jù)。所述調(diào)制解調(diào)器功率管理器適合于控制數(shù)字電壓電平， 以在處理器不活動(dòng)周期期間使數(shù)字屯壓電平降級(jí)以保存功率，且在處理器不活動(dòng)周期結(jié) 束時(shí)恢復(fù)數(shù)字電壓電平。處理器對(duì)調(diào)試接口且對(duì)調(diào)制解調(diào)器功率管理器響應(yīng)，且適合響 應(yīng)于數(shù)字電壓電平的恢復(fù)而將功率退出引腳驅(qū)動(dòng)到指定的邏輯電平。
在特定實(shí)施例中，在數(shù)字電壓電平恢復(fù)時(shí)，將數(shù)據(jù)恢復(fù)到調(diào)試寄存器。在另一特定 實(shí)施例中，聯(lián)合測(cè)試行動(dòng)小組UTAG)接口適合于連接到調(diào)試系統(tǒng)。處現(xiàn)器適合于響應(yīng) 于數(shù)字電壓電平的降級(jí)而凍結(jié)JTAG接口的至少一個(gè)引腳的邏輯電平。另外，在特定實(shí) 施例中，所述處理器適合于在數(shù)字電壓電平恢復(fù)時(shí)對(duì)所述至少一個(gè)引腳的邏輯電平進(jìn)行 解凍。
在另一特定實(shí)施例中，調(diào)試系統(tǒng)包含調(diào)試接口、處理器可讀指令和處理器。所述調(diào) 試接口適合于連接到目標(biāo)處理器。所述處理器可讀指令界定調(diào)試操作，且界定供用戶(hù)交 互的用戶(hù)界面。所述處理器適合于基于處理器可讀指令而產(chǎn)生用戶(hù)界面，且響應(yīng)于處理 器可讀指令而控制調(diào)試操作。所述處理器適合于基T調(diào)試接口的引腳的狀態(tài)變化而檢測(cè) 處理器的功率降級(jí)狀態(tài)。
在特定實(shí)施例中，處理器適合于在調(diào)試操作期間將調(diào)試寄存器的狀態(tài)存儲(chǔ)在存儲(chǔ)器 中。調(diào)試系統(tǒng)適合于響應(yīng)于狀態(tài)變化而從存儲(chǔ)器恢復(fù)調(diào)試寄存器的狀態(tài)。在另一特定實(shí) 施例中，引腳包含時(shí)鐘引腳，且狀態(tài)變化包含不活動(dòng)周期之后時(shí)鐘引腳上的上升時(shí)鐘沿。
在特定實(shí)施例中， 一種便攜式通信裝置包含數(shù)字信號(hào)處理器和控制器。所述控制器 包含調(diào)制解調(diào)器功率管理器和處理器。所述調(diào)制解調(diào)器功率管理器適合于控制數(shù)字電壓 電平，以在處理器不活動(dòng)周期期間使數(shù)字電壓電平降級(jí)以保存功率，且在處理器不活動(dòng) 周期結(jié)束時(shí)恢復(fù)數(shù)字電壓電平。處理器對(duì)調(diào)制解調(diào)器功率管理器響應(yīng)，且適合于控制通 信裝置的一部分的操作。所述處理器包含調(diào)試功能性，以響應(yīng)于數(shù)字電壓電平從經(jīng)降級(jí) 功率狀態(tài)的恢復(fù)而提供功率降級(jí)恢復(fù)指示。
在特定實(shí)施例中，在具有測(cè)試引腳的集成電路上提供控制器和數(shù)字信號(hào)處理器。另
外，在另一特定實(shí)施例中，便攜式通信裝置包含模擬基帶處理器、立休聲音頻編碼器/解 碼器(CODEC)、射頻(RF)收發(fā)器、RF開(kāi)關(guān)和RF天線(xiàn)。所述模擬基帶處理器耦合到 數(shù)字信號(hào)處理器。所述立體聲音頻編碼器/解碼器(CODEC)耦合到模擬基帶處理器。所 述射頻(RF)收發(fā)器耦合到模擬基帶處理器。所述RF開(kāi)關(guān)耦合到RF收發(fā)器。所述RF 天線(xiàn)耦合到RF開(kāi)關(guān)。
在特定實(shí)施例中，提供實(shí)施可執(zhí)行指令的處理器可讀媒體，以對(duì)處理器執(zhí)行調(diào)試操 作。所述可執(zhí)行指令包含用以在處理器的執(zhí)行模式期間檢測(cè)處理器的閑置狀態(tài)的指令； 用以確定與功率降級(jí)事件相關(guān)聯(lián)的閑置狀態(tài)的指令；以及用以通過(guò)在執(zhí)行模式期間加載 處理器的調(diào)試寄存器來(lái)恢復(fù)處理器的調(diào)試狀態(tài)的指令。
在另一特定實(shí)施例中，所述處理器可讀媒體進(jìn)一步包含用于在檢測(cè)到處理器的閑置 狀態(tài)之后査詢(xún)處理器的狀態(tài)的指令。在又一特定實(shí)施例中，所述處理器可讀媒體進(jìn)一步 包含用以執(zhí)行調(diào)試操作的指令，所述調(diào)試操作使用所述調(diào)試寄存器中的至少一者。在另 一特定實(shí)施例中，所述調(diào)試操作包含用以執(zhí)行斷點(diǎn)和觀察點(diǎn)調(diào)試操作中的 一 者的指令。 在又一特定實(shí)施例中，當(dāng)處理器的處理器時(shí)鐘不活動(dòng)時(shí)，檢測(cè)閑置狀態(tài)。在又一特定實(shí) 施例中，所述處理器可讀媒體進(jìn)一步包含用以使用聯(lián)合測(cè)試行動(dòng)小組(JTAG)調(diào)試系統(tǒng) 來(lái)執(zhí)行寄存器掃描以檢測(cè)處理器的閑置狀態(tài)的指令。在又一特定實(shí)施例中，處理器可讀 媒體進(jìn)一步包含用以執(zhí)行管理程序模式以測(cè)試所述調(diào)試寄存器的調(diào)試配置寄存器的指 令。在又一特定實(shí)施例中，處理器可讀媒體進(jìn)一步包含用以在恢復(fù)調(diào)試狀態(tài)之前檢測(cè)功 率降級(jí)事件的結(jié)束的指令。
本文所揭示的一個(gè)或一個(gè)以上實(shí)施例的優(yōu)點(diǎn)可包含允許在功率降級(jí)事件期間和之后 執(zhí)行調(diào)試操作。
本文所揭示的一個(gè)或一個(gè)以上實(shí)施例的另一優(yōu)點(diǎn)可包含在不添加邊帶信號(hào)的情況 下，通過(guò)功率降級(jí)和功率恢復(fù)過(guò)程來(lái)執(zhí)行調(diào)試操作。
在審閱整個(gè)申請(qǐng)案之后，本發(fā)明的其它方面、優(yōu)點(diǎn)和特征將變得明顯，本申請(qǐng)案包 含以下部分


具體實(shí)施方式
和權(quán)利要求卞〕。

當(dāng)結(jié)合附圖考慮時(shí)，參考具休實(shí)施方式，本文所描述的實(shí)施例的方面和附加優(yōu)點(diǎn)將
變得更顯時(shí)易見(jiàn)，在附圖中
圖1是說(shuō)明具有調(diào)試功能性的高級(jí)RISC機(jī)器(ARM)處理器的調(diào)試結(jié)構(gòu)的框圖； 圖2是具有調(diào)制解調(diào)器功率管理器的處理器的框圖
圖3是相對(duì)于處理器時(shí)鐘、參考時(shí)鐘和電源而說(shuō)明閑置狀態(tài)、休眠狀態(tài)和功率降級(jí) 狀態(tài)的時(shí)序圖的一部分；
圖4是說(shuō)明在功率降級(jí)之后恢復(fù)調(diào)試寄存器的方法的流程圖5是說(shuō)明檢測(cè)處理器的功率降級(jí)且在對(duì)處理器恢復(fù)功率之后恢復(fù)調(diào)試數(shù)據(jù)的方法 的流程圖6是說(shuō)明處理器的若千操作模式期間的一組信號(hào)的時(shí)序圖的一部分
圖7是處理器、聯(lián)合測(cè)試行動(dòng)小組UTAG)接口和調(diào)制解調(diào)器功率管理器(MPM) 之間的調(diào)試互連的框圖8是說(shuō)明用于診斷功率降級(jí)狀態(tài)且在對(duì)處理器的電源的恢復(fù)時(shí)恢復(fù)調(diào)試寄存器的 一組信號(hào)的時(shí)序圖的一部分；
圖9是并入有具有調(diào)試功能性的處理器以及控制器的便攜式通信裝置的總圖，所述 控制器包含具有根據(jù)圖1到圖8中的仟一者所述的調(diào)試功能性的處理器；
圖IO是并入有若干控制器的示范性蜂窩式電話(huà)的總圖，所述控制器中的每一者可含 有具有根據(jù)圖1到圖8中的任一者所述的調(diào)試功能性的ARM處理器；
圖11是并入有若干控制器的示范性無(wú)線(xiàn)因特網(wǎng)協(xié)議電話(huà)的總圖，所述控制器包含具 有根據(jù)圖1到圖8中的任一者所述的調(diào)試功能性的處理器；
圖12是并入有若干控制器的示范性便攜式數(shù)字助理的總圖，所述控制器包含具有根 據(jù)圖1到圖8中的任一者所述的調(diào)試功能性的處理器；以及
圖13是并入有控制器的示范性音頻文件播放器的總圖，所述控制器包含具有根據(jù)圖 1到圖8中的任一者所述的調(diào)試功能性的處理器。
具體實(shí)施例方式
圖1是說(shuō)明處理器(例如，高級(jí)RISC機(jī)器(ARM)處理器106)的調(diào)試結(jié)構(gòu)100 的框圖。調(diào)試結(jié)構(gòu)100包含主機(jī)計(jì)算機(jī)102、接口協(xié)議轉(zhuǎn)換器104和處理器106。處理器 可以是ARM型微處理器核心或具有處理器核心的處理器。將主機(jī)計(jì)算機(jī)102說(shuō)明為計(jì)算 機(jī)工作站或桌上型計(jì)算機(jī)，但應(yīng)理解，計(jì)算機(jī)102可以是任何基于處理器的裝置，包含 便攜式計(jì)算機(jī)、手持型計(jì)算裝置、窗U PC、升陽(yáng)工作站(sun workstation)等。主機(jī)計(jì) 算機(jī)102通過(guò)合適的接口 112 (例如RS232接口、并行接口或任何其它合適接口 )連接 到接口協(xié)議轉(zhuǎn)換器104。接口協(xié)議轉(zhuǎn)換器104經(jīng)由合適的接口 114連接到處理器106。具 有TAP控制器110的聯(lián)合測(cè)試行動(dòng)小組(JTAG)接口 108經(jīng)由接口 114將處理器106連 接到接口協(xié)議轉(zhuǎn)換器104。從主機(jī)計(jì)算機(jī)102經(jīng)由接口 112發(fā)送的指令由接口協(xié)議轉(zhuǎn)換器
104轉(zhuǎn)換成處理器106的接口信號(hào)，并經(jīng)由接口 114提供給處理器106。
一般來(lái)說(shuō)，將接口協(xié)議轉(zhuǎn)換器104展示為單獨(dú)的元件，但其可并入主機(jī)計(jì)算機(jī)102 中，視實(shí)施方案而定。接口協(xié)議轉(zhuǎn)換器104允許在主機(jī)計(jì)算機(jī)102上運(yùn)行的調(diào)試軟件與 處理器106通信。 一般來(lái)說(shuō)，主機(jī)計(jì)算機(jī)102包含一處理器，其執(zhí)行調(diào)試軟件應(yīng)用程序 或調(diào)試系統(tǒng)，以發(fā)出高級(jí)命令(例如斷點(diǎn)、觀察點(diǎn)等)，且檢查處理器106的存儲(chǔ)器的內(nèi) 容。調(diào)試軟件可使用接口協(xié)議轉(zhuǎn)換器104來(lái)接入掃描鏈，以對(duì)處理器06進(jìn)行調(diào)試。掃 描鏈允許主機(jī)計(jì)算機(jī)102的調(diào)試軟件將指令直接插入處理器106中。指令在處理器106 上執(zhí)行，且視指令的類(lèi)型而定，可檢査、保存或改變處理器106的狀態(tài)。 一般來(lái)說(shuō)，調(diào) 試結(jié)構(gòu)提供用于控制指令在處理器106上執(zhí)行的速度的手段，使得指令可以較慢的調(diào)試 速度、以系統(tǒng)速度或以其它速度執(zhí)行。另外，調(diào)試結(jié)構(gòu)100允許用戶(hù)/操作者監(jiān)視處理器 內(nèi)的處理器可讀指令的執(zhí)行，以對(duì)處理器、處理器可讀指令或其任一組合進(jìn)行調(diào)試。
處理器106的JTAG接口 108提供主機(jī)計(jì)算機(jī)102對(duì)掃描鏈的接入，以對(duì)處理器106 進(jìn)行調(diào)試操作。另外，rTAG接口 108提供主機(jī)計(jì)算機(jī)102對(duì)系統(tǒng)狀態(tài)數(shù)據(jù)和對(duì)處理器 106的調(diào)試數(shù)據(jù)的存取。 一般來(lái)說(shuō)，處理器106不需耍處于運(yùn)行中以開(kāi)始調(diào)試操作。在 暫停調(diào)試模式下，調(diào)試擴(kuò)展允許主機(jī)計(jì)算機(jī)102將處理器106置入調(diào)試狀態(tài)中，從而允 許檢查處理器106的內(nèi)部狀態(tài)，同時(shí)可允許其它系統(tǒng)活動(dòng)繼續(xù)進(jìn)行。在監(jiān)視調(diào)試模式下， 可在斷點(diǎn)或觀察點(diǎn)上產(chǎn)生指令終止，以在不進(jìn)入暫停調(diào)試模式的情況下對(duì)處理器106進(jìn) 行調(diào)試。當(dāng)結(jié)合在主機(jī)計(jì)算機(jī)102上運(yùn)行的調(diào)試監(jiān)視軟件應(yīng)用程序而利用時(shí)，有可能在 允許執(zhí)行重要的中斷服務(wù)例行程序的同時(shí)對(duì)處理器106進(jìn)行調(diào)試。
主機(jī)計(jì)算機(jī)102包含存儲(chǔ)器120、界定軟件調(diào)試系統(tǒng)的處理器可讀指令122以及處 理器124。處理器124適合于存取存儲(chǔ)器120且執(zhí)行處理器可讀指令122以產(chǎn)生具有圖 形調(diào)試器用戶(hù)界面126的調(diào)試軟件應(yīng)用程序。用戶(hù)可與圖形用戶(hù)界面126交互以起始對(duì) 處理器106的調(diào)試操作，界定用于調(diào)試操作的設(shè)定值，且監(jiān)視調(diào)試操作的進(jìn)展。在調(diào)試 操作期間，當(dāng)功率降級(jí)發(fā)生時(shí)，存儲(chǔ)器120可用于存儲(chǔ)調(diào)試設(shè)定值、處理器狀態(tài)數(shù)據(jù)和 調(diào)試寄存器數(shù)據(jù)。在主機(jī)計(jì)算機(jī)102上運(yùn)行的調(diào)試軟件應(yīng)用程序可利用存儲(chǔ)在存儲(chǔ)器120 中的數(shù)據(jù)在功率被恢復(fù)時(shí)恢復(fù)處理器106的調(diào)試寄存器和其它調(diào)試設(shè)定值。在一個(gè)實(shí)施 例中，所述調(diào)試寄存器中的一者是調(diào)試配置寄存器，所述調(diào)試配置寄存器在處理器在管 理程序模式下執(zhí)行時(shí)是可測(cè)試的，且在處理器在用戶(hù)模式下執(zhí)行時(shí)是不可測(cè)試的。
圖2是具有調(diào)制解調(diào)器功率管理器210的代表性處理器106的框圖200。處理器106 包含JTAG接口 108、 TAP控制器110、主處理器邏輯202、嵌入式邏輯204、掃描鏈206
和208、調(diào)制解調(diào)器功率管理器(MPM) 210以及調(diào)試寄存器212。 一般來(lái)說(shuō)，JTAG接 口 108適合于經(jīng)由接口協(xié)議轉(zhuǎn)換器104連接到主機(jī)調(diào)試器系統(tǒng)(例如，圖1中的主機(jī)計(jì) 算機(jī)102)。 JTAG接口 108接收指令并向TAP控制器110提供指令，TAP控制器110控 制處理器106內(nèi)的調(diào)試操作。明確地說(shuō)，主機(jī)調(diào)試器系統(tǒng)可通過(guò)接入掃描鏈206和208， 經(jīng)由TAP控制器110，將指令插入處理器106中。
MPM210適合于控制功率節(jié)省特征(例如，功率降級(jí)模式)的進(jìn)入和退出。功率降 級(jí)是其中控制數(shù)字邏輯域的電壓(VDD_DIG)的功率調(diào)節(jié)器被關(guān)閉的功率相關(guān)事件。通 過(guò)關(guān)閉功率調(diào)節(jié)器，處理器(以及相關(guān)聯(lián)的電路)的靜態(tài)或備用電流消耗減少。盡管在 功率降級(jí)模式期間對(duì)MPM 210進(jìn)行供電，但在功率降級(jí)之后，MPM 210外的任何寄存 器的狀態(tài)可能都是未知的。因此，在功率降級(jí)之后，MPM210斷言復(fù)位信號(hào)以初始化內(nèi) 部處理器核心，例如主處理器邏輯202和嵌入式邏輯204。復(fù)位包含復(fù)位調(diào)試邏輯 (TRST—n)信號(hào)的斷言以使調(diào)試邏輯復(fù)位。
由于處理器106的調(diào)試寄存器212駐存在功率己降級(jí)的域中，所以調(diào)試寄存器212 丟失狀態(tài)，且需要在功率被恢復(fù)時(shí)恢復(fù)。為了恢復(fù)調(diào)試寄存器212的狀態(tài)，將主處理器 邏輯202和嵌入式邏輯204置入調(diào)試模式，且主機(jī)計(jì)算機(jī)102上的調(diào)試器應(yīng)用程序(例 如)從存儲(chǔ)器120恢復(fù)調(diào)試寄存器212,并菜新啟動(dòng)處理器106。
圖3是相對(duì)于處理器時(shí)鐘、參考時(shí)鐘和電源而說(shuō)明閑置狀態(tài)、休眠狀態(tài)和功率降級(jí) 狀態(tài)的時(shí)序圖300的一部分。 一般來(lái)說(shuō)，閑置狀態(tài)、休眠狀態(tài)和功率降級(jí)狀態(tài)代表處理 器106可進(jìn)入的且防止或掛起JTAG通信的三種不同的低功率或功率節(jié)省模式。在所述 三種狀態(tài)的任一種狀態(tài)下，對(duì)JTAG寄存器的掃描失敗，因?yàn)锳RM時(shí)鐘被凍結(jié)(例如， 不雙態(tài)切換)。舉例來(lái)說(shuō)，在ARM9-S核心中，調(diào)試寄存器掃描由ARM時(shí)鐘驅(qū)動(dòng)，所述 ARM時(shí)鐘由參考時(shí)鐘(TCK)選通。在主機(jī)計(jì)算機(jī)102上運(yùn)行的調(diào)試器應(yīng)用程序適合于 區(qū)分所述三種功率節(jié)省狀態(tài)。
如圖3中所示，在閑置狀態(tài)期間，電源電壓(VDD_DIG)為高，參考時(shí)鐘(TCXO) 雙態(tài)切換，且處理器時(shí)鐘(ARM—CLK)閑置。當(dāng)處理器無(wú)工作要執(zhí)行時(shí)，閑置狀態(tài)節(jié)省 功-申.。在大多數(shù)情況下，閑置狀態(tài)持續(xù)相對(duì)較短的時(shí)間周期，直到接收到中斷為止。所 述中斷在幾個(gè)時(shí)鐘周期內(nèi)啟用或重新激活處理器時(shí)鐘。視實(shí)施方案而定，可以不同方式 來(lái)處理對(duì)處理器的調(diào)試指令。在一個(gè)實(shí)施方案中，處理器進(jìn)入閑置狀態(tài)，不管調(diào)試指令 是否存在。在另一實(shí)施方案中，處理器結(jié)束當(dāng)前掃描，且在進(jìn)入閑置狀態(tài)之前等待，直 到調(diào)試指令被解除斷言為止。當(dāng)在閑置狀態(tài)下時(shí)， 一些處理器將在接收到調(diào)試指令時(shí)啟
用處理器時(shí)鐘。
在休眠狀態(tài)或模式期間，電源電壓(VDD—DIG)為高，參考時(shí)鐘(TXCO)在幾個(gè) 時(shí)鐘循環(huán)之后變成閑置，且處理器時(shí)鐘(ARM一CLK)閑置。在較長(zhǎng)的處理器不活動(dòng)周期 期間，休眠模式或狀態(tài)節(jié)省處理器和總線(xiàn)功率。舉例來(lái)說(shuō)，在數(shù)字無(wú)線(xiàn)電話(huà)(蜂窩式、 PCS或其它類(lèi)型的無(wú)線(xiàn)電話(huà))內(nèi)的處理器中，當(dāng)電話(huà)打開(kāi)但并不在被使用時(shí)，可能存在 較長(zhǎng)的不活動(dòng)周期。在大多數(shù)情況下，休眠模式比閑置模式持續(xù)更長(zhǎng)的時(shí)間周期。在休 眠模式期間，忽略接收到的調(diào)試指令，直到接收到下一個(gè)中斷為止，此時(shí)處理器決定服 務(wù)所述中斷和/或響應(yīng)接收到的調(diào)試指令。
在功率降級(jí)狀態(tài)期間，電源電壓(VDD—DIG)為低，參考時(shí)鐘(TXCO)在幾個(gè)時(shí) 鐘循環(huán)之后變成閑置，且處理器時(shí)鐘(ARM_CLK)閑置。功率降級(jí)狀態(tài)通過(guò)在較長(zhǎng)的不 活動(dòng)周期期間關(guān)閉數(shù)字電源電壓(VDD—DIG)來(lái)節(jié)省功率。為了進(jìn)入功率降級(jí)狀態(tài)，處 理器停用所有的時(shí)鐘體制(clock regime),斷開(kāi)所有的鎖相回路(PLL)，將SDRAM置 于自刷新模式，停用處理器和總線(xiàn)時(shí)鐘，停用參考時(shí)鐘(TXCO)，凍結(jié)芯片的輸入/輸出 (I/O).目.斷開(kāi)電源電壓調(diào)節(jié)器。
功率降級(jí)模式持續(xù)的時(shí)間長(zhǎng)于一秒，除非接收到高優(yōu)先權(quán)中斷。如果當(dāng)處理器處于 功率降級(jí)狀態(tài)時(shí)接收到調(diào)試指令，那么忽略所述調(diào)試指令，直到接收到下一個(gè)中斷為止。 一R接收到中斷，就啟用參考時(shí)鐘(TXCO)，對(duì)電源電壓調(diào)節(jié)器(VDD—DIG)加電，斷 言復(fù)位，且重新啟動(dòng)ARM和總線(xiàn)時(shí)鐘。重新啟動(dòng)經(jīng)再同步的定時(shí)時(shí)鐘(RTCK)，且在 芯片的輸入/輸出(I/O)被釋放之前大約4毫秒內(nèi)，主機(jī)計(jì)算機(jī)的調(diào)試器軟件恢復(fù)調(diào)試寄 存器。
一般來(lái)說(shuō)，經(jīng)再同步定時(shí)時(shí)鐘(RTCK)是定時(shí)時(shí)鐘(TCK)的經(jīng)再同步的延遲版本。 調(diào)試器可經(jīng)配置以利用RTCK。當(dāng)處理器暫停時(shí)，RTCK信號(hào)被凍結(jié)在高電平或低電平， 不管處理器處于哪一低功率模式。RTCK超時(shí)可被配置或用戶(hù)編程。在特定實(shí)施例中， RTCK超時(shí)設(shè)定值被配置成足夠長(zhǎng)，使得大多數(shù)閑置周期不會(huì)觸發(fā)超時(shí)，且使得標(biāo)準(zhǔn)休 眠周期不會(huì)觸發(fā)超時(shí)。
一般來(lái)說(shuō)，如果功率:降級(jí)持續(xù)時(shí)間比RTCK超時(shí)周期短，那么當(dāng)前掃描可能被破壞。 然而，由于假定調(diào)試器只掃描狀態(tài)寄存器，所以?huà)呙杵茐牟粦?yīng)成為問(wèn)題。如果閑置狀態(tài) 持續(xù)時(shí)間導(dǎo)致RTCK超時(shí)，那么在時(shí)鐘被重新激活之后， 一些無(wú)用信息可能遺留在移位 寄存器中。然而，調(diào)試器可安全地終止掃描并繼續(xù)進(jìn)行，因?yàn)榧俣⊕呙枋菭顟B(tài)寄存器讀 '取操作。 當(dāng)最后的參考時(shí)鐘沿沒(méi)有在超時(shí)周期內(nèi)出現(xiàn)在處理器的經(jīng)再同步的時(shí)序時(shí)鐘 (RTCK)引腳上時(shí)，可終止調(diào)試器的當(dāng)前掃描，且調(diào)試器將TAP控制器設(shè)置到調(diào)試邏輯 復(fù)位狀態(tài)。 一般來(lái)說(shuō)，可基于時(shí)鐘定時(shí)器的期滿(mǎn)而確定RTCK超時(shí)。在一個(gè)實(shí)施例中， 可通過(guò)使核心復(fù)位引腳上的電壓電平保持為高持續(xù)五個(gè)參考時(shí)鐘循環(huán)，來(lái)設(shè)置調(diào)試邏輯 復(fù)位狀態(tài)。當(dāng)檢測(cè)到下一個(gè)經(jīng)再同步的定時(shí)時(shí)鐘(RTCK)信號(hào)時(shí)，處理器已經(jīng)重新開(kāi)始 操作。如果RTCK超時(shí)出現(xiàn)在向調(diào)試邏輯復(fù)位狀態(tài)的過(guò)渡期間的任何一個(gè)時(shí)間點(diǎn)，那么 重新開(kāi)始所述過(guò)程。
一旦TAP控制器處于調(diào)試邏輯復(fù)位狀態(tài)，調(diào)試系統(tǒng)就可執(zhí)行狀態(tài)寄存器的掃描。狀 態(tài)寄存器值將確定處理器的當(dāng)前狀態(tài)。如果狀態(tài)寄存器所指示的當(dāng)前狀態(tài)指示處理器正 在運(yùn)行，那么處理器可能處于休眠或閑置模式，且調(diào)試器不采取進(jìn)一步行動(dòng)。如果狀態(tài) 寄存器指示處理器被暫停，那么暫停的操作可能是由于用戶(hù)斷點(diǎn)(閑置模式或休眠模式) 引起的，在此情況下，調(diào)試器響應(yīng)于用戶(hù)斷點(diǎn)而執(zhí)行常見(jiàn)步驟。如果處現(xiàn)器由于來(lái)自調(diào) 制解調(diào)器功率管理器(MPM)內(nèi)的功率降級(jí)恢復(fù)邏輯的調(diào)試指令(EDBGRQ)而暫停， 那么調(diào)試器在4毫秒內(nèi)恢復(fù)調(diào)試寄存器、ETM寄存器、ETB寄存器或其任一組合。 一旦 調(diào)試寄存器被恢復(fù)，那么調(diào)試器就釋放調(diào)試確認(rèn)(DBGACK)以重新啟動(dòng)處理器。
圖4是說(shuō)明在功率降級(jí)之后恢復(fù)調(diào)試寄存器的方法的流程圖。在處理器的執(zhí)行模式 期間，檢測(cè)處理器的閑置狀態(tài)(框400)。確定閑置狀態(tài)與功率降級(jí)事件相關(guān)聯(lián)(框402)。 在執(zhí)行模式期間，通過(guò)在處理器內(nèi)重新加載調(diào)試寄存器來(lái)恢復(fù)處理器的調(diào)試狀態(tài)(框 406)。在一個(gè)實(shí)施例中，在處理器檢測(cè)到閑置狀態(tài)之前，處理器處于閑置狀態(tài)達(dá)至少500 毫秒。
圖5是說(shuō)明檢測(cè)處理器的功率降級(jí)且在對(duì)處理器恢復(fù)功率之后恢復(fù)調(diào)試數(shù)據(jù)的方法 的流程圖。使用調(diào)試器來(lái)掃描處理器的狀態(tài)寄存器(框500)。當(dāng)參考時(shí)鐘的時(shí)鐘沿在某 一時(shí)間周期內(nèi)未能出現(xiàn)在JTAG接口的經(jīng)再同步的定時(shí)時(shí)鐘(RTCK)引腳上時(shí)，檢測(cè)超 時(shí)條件(框502)。調(diào)試器進(jìn)入調(diào)試邏輯復(fù)位狀態(tài)(框504)。調(diào)試器檢測(cè)下一個(gè)RTCK信 S邊緣(框506)，其指示處理器已再次變?yōu)榛顒?dòng)。調(diào)試器掃描狀態(tài)寄存器以確定處理器 的當(dāng)前狀態(tài)(框50S)。如果調(diào)試器確定處理器由于功率降級(jí)而暫停，那么調(diào)試器通常在 4毫秒內(nèi)恢復(fù)調(diào)試寄存器、ETM寄存器、ETB寄存器或其任一組合(框510)。 一旦所述 寄存器被恢復(fù)，調(diào)試器就重新啟動(dòng)處理器(框512)。
一般來(lái)說(shuō)，調(diào)制解調(diào)器功率管理器(MPM)可與集成電路集成，例如具有功率降級(jí) 調(diào)試功能性的移動(dòng)通信裝置內(nèi)的電路。MPM的寄存器位(DEBUG—SELECT)啟用功率 降級(jí)調(diào)試功能性。在特定實(shí)施例中，所有JTAG輸入/輸出(I/O)在功率降級(jí)期間被凍結(jié)， 且在數(shù)字電源電壓(VDD—DIG)穩(wěn)定且復(fù)位被釋放時(shí)被解凍。
MPM向處理器核心斷言復(fù)位調(diào)試邏輯信號(hào)(TRST一N)。在功率降級(jí)恢復(fù)期間，MPM 斷言外部調(diào)試請(qǐng)求(MPM_EDBGRQ)。在特定實(shí)施例中，在五個(gè)參考時(shí)鐘循環(huán)內(nèi)接收到 外部調(diào)試請(qǐng)求后，處理器暫停。當(dāng)檢測(cè)到外部調(diào)試請(qǐng)求且處理器暫停時(shí)，斷言調(diào)試確認(rèn) (DBGACK)。通過(guò)使時(shí)鐘循環(huán)的數(shù)目保持較低，在檢測(cè)調(diào)試請(qǐng)求和暫停之前，處理器執(zhí) 行較少的指令。
圖6說(shuō)明展示處理器的若干操作模式期間的一組信號(hào)的時(shí)序圖600的一部分。明確 地說(shuō)，所述時(shí)序圖說(shuō)明20引腳聯(lián)合測(cè)試行動(dòng)小組(JTAG)接口的各個(gè)引腳上的信號(hào)。 一般來(lái)說(shuō)，可利用這些引腳來(lái)檢測(cè)功率降級(jí)狀態(tài)且執(zhí)行功率降級(jí)恢復(fù)，以恢復(fù)調(diào)試寄存 器。如圖所示，在602處指示處理器的ARM狀態(tài)。
在運(yùn)行狀態(tài)期問(wèn)，到達(dá)處理器的數(shù)字電源電壓(VDD一DIG)為高，復(fù)位保持在邏輯 低，且復(fù)位調(diào)試邏輯(TRST一N)保持在邏輯高。外部調(diào)試請(qǐng)求(EDBGRQ)引腳和調(diào)試 確認(rèn)引腳(DBGACK)保持在邏輯低。參考時(shí)鐘(TCXO)和處理器時(shí)鐘(ARM_CLK) 雙態(tài)切換。定時(shí)時(shí)鐘(TCK)和經(jīng)再同步的定時(shí)時(shí)鐘(RTCK)雙態(tài)切換。
當(dāng)處理器改變到閑置狀態(tài)時(shí)，到達(dá)處理器的數(shù)字電源電壓(VDD—DIG)下降到運(yùn)行 狀態(tài)的電平以下。復(fù)位保持在邏輯低，且復(fù)位調(diào)試邏輯(TRST_N)保持在邏輯高。外部 調(diào)試請(qǐng)求(EDBGRQ)引腳和調(diào)試確認(rèn)引腳(DBGACK)保持在邏輯低。參考時(shí)鐘(TCXO) 雙態(tài)切換。然而，處理器時(shí)鐘(ARM—CLK)暫停。定時(shí)時(shí)鐘(TCK)暫停，且再同步定 時(shí)時(shí)鐘(RTCK)保持被凍結(jié)。
當(dāng)處理器改變到功率降級(jí)狀態(tài)時(shí)，到達(dá)處理器的數(shù)字電源電壓(VDD—DIG)被關(guān)閉 (下降到近似零伏)。復(fù)位保持在邏輯低，且復(fù)位調(diào)試邏輯(TRST—N)被凍結(jié)在邏輯高。 外部調(diào)試請(qǐng)求(EDBGRQ)引腳和調(diào)試確認(rèn)引腳(DBGACK)被凍結(jié)在邏輯低。參考時(shí) 鐘(TCXO)雙態(tài)切換持續(xù)幾個(gè)時(shí)鐘循環(huán)，月.接著暫停。處理器時(shí)鐘(ARM—CLK)保持 暫停。定時(shí)時(shí)鐘(TCK)暫停，且再同步定時(shí)時(shí)鐘(RTCK)保持被凍結(jié)。
當(dāng)數(shù)字電源電壓(VDD—DIG)被恢復(fù)時(shí)，處理器進(jìn)入功率降級(jí)恢復(fù)狀態(tài)或復(fù)位狀態(tài)。 核心復(fù)位引腳被驅(qū)動(dòng)到邏輯高，且復(fù)位調(diào)試邏輯引腳被驅(qū)動(dòng)到邏輯低。外部調(diào)試請(qǐng)求 (EDBGRQ)被驅(qū)動(dòng)到邏輯高，同時(shí)調(diào)試確認(rèn)引腳(DBGACK)保持在邏輯低。參考時(shí)鐘 (TCXO)開(kāi)始雙態(tài)切換，同時(shí)處理器時(shí)鐘(ARM—CLK)保持暫停。定時(shí)時(shí)鐘(TCK) 保持暫停，且再同步定吋吋鐘(RTCK)保持被凍結(jié)。
在簡(jiǎn)短的時(shí)間周期之后，數(shù)字電源電壓(VDD—DIG)被恢復(fù)到穩(wěn)定的高電壓電平， 其通常對(duì)應(yīng)于處理器的運(yùn)行狀態(tài)。然而，處理器仍處于復(fù)位狀態(tài)。此時(shí)，處理器時(shí)鐘 (ARM一CLK)開(kāi)始雙態(tài)切換。核心復(fù)位引腳被驅(qū)動(dòng)到邏輯低，且復(fù)位調(diào)試邏輯引腳 (TRST—N)被驅(qū)動(dòng)到邏輯高。
此時(shí)，處理器進(jìn)入運(yùn)行狀態(tài)。經(jīng)再同步的定時(shí)時(shí)鐘(RTCK)變?yōu)楸唤鈨?。JTAG調(diào) 試系統(tǒng)可利用經(jīng)再同步定時(shí)時(shí)鐘(RTCK)的下降沿來(lái)進(jìn)入JTAG等待模式，以監(jiān)視定時(shí) 時(shí)鐘(TCK)引腳的狀態(tài)，以檢測(cè)處理器何時(shí)已經(jīng)退出閑置、休眠或功率降級(jí)狀態(tài)。
在幾個(gè)時(shí)鐘循環(huán)之后，處理器進(jìn)入調(diào)試暫停狀態(tài)(在處理器檢測(cè)到外部調(diào)試請(qǐng)求引 腳(EDBGRQ)的邏輯高狀態(tài)之后)。JTAG調(diào)試系統(tǒng)監(jiān)視定時(shí)時(shí)鐘(TCK)的上升沿。 一旦檢測(cè)到&時(shí)時(shí)鐘(TCK)的上升沿，rrAG調(diào)試系統(tǒng)就使處理器暫停，且査詢(xún)或掃描 狀態(tài)寄存器，以確定處理器的狀態(tài)。調(diào)試確認(rèn)引腳(DBGACK)被驅(qū)動(dòng)到邏輯高，且外 部調(diào)試請(qǐng)求引腳(EDBGRQ)被驅(qū)動(dòng)到邏輯低。此時(shí)，如果JTAG調(diào)試系統(tǒng)確定處理器 正從功率降級(jí)恢復(fù)，那么JTAG調(diào)試系統(tǒng)從存儲(chǔ)器恢復(fù)調(diào)試狀態(tài)，包含調(diào)試寄存器的狀 態(tài)(包含斷點(diǎn)和觀察點(diǎn))。當(dāng)調(diào)試確認(rèn)引腳(DBGACK)保持在邏輯高時(shí)，恢復(fù)操作發(fā)生。 優(yōu)選的是，在近似四毫秒內(nèi)完成恢復(fù)操作。
一旦處理器的調(diào)試寄存器和預(yù)功率降級(jí)狀態(tài)已經(jīng)由JTAG調(diào)試系統(tǒng)恢復(fù)，JTAG調(diào)試 系統(tǒng)就釋放調(diào)試確認(rèn)引腳(DBGACK)的邏輯電平，從而根據(jù)調(diào)試設(shè)定值，重新啟動(dòng)調(diào) 試模式下的正常處理器執(zhí)行。JTAG調(diào)試系統(tǒng)可接著使用所恢復(fù)的調(diào)試寄存器中的至少一 者對(duì)處理器執(zhí)行調(diào)試操作。舉例來(lái)說(shuō)，如果調(diào)試操作經(jīng)配置以用于較慢的處理器執(zhí)行， 那么處理器將重新開(kāi)始較慢的執(zhí)行。
通過(guò)使用靜態(tài)再同步定時(shí)時(shí)鐘(RTCK)來(lái)檢測(cè)處理器的狀態(tài)變化，且觸發(fā)JTAG調(diào) 試系統(tǒng)對(duì)處理器狀態(tài)的掃描，可使用現(xiàn)存的20引腳JTAG接口 (例如，圖1和圖2中所 示)來(lái)在不添加邊帶信號(hào)的情況下，通過(guò)功率降級(jí)和功率恢復(fù)過(guò)程來(lái)執(zhí)行調(diào)試操作。
圖7是處理器704、 JTAG接口 108和調(diào)制解調(diào)器功率管理器(MPM) 702之間的調(diào) 試互連的框圖700。展示JTAG接口 108具有到達(dá)處理器704的二個(gè)連接引腳。應(yīng)理解， JTAG接口包含用于與處理器704互連的20個(gè)引腳；然而，為了簡(jiǎn)化論述，結(jié)合功率降 級(jí)和恢復(fù)過(guò)程的調(diào)試只展示所述連接中的三者。J T A G接口 10 8允許主機(jī)調(diào)試系統(tǒng)掃描定 時(shí)時(shí)鐘引腳(TCK)和經(jīng)再同步的定時(shí)時(shí)鐘引腳(RTCK)。另外，JTAG接口 108經(jīng)由邏 輯708連接到復(fù)位調(diào)試邏輯引腳(TRST—N)。
一般來(lái)說(shuō)，MPM 702控制處理器704的核心復(fù)位引腳和外部調(diào)試請(qǐng)求引腳(EDBGRQ)的邏輯電平。由于MPM 702關(guān)閉功率調(diào)節(jié)器，且控制數(shù)字邏輯域的電壓， 所以MPM 702知道何時(shí)將復(fù)位調(diào)試邏輯(TRST—N)斷言到處理器704中。另外，在功 率降級(jí)恢復(fù)期間，MPM 702將外部調(diào)試請(qǐng)求(EDBGRQ)斷言到處理器704，以起始調(diào) 試暫停。 一旦從處理器704接收到調(diào)試確認(rèn)(DBGACK)， MPM 702就解除外部調(diào)試請(qǐng) 求(EDGBRQ)的斷言，且JTAG調(diào)試系統(tǒng)可恢復(fù)處理器702的狀態(tài)和選定調(diào)試寄存器 的狀態(tài)，包含代碼內(nèi)的斷點(diǎn)和觀察點(diǎn)。
在圖7的實(shí)施例中，處理器704可適合于在調(diào)試確認(rèn)引腳(DBGACK)上提供功率 退出信號(hào)。明確地說(shuō)，MPM 702向多路復(fù)用器706提供調(diào)試啟用。當(dāng)功率退出信號(hào)處于 高邏輯電平時(shí)，處理器704在退出功率降級(jí)時(shí)暫停在調(diào)試模式。接著，可經(jīng)由多路復(fù)用 器706將功率退出信號(hào)路由到JTAG20引腳連接器的引腳11 (經(jīng)再同步的時(shí)鐘RTCK)。 在功率降級(jí)模式下，正常的經(jīng)再同步定時(shí)時(shí)鐘(RTCK)可在處理器704中停用。用戶(hù)可 配置JTAG調(diào)試系統(tǒng)來(lái)使用固定定時(shí)時(shí)鐘(TCK)，代替經(jīng)再同步定時(shí)時(shí)鐘(RTCK)。
當(dāng)處理器704進(jìn)入功率降級(jí)狀態(tài)時(shí)，JTAG信號(hào)被凍結(jié)在當(dāng)前電平。在通過(guò)JTAG接 口 702耦合到處理器的主機(jī)處理器上運(yùn)行的JTAG調(diào)試軟件應(yīng)用程序可并入有算法以檢 測(cè)定時(shí)時(shí)鐘(TCK) /TDK/TDO引腳上的位序列，以推斷功率降級(jí)已經(jīng)發(fā)生。接著可終止 JTAG調(diào)試系統(tǒng)的任何部分掃描，且調(diào)試器可進(jìn)入JTAG等待模式，以等待經(jīng)再同步定時(shí) 時(shí)鐘(RTCK)引腳上的有效高電平，其指示處理器704已經(jīng)退出功率降級(jí)，且暫停在調(diào) 試模式。JTAG調(diào)試系統(tǒng)接著可恢復(fù)處理器704的調(diào)試和ETM寄存器設(shè)定值。應(yīng)理解， JTAG調(diào)試系統(tǒng)將寫(xiě)入到調(diào)試寄存器和ETM寄存器的值的本地副本保存在存儲(chǔ)器中，以 便實(shí)施恢復(fù)操作。在調(diào)試和ETM寄存器被恢復(fù)之后，JTAG調(diào)試系統(tǒng)可掃描指令，以致 使處理器704重新啟動(dòng)程序執(zhí)行。
一般來(lái)說(shuō)，JTAG調(diào)試系統(tǒng)應(yīng)保留與在功率降級(jí)之前正在進(jìn)行中的任何ETM軌跡有 關(guān)的數(shù)據(jù)。 一般來(lái)說(shuō)，當(dāng)處理器704斷電時(shí)，JTAG調(diào)試系統(tǒng)不應(yīng)在經(jīng)再同步的定時(shí)時(shí)鐘 (RTCK)被凍結(jié)時(shí)產(chǎn)生重大錯(cuò)誤。JTAG調(diào)試系統(tǒng)可適合于向調(diào)試器圖形用戶(hù)界面提供可 配置的超時(shí)設(shè)定值。
應(yīng)理解，經(jīng)再同步的定時(shí)時(shí)鐘(RTCK)可在功率降級(jí)之前或在功率退出信號(hào)己經(jīng)被 解除斷言之后雙態(tài)切換。這可在以下情況下發(fā)生處理器702經(jīng)再同步定時(shí)時(shí)鐘(RTCK) 與功率退出信號(hào)的動(dòng)態(tài)多路復(fù)用，但不具有靜態(tài)多路復(fù)用(例如，當(dāng)監(jiān)視經(jīng)再同步定時(shí) 時(shí)鐘信號(hào)的凍結(jié)狀態(tài)以檢測(cè)凍結(jié)狀態(tài)目.響應(yīng)于凍結(jié)狀態(tài)而進(jìn)入JTAG等待模式時(shí))。如果 使用MUX 706來(lái)多路復(fù)用來(lái)向調(diào)試確認(rèn)(DBGACK)或來(lái)自單獨(dú)的功率退出引腳(未圖
示)的功率退出信號(hào)，那么JTAG調(diào)試系統(tǒng)適合于忽略此雙態(tài)切換。
由于功率退出信號(hào)代表來(lái)自處理器704的調(diào)試確認(rèn)(DBGACK)的經(jīng)延遲版本，所 以當(dāng)處理器704處于調(diào)試模式時(shí)，功率退出信號(hào)應(yīng)保持在高邏輯電平。 一般來(lái)說(shuō)，將功 率退出信號(hào)視為電平敏感狀態(tài)位。因此，其應(yīng)保持在邏輯高，持續(xù)足夠長(zhǎng)的時(shí)間以由JTAG 調(diào)試系統(tǒng)取樣。在特定實(shí)施例中，功率退出信號(hào)應(yīng)保持在邏輯高，持續(xù)至少二十微秒。 如果處理器704在調(diào)試模式下時(shí)解除調(diào)試確認(rèn)(DBGACK)的斷言，持續(xù)較短的時(shí)間周 期，那么可能需要在處理器的JTAG掃描鏈(例如，圖2中的掃描鏈206和208)中提供 控制位，以當(dāng)在調(diào)試模式下時(shí)，迫使調(diào)試確認(rèn)(DBGACK)到達(dá)邏輯高。
圖8是說(shuō)明用于診斷功率降級(jí)狀態(tài)且在對(duì)圖7的處理器的電源的恢復(fù)之后恢復(fù)調(diào)試 寄存器的一組信號(hào)的時(shí)序圖800的一部分。在從功率降級(jí)恢復(fù)之后，數(shù)字電源電壓 (VDD—DIG)升高。核心復(fù)位引腳被驅(qū)動(dòng)到邏輯高，且復(fù)位調(diào)試邏輯(TRST—N)被驅(qū)動(dòng) 到邏輯低。調(diào)制解調(diào)器功率管理器將外部調(diào)試請(qǐng)求引腳(EDBGRQ)驅(qū)動(dòng)到邏輯高。
在數(shù)字電源電壓穩(wěn)定在高狀態(tài)之后，核心復(fù)位引腳被驅(qū)動(dòng)到邏輯低，且復(fù)位調(diào)試邏 輯引腳被驅(qū)動(dòng)到邏輯高。對(duì)于復(fù)位信號(hào)的下降沿，處理器檢測(cè)到外部調(diào)試請(qǐng)求(E D B G R Q ) 引腳處于邏輯高。處理器將調(diào)試確認(rèn)信號(hào)驅(qū)動(dòng)到邏輯高電平。此時(shí)，調(diào)制解調(diào)器功率管 理器將外部調(diào)試請(qǐng)求引腳(EDBGRQ)驅(qū)動(dòng)到邏輯低電平，且處理器將功率退出引腳驅(qū) 動(dòng)到邏輯高。JTAG調(diào)試系統(tǒng)可在(例如)經(jīng)再同步定時(shí)時(shí)鐘(RTCK)引腳上檢測(cè)功率 退出的邏輯高狀態(tài)。多路復(fù)用器706 (圖7中)可將功率退出信號(hào)多路復(fù)用到RTCK引 腳上。RTCK引腳的狀態(tài)變化因此可用于檢測(cè)功率降級(jí)，且JTAG調(diào)試系統(tǒng)可恢復(fù)調(diào)試和 ETM寄存器的狀態(tài)。
圖9說(shuō)明大體上表示為900的便攜式通信裝置的示范性非限制實(shí)施例。如圖9中所 說(shuō)明，便攜式通信裝置包含芯片上系統(tǒng)922,其包含數(shù)字信號(hào)處理器910。圖9還展示顯 示器控制器926，其耦合到數(shù)字信號(hào)處理器910和顯示器928。此外，輸入裝置930耦合 到數(shù)字信號(hào)處理器910。如圖所示，存儲(chǔ)器932耦合到數(shù)字信號(hào)處理器910。另外，編碼 器/解碼器(CODEC) 934可耦合到數(shù)字信號(hào)處理器910。揚(yáng)聲器936和麥克風(fēng)938可耦 合到CODEC 930。
圖9還指示無(wú)線(xiàn)控制器940可耦合到數(shù)字信號(hào)處理器910和無(wú)線(xiàn)天線(xiàn)942。在特定 實(shí)施例中，電源944耦合到芯片上系統(tǒng)922。此外，在特定實(shí)施例中，如圖9中所說(shuō)明， 顯示器928、輸入裝置930、揚(yáng)聲器936、麥克風(fēng)938、無(wú)線(xiàn)天線(xiàn)942和電源944在芯片 上系統(tǒng)922外部。然而，每一者都耦合到芯片上系統(tǒng)922的組件。
可將代表用戶(hù)的語(yǔ)音的電子信號(hào)發(fā)送到CODEC 934以進(jìn)行編碼。數(shù)字信號(hào)處理器 910適合于執(zhí)行用于CODEC 934的數(shù)據(jù)處理操作，以對(duì)來(lái)自麥克風(fēng)的電子信號(hào)進(jìn)行編碼。 另外，可通過(guò)無(wú)線(xiàn)控制器940將經(jīng)由無(wú)線(xiàn)天線(xiàn)942接收到的傳入信號(hào)發(fā)送到CODEC 934 ， 以進(jìn)行解碼并發(fā)送到揚(yáng)聲器936。數(shù)字信號(hào)處理器910還適合于在對(duì)經(jīng)由無(wú)線(xiàn)天線(xiàn)942 接收到的信號(hào)進(jìn)行解碼時(shí)，執(zhí)行用于CODEC 934的數(shù)據(jù)處理。另外，數(shù)字信號(hào)處理器910可在無(wú)線(xiàn)通信會(huì)話(huà)之前、在無(wú)線(xiàn)通信會(huì)話(huà)期間、在無(wú)線(xiàn) 通信會(huì)話(huà)之后或其任一組合，處理從輸入裝置930接收到的輸入。舉例來(lái)說(shuō)，在無(wú)線(xiàn)通 信會(huì)話(huà)期間，用戶(hù)可利用輸入裝置930和顯示器928來(lái)經(jīng)由嵌入便攜式通信裝置900的 存儲(chǔ)器932內(nèi)的web瀏覽器應(yīng)用程序來(lái)上M。一般來(lái)說(shuō)，便攜式通信裝置900包含具有調(diào)試功能性(例如圖1到圖8中所描述) 的ARM處理器106。 ARM處理器106可控制便攜式通信裝置900的操作。另外，顯示 器控制器926和無(wú)線(xiàn)控制器940每一者可包含具有調(diào)試功能性(例如上文在圖1到圖8 中所描述)的處理器。芯片上系統(tǒng)922可包含測(cè)試引腳(未圖示)，用于耦合到聯(lián)合測(cè)試 行動(dòng)小組(JTAG)調(diào)試器，以對(duì)處理器(例如處理器106，且例如顯示器控制器926內(nèi) 和無(wú)線(xiàn)控制器940內(nèi)的處理器)的操作進(jìn)行調(diào)試。參看圖10,展示大體上表示為1000的蜂窩式電話(huà)的示范性非限制實(shí)施例。如圖所 示，蜂窩式電話(huà)1000包含芯片上系統(tǒng)1022，其包含耦合在一起的數(shù)字基帶處理器1010 和模擬基帶處理器1026。如圖10中所說(shuō)明，顯示器控制器1028和觸摸屏控制器1030 耦合到數(shù)字基帶處理器1010。又，在芯片上系統(tǒng)1022外部的觸摸屏顯示器1032耦合到 顯示器控制器翻和觸摸屏控制器1030。圖10進(jìn)一步指示視頻編碼器1034，例如逐行倒相(phase alternating line, PAL)編 碼器、循序色彩與存儲(chǔ)(s叫uentialcouleuramemoire, SECAM)編碼器或國(guó)家電視系統(tǒng) 委員會(huì)(national television system(s) committee, NTSC)編碼器，耦合到數(shù)字基帶處理器 1010。另外，視頻放大器1036耦合到視頻編碼器1034和觸摸屏顯示器1032。而且，視 頻端口 1038耦合到視頻放大器1036。如圖IO中所描繪，通用串行總線(xiàn)(USB)控制器 1040耦合到數(shù)字基帶處理器1010。而且，USB端口 1042耦合到USB控制器1040。存 儲(chǔ)器1044和訂戶(hù)身份模塊(SIM)卡1046也可耦合到數(shù)字基帶處理器1010。另外，如 圖10中所示，數(shù)碼相機(jī)1048可耦合到數(shù)字基帶處理器1010。在示范性實(shí)施例中，數(shù)碼 相機(jī)1048是電荷耦合裝置(CCD)相機(jī)或互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)相機(jī)。如圖10中進(jìn)一步所說(shuō)明，立體聲音頻CODEC 1080可耦合到模擬基帶處理器1026。
此外，音頻放大器1082可耦合到立體聲音頻CODEC 1080。在示范性實(shí)施例中，第 一 立 體聲揚(yáng)聲器1084和第二立體聲揚(yáng)聲器1086耦合到音頻放大器1082。圖10展示麥克風(fēng) 放大器1088也可耦合到立體聲音頻CODEC 1080。另外，麥克風(fēng)1060可耦合到麥克風(fēng) 放大器1088。在特定實(shí)施例中，頻率調(diào)制(FM)無(wú)線(xiàn)電調(diào)諧器1062可耦合到立體聲音 頻CODEC 1080。而且，F(xiàn)M天線(xiàn)1064耦合到FM無(wú)線(xiàn)電調(diào)諧器1062。另外，立體聲頭 戴式耳機(jī)1066可耦合到立體聲音頻CODEC 1080。圖10進(jìn)一步指示射頻(RF)收發(fā)器1068可耦合到模擬基帶處理器1026。 RF開(kāi)關(guān) 1070可耦合到RF收發(fā)器1068和RF天線(xiàn)1072。如圖10中所示，小鍵盤(pán)1074可耦合到 模擬基帶處理器1026。而且，具有麥克風(fēng)1076的單聲道耳機(jī)可耦合到模擬基帶處理器 1026。另外，振動(dòng)器裝置1078可耦合到模擬基帶處理器1026。圖10還展示電源1080 可耦合到芯片上系統(tǒng)1022。在特定實(shí)施例中，電源1080是直流(DC)電源，其向蜂窩 式電話(huà)1000的需要功率的各個(gè)組件提供功率。另外，在特定實(shí)施例中，電源是可再充電 的DC電池或從連接到AC電源的交流(AC)到DC變壓器導(dǎo)出的DC電源。在特定實(shí)施例中，如圖10中所描繪，觸摸屏顯示器1032、視頻端口 1038、 USB端 口 1042、相機(jī)1048、第一立體聲揚(yáng)聲器1084、第二立體聲揚(yáng)聲器1086、麥克風(fēng)1060、 FM天線(xiàn)1064、立體聲頭戴式耳機(jī)1066、 RF開(kāi)關(guān)1070、 RF天線(xiàn)1072、小鍵盤(pán)1074、 單聲道耳機(jī)1076、振動(dòng)器1078和電源1080在芯片上系統(tǒng)1022外部。一般來(lái)說(shuō)，蜂窩式電話(huà)1000的芯片上系統(tǒng)1022可包含具有根據(jù)圖1到圖8中的任 一者所述的調(diào)試功能性的一個(gè)或一個(gè)以上處理器。舉例來(lái)說(shuō)，顯示器控制器1028、觸摸 屏控制器1030和USB控制器040可包含具有調(diào)試功能性的處理器，例如ARM處理器 106。另外，單獨(dú)的控制處理器(未圖示)可包含在芯片上系統(tǒng)1022中，以控制蜂窩式 電話(huà)1000的操作。芯片上系統(tǒng)1022可包含測(cè)試引腳(未圖示)，用于耦合到聯(lián)合測(cè)試行 動(dòng)小組(JTAG)調(diào)試器，以調(diào)試各種處理器的操作。參看圖11，其展示大體上表示為1100的無(wú)線(xiàn)因特網(wǎng)協(xié)議(IP)電話(huà)的示范性非限制 實(shí)施例。如圖所示，無(wú)線(xiàn)IP電話(huà)UOO包含芯片上系統(tǒng)1102，其包含數(shù)字信號(hào)處理器(DSP) 1104。如圖11中所說(shuō)明，顯示器控制器1106耦合到DSP 1104，且顯示器1108耦合到顯 示器控制器1106。在示范性實(shí)施例中，顯示器1108為液晶顯示器(LCD)。圖U進(jìn)一步 展示小鍵盤(pán)1110可耦合到DSP 1104。如圖ll中進(jìn)一步描繪，快閃存儲(chǔ)器1112可耦合到DSP 1104。同步動(dòng)態(tài)隨機(jī)存取存 儲(chǔ)器(SDRAM) 1114、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM) 1U6和電可擦除可編程只讀存儲(chǔ)
器(EEPROM) 1118也可耦合到DSP 1104。圖ll還展示發(fā)光二極管(LED) 1120可耦 合到DSP 1104。另外，在特定實(shí)施例中，語(yǔ)音CODEC 1122可耦合到DSP 1104。放大器 1124可耦合到語(yǔ)音CODEC 1122，且單聲道揚(yáng)聲器1126可耦合到放火器1124。圖ll進(jìn) 一步指示單聲道耳機(jī)1128也可耦合到語(yǔ)音CODEC 1122。在特定實(shí)施例中，單聲道耳機(jī) 1128包含麥克風(fēng)。圖ll還說(shuō)明無(wú)線(xiàn)局域網(wǎng)(WLAN)基帶處理器1130可耦合到DSP 1104。 RF收發(fā)器 1132可耦合到WLAN基帶處理器1130，且RF天線(xiàn)1134可耦合到RF收發(fā)器1132。在 特定實(shí)施例中，藍(lán)牙控制器1136也可耦合到DSP 1104，且藍(lán)牙天線(xiàn)1138可耦合到控制 器1136。圖11還展示USB端口 1140也可耦合到DSP 1104。此外，電源1142耦合到芯 片上系統(tǒng)1102，且經(jīng)由芯片上系統(tǒng)1102向無(wú)線(xiàn)IP電話(huà)1100的各個(gè)組件提供功率。在特定實(shí)施例中，如圖ll中所指示，顯示器1108、小鍵盤(pán)lllO、 LED 1120、單聲 道揚(yáng)聲器1126、單聲道耳機(jī)j28、 RF天線(xiàn)！34、藍(lán)牙天線(xiàn)1138、 USB端口 140和電 源1142在芯片上系統(tǒng)1102外部。然而，這些組件中的每一者都耦合到芯片上系統(tǒng)的一 個(gè)或一個(gè)以上組件。一般來(lái)說(shuō)，無(wú)線(xiàn)IP電話(huà)1100可包含具有上文根據(jù)圖1到圖8中的任一者所述的調(diào) 試功能性的ARM處理器。在一個(gè)實(shí)施例中，無(wú)線(xiàn)IP電話(huà)IIOO包含控制處理器(未圖示)， 以控制無(wú)線(xiàn)IP電話(huà)1100的操作。另外，顯示器控制器1106和藍(lán)牙控制器1136可包含 具有根據(jù)圖1到圖8中的任一者所述的調(diào)試功能性的處理器，例如ARM處理器106。芯 片上系統(tǒng)1102可包含測(cè)試引腳(未圖示)，用于與聯(lián)合測(cè)試行動(dòng)小組(JTAG)調(diào)試器系 統(tǒng)連接以調(diào)試各種處理器。圖12說(shuō)明大體上表示為1200的便攜式數(shù)字助理(PDA)的示范性非限制實(shí)施例。 如圖所示，PDA 1200包含芯片上系統(tǒng)1202，其包含數(shù)字信號(hào)處理器(DSP) 1204。如圖 12中所描繪，觸摸屏控制器1206和顯示器控制器1208耦合到DSP 1204。另外，觸摸屏 顯示器耦合到觸摸屏控制器1206，且耦合到顯示器控制器1208。圖12還指示小鍵盤(pán)1212 可耦合到DSP 1204。如圖12中進(jìn)一步描繪，快閃存儲(chǔ)器1214可耦合到DSP 1204。而且，只讀存儲(chǔ)器 (ROM) 1216、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM) 1218和電可擦除可編程只讀存儲(chǔ)器 (EEPROM)1220可耦合到DSP 1204。圖12還展示紅外數(shù)據(jù)協(xié)會(huì)(infrared data association, IrDA)端口222可耦合到DSP 1204。另外，在特定實(shí)施例中，數(shù)碼相機(jī)1224可耦合到 DSP 1204。如圖12中所示，在特定實(shí)施例中，立體聲音頻CODEC 1226可耦合到DSP 1204。 第一立體聲放大器1228可耦合到立體聲音頻CODEC 1226，且第一立體聲揚(yáng)聲器1230 可耦合到第一立體聲放大器1228。另外，麥克風(fēng)放大器1232可耦合到立體聲音頻CODEC 1226，且麥克風(fēng)1234可耦合到麥克風(fēng)放大器1232。圖12進(jìn)一步展示第二立體聲放大器 1236可耦合到立體聲音頻CODEC 1226，且第二立體聲揚(yáng)聲器1238可耦合到第二立體聲 放大器1236。在特定實(shí)施例中，立體聲頭戴式耳機(jī)1240也可耦合到立體聲音頻CODEC 1226。圖12還說(shuō)明802.11控制器1242可耦合到DSP 1204，且1102.11天線(xiàn)1244可耦合到 1102.11控制器1242。此外，藍(lán)牙控制器1246可耦合到DSP 1204，且藍(lán)牙天線(xiàn)1248可 耦合到藍(lán)牙控制器1246。如圖12中所描繪，USB控制器1280可耦合到DSP 1204，且 USB端口 1282可耦合到USB控制器1280。另外，智能卡1284 (例如，多媒體卡(MMC) 或安全數(shù)字卡(SD))可耦合到DSP 1204。另外，如圖12中所示，電源1286可耦合到 芯片上系統(tǒng)1202，且可經(jīng)由芯片上系統(tǒng)1202向PDA 1200的各個(gè)組件提供功率。在特定實(shí)施例中，如圖12中所描繪，顯示器1210、小鍵盤(pán)1212、 IrDA端口 1222、 數(shù)碼相機(jī)1224、第一立體聲揚(yáng)聲器1230、麥克風(fēng)1234、第二立體聲揚(yáng)聲器1238、立體 聲頭戴式耳機(jī)1240、 1102.11天線(xiàn)1244、藍(lán)牙天線(xiàn)1248、 USB端口 1282和電源1280均 在芯片上系統(tǒng)1202外部。然而，這些組件中的每一者耦合到芯片上系統(tǒng)1202的一個(gè)或 一個(gè)以上組件。一般來(lái)說(shuō)，PDA 1200可包含具有調(diào)試功能性的一個(gè)或一個(gè)以上處理器，例如相對(duì)于 圖1到圖8所描述的ARM處理器。PDA 1200包含顯示器控制器1208、觸摸屏控制器1206、 802.11控制器1042、藍(lán)牙控制器1246和USB控制器1250，其每一者可包含具有調(diào)試功 能性的處理器，例如上文相對(duì)于圖1到圖8所述的處理器。另外，PDA 1200可包含具有 調(diào)試功能性的ARM處理器，以控制PDA 1200的操作。芯片上系統(tǒng)1202可包含測(cè)試引 腳(未圖示)，所述測(cè)試引腳可由JTAG調(diào)試系統(tǒng)接入以接入各種處理器的掃描鏈，以執(zhí) 行調(diào)試操作。參看圖13，其展示大體上表示為1300的音頻文件播放器(例如移動(dòng)圖片專(zhuān)家組音 頻層3 (moving pictures experts group audio layer-3， MP3)播放器)的示范性非限制實(shí)施 例。如圖所示，音頻文件播放器1300包含芯片上系統(tǒng)1302，其包含數(shù)字信號(hào)處理器(DSP) 1304。如圖13中所說(shuō)明，顯示器控制器1306耦合到DSP 1304，且顯示器1308耦合到 顯示器控制器1306。在示范性實(shí)施例中，顯示器1308是液晶顯示器(LCD)。圖13進(jìn)一
步展示小鍵盤(pán)1310可耦合到DSP 1304。如圖13中進(jìn)一步描繪，快閃存儲(chǔ)器1312和只讀存儲(chǔ)器(ROM) 1314可耦合到DSP 1304。另外，在特定實(shí)施例中，音頻CODEC 1316可耦合到DSP 1304。放大器1318可 耦合到音頻CODEC 1316，且單聲道揚(yáng)聲器1320可耦合到放大器1318。圖13進(jìn)一步指 示麥克風(fēng)輸入1322和立體聲輸入1324也可耦合到音頻CODEC 1316。在特定實(shí)施例中， 立體聲頭戴式耳機(jī)1326也Bj耦合到音頻CODEC 1316。圖13還指示USB端口 1328和智能卡1330可耦合到DSP 1304。另外，電源1332 可耦合到芯片上系統(tǒng)1302,且可經(jīng)由芯片上系統(tǒng)1302向音頻文件播放器1300的各個(gè)組 件提供功率。在特定實(shí)施例中，如圖13中所指示，顯示器1308、小鍵盤(pán)1310、單聲道揚(yáng)聲器1320、 麥克風(fēng)輸入1322、立休聲輸入1324、立體聲頭戴式耳機(jī)1326、USB端口 1328和電源1332 在芯片上系統(tǒng)1302外部。然而，這些組件中的每一者耦合到芯片上系統(tǒng)上的一個(gè)或一個(gè) 以上組件。一般來(lái)說(shuō)，音頻文件播放器1300可包含具有相對(duì)于圖1到圖8而描述的調(diào)試功能性 的一個(gè)或一個(gè)以上處理器，例如ARM處理器106。音頻文件播放器1300包含顯示器控 制器1306,其可包含具有調(diào)試功能性(例如上文相對(duì)于圖1到圖8所描述)的處理器。 另外，音頻文件播放器1300可包含包括此調(diào)試功能性的ARM處理器(例如處理器106)， 以控制音頻文件播放器1300的操作。JTAG調(diào)試系統(tǒng)可經(jīng)由芯片上系統(tǒng)1302上所提供的 測(cè)試引腳(未圖示)接入各種處理器。所屬領(lǐng)域的技術(shù)人員將進(jìn)一步了解，結(jié)合本文所揭示的實(shí)施例而描述的各種說(shuō)明性 邏輯區(qū)塊、配置、模塊、電路和算法步驟可實(shí)施為電子硬件、計(jì)算機(jī)軟件或上述兩者的 組合。為了清楚地說(shuō)明硬件與軟件的這種可互換性，上文已經(jīng)大體上根據(jù)各種說(shuō)明性組 件、區(qū)塊、配置、模塊、電路和步驟的功能性描述了各種說(shuō)明性組件、區(qū)塊、配置、模 塊、電路和步驟。將此類(lèi)功能性實(shí)施為硬件還是軟件取決T特定應(yīng)用和強(qiáng)加"f整個(gè)系統(tǒng) 的設(shè)計(jì)限制。熟練的技術(shù)人員可針對(duì)每個(gè)特定應(yīng)用以不同的方式來(lái)實(shí)施所描述的功能性， 但此類(lèi)實(shí)施決策不應(yīng)被解釋為導(dǎo)致與本發(fā)明范圍的偏離。結(jié)合本文所揭示的實(shí)施例而描述的方法或算法的步驟可直接在硬件中、在由處理器 執(zhí)行的軟件模塊中或在上述兩者的組合中實(shí)施。軟件模塊可駐存在RAM存儲(chǔ)器、快閃存 儲(chǔ)器、ROM存儲(chǔ)器、PROM存儲(chǔ)器、EPROM存儲(chǔ)器、EEPROM存儲(chǔ)器、寄存器、硬盤(pán)、 可移除盤(pán)、CD-ROM或此項(xiàng)技術(shù)中己知的任何其它形式的存儲(chǔ)媒體中。示范性存儲(chǔ)媒體
耦合到處理器，使得處理器可從存儲(chǔ)媒體讀取信息和向存儲(chǔ)媒體寫(xiě)入信息。在替代方案 中，存儲(chǔ)媒體可與處理器成一體式。處理器和存儲(chǔ)媒體可駐存在ASIC中。ASIC可駐存 在計(jì)算裝置或用戶(hù)終端中。在替代方案中，處理器和存儲(chǔ)媒體可作為離散組件駐存在計(jì) 算裝置或用戶(hù)終端中。提供對(duì)所揭示實(shí)施例的先前描述是為了使所屬領(lǐng)域的技術(shù)人員能夠制作或使用本發(fā) 明。所屬領(lǐng)域的技術(shù)人員將容易了解對(duì)這些實(shí)施例的各種修改，且在不脫離本發(fā)明精神 或范圍的情況下，本文所界定的一般原理可應(yīng)用于其它實(shí)施例。因此，不希望本發(fā)明限 于本文所展示的實(shí)施例，而是希望本發(fā)明被賦予與如所附權(quán)利要求書(shū)所界定的原理和新 穎特征一致的最廣范圍。
權(quán)利要求
1. 一種在功率降級(jí)之后對(duì)處理器執(zhí)行調(diào)試操作的方法，所述方法包括在所述處理器的執(zhí)行模式期間，檢測(cè)所述處理器的閑置狀態(tài)；確定所述閑置狀態(tài)與功率降級(jí)事件相關(guān)聯(lián)；以及在所述執(zhí)行模式期間，通過(guò)在所述處理器內(nèi)加載調(diào)試寄存器來(lái)恢復(fù)所述處理器的調(diào)試狀態(tài)。
2. 根據(jù)權(quán)利要求l所述的方法，其進(jìn)一步包括在檢測(cè)到所述處理器的所述閑置狀態(tài)之 后，査詢(xún)所述處理器的狀態(tài)。
3. 根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括執(zhí)行使用所述所恢復(fù)的調(diào)試寄存器中的 至少一者的調(diào)試操作。
4. 根據(jù)權(quán)利要求3所述的方法，其中所述調(diào)試操作是斷點(diǎn)和觀察點(diǎn)調(diào)試操作中的一者。
5. 根據(jù)權(quán)利要求1所述的方法，其中所述處理器包含ARM型微處理器核心。
6. 根據(jù)權(quán)利要求1所述的方法，其中當(dāng)所述處理器的處理器時(shí)鐘不活動(dòng)時(shí)，檢測(cè)所述 閑置狀態(tài)。
7. 根據(jù)權(quán)利要求1所述的方法，其中所述處理器處于所述閑置狀態(tài)達(dá)至少500毫秒。
8. 根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括使用聯(lián)合測(cè)試行動(dòng)小組UTAG)調(diào)試系 統(tǒng)來(lái)執(zhí)行寄存器掃描，以檢測(cè)所述處理器的所述閑置狀態(tài)。
9. 根據(jù)權(quán)利要求1所述的方法，其中所述調(diào)試寄存器中的至少一者是調(diào)試配置寄存器， 所述調(diào)試配置寄存器在所述處理器在管理程序模式下執(zhí)行時(shí)是可測(cè)試的。
10. 根據(jù)權(quán)利要求1所述的方法，其中結(jié)合檢測(cè)到所述閑置狀態(tài)或結(jié)合檢測(cè)到所述功率 降級(jí)事件的結(jié)束而估計(jì)經(jīng)再同步的定時(shí)時(shí)鐘(RTCK)信號(hào)。
11. 根據(jù)權(quán)利要求l所述的方法，其進(jìn)一步包括在恢復(fù)所述調(diào)試狀態(tài)之前檢測(cè)所述功率 降級(jí)事件的結(jié)束。
12. —種對(duì)具有處理器核心的處理器執(zhí)行調(diào)試操作的方法，所述方法包括在所述處理器的執(zhí)行模式期間，檢測(cè)所述處理器核心的閑置狀態(tài)； 在所述處理器處于所述閑置狀態(tài)時(shí)，提供對(duì)調(diào)試操作的請(qǐng)求； 通過(guò)在所述處理器暫停時(shí)查詢(xún)所述處理器的狀態(tài)來(lái)確定所述閑置狀態(tài)與功率降 級(jí)事件相關(guān)聯(lián)；進(jìn)入聯(lián)合測(cè)試行動(dòng)小組(JTAG)等待模式； 檢測(cè)所述功率降級(jí)事件的結(jié)束；通過(guò)加載調(diào)試寄存器來(lái)恢復(fù)所述處理器的調(diào)試狀態(tài)； 檢測(cè)調(diào)試確認(rèn)信號(hào)；以及 執(zhí)行所請(qǐng)求的所述調(diào)試操作。
13. 根據(jù)權(quán)利要求12所述的方法，其中在進(jìn)入所述JTAG等待模式之前，切斷與供應(yīng)到 所述處理器的功率相關(guān)聯(lián)的功率信號(hào)。
14. 根據(jù)權(quán)利要求13所述的方法，其進(jìn)一步包括在檢測(cè)所述閑置狀態(tài)之前檢測(cè)時(shí)鐘定 時(shí)器的期滿(mǎn)。
15. 根據(jù)權(quán)利耍求12所述的方法，其中在所述功率降級(jí)事件結(jié)束之前，所述處理器核 心的輸入/輸出接口處于凍結(jié)狀況。
16. 根據(jù)權(quán)利要求12所述的方法，其中所述處理器核心的聯(lián)合測(cè)試行動(dòng)小組(JTAG) 輸入/輸出接口在所述功率降級(jí)事件期間被凍結(jié)，且在檢測(cè)到所述功率降級(jí)事件結(jié)束 之后被解凍。
17. 根據(jù)權(quán)利要求12所述的方法，其中所述調(diào)試操作是斷點(diǎn)和觀察點(diǎn)調(diào)試操作中的一 者。
18. 根據(jù)權(quán)利要求12所述的方法，其中所述處理器處于所述閑置狀態(tài)達(dá)至少500毫秒。
19. 根據(jù)權(quán)利要求12所述的方法，其進(jìn)一步包括使用聯(lián)合測(cè)試行動(dòng)小組UTAG)調(diào)試 系統(tǒng)來(lái)執(zhí)行寄存器掃描，以檢測(cè)所述處理器的所述閑置狀態(tài)。
20. —種處理器調(diào)試系統(tǒng)，其包括用于檢測(cè)處理器的閑置狀態(tài)的裝置；用于在所述處理器處于所述閑置狀態(tài)時(shí)提供對(duì)調(diào)試操作的請(qǐng)求的裝置； 用于確定所述閑置狀態(tài)與功率降級(jí)事件相關(guān)聯(lián)的裝置；用于檢測(cè)所述功率降級(jí)事件的結(jié)束且用于恢復(fù)所述處理器的調(diào)試狀態(tài)的裝置；以及用于執(zhí)行所請(qǐng)求的所述調(diào)試操作的裝置。
21. —種集成電路，其包括調(diào)試接口，用以接收與調(diào)試操作有關(guān)的指令； 調(diào)試寄存器，用以存儲(chǔ)與所述調(diào)試操作有關(guān)的數(shù)據(jù)；調(diào)制解調(diào)器功率管理器，用以控制數(shù)字電壓電平，所述調(diào)制解調(diào)器功率管理器適 合于在處理器不活動(dòng)周期期間使所述數(shù)字電壓電平降級(jí)以保存功率，且在所述處理 器不活動(dòng)周期結(jié)束時(shí)恢復(fù)所述數(shù)字電壓電平；以及處理器，其響應(yīng)于所述調(diào)試接口且對(duì)所述調(diào)制解調(diào)器功率管理器，所述處理器適 合于響應(yīng)于所述數(shù)字電壓屯平的恢復(fù)而將功率退出引腳驅(qū)動(dòng)到指定的邏輯電平。
22. 根據(jù)權(quán)利要求21所述的集成電路，其中在所述數(shù)字電壓電平恢復(fù)時(shí)，數(shù)據(jù)被恢復(fù) 到所述調(diào)試寄存器。
23. 根據(jù)權(quán)利要求21所述的集成電路，其進(jìn)一步包括用于連接到調(diào)試系統(tǒng)的聯(lián)合測(cè)試 行動(dòng)小組UTAG)接口，所述處現(xiàn)器適合于響應(yīng)于所述數(shù)字電壓電平的降級(jí)而凍結(jié) 所述J T A G接口的至少 一 個(gè)引腳的邏輯電平。
24. 根據(jù)權(quán)利耍求23所述的集成電路，其中所述處理器適合T在所述數(shù)字電壓電平恢 復(fù)時(shí)解凍所述至少一個(gè)引腳的所述邏輯電平。
25. —種調(diào)試系統(tǒng)，其包括調(diào)試接口，用以連接到目標(biāo)處理器；處理器可讀指令，用以界定調(diào)試操作且界定用于用戶(hù)交互的用戶(hù)界面；以及 處理器，用以基丁所述處理器可讀指令而產(chǎn)生所述用戶(hù)界面，所述處理器用以響應(yīng)于所述處理器可讀指令而控制所述調(diào)試操作，所述處理器適合于基于所述調(diào)試接口的引腳的狀態(tài)變化而檢測(cè)所述處理器的功率降級(jí)狀態(tài)。
26. 根據(jù)權(quán)利要求25所述的調(diào)試系統(tǒng)，其進(jìn)一步包括存儲(chǔ)器，其中所述處理器適合于 在所述調(diào)試操作期間將所述調(diào)試寄存器的狀態(tài)存儲(chǔ)在所述存儲(chǔ)器中，所述調(diào)試系統(tǒng) 適合于響應(yīng)于所述狀態(tài)變化而從所述存儲(chǔ)器恢復(fù)所述調(diào)試寄存器的所述狀態(tài)。
27. 根據(jù)權(quán)利要求25所述的調(diào)試系統(tǒng)，其中所述引腳包括時(shí)鐘引腳，且其中所述狀態(tài) 變化包括不活動(dòng)周期之后所述時(shí)鐘引腳上的上升時(shí)鐘沿。
28. —種便攜式通信裝置，其包括數(shù)字信號(hào)處理器；以及 控制器，其中所述控制器包括-調(diào)制解調(diào)器功率管理器，用以控制數(shù)字電壓電平，所述調(diào)制解調(diào)器功率管理器 適合于在處理器不活動(dòng)周期期間使所述數(shù)字電壓電平降級(jí)以保存功率，且在所述 處理器不活動(dòng)周期結(jié)束時(shí)恢復(fù)所述數(shù)字電壓電平；以及處理器，其響應(yīng)于所述調(diào)制解調(diào)器功率管理器且適合于控制所述通信裝置的一部分的操作，所述處理器包含調(diào)試功能性，以響應(yīng)r所述數(shù)字電壓電平從經(jīng)降級(jí)的功率狀態(tài)中恢復(fù)而提供功率降級(jí)恢復(fù)指示。
29. 根據(jù)權(quán)利要求28所述的便攜式通信裝置，其中所述控制器和所述數(shù)字信號(hào)處理器 被提供在具有測(cè)試引腳的集成電路上。
30. 根據(jù)權(quán)利要求28所述的便攜式通信裝置，其進(jìn)一步包括模擬基帶處理器，其耦合到所述數(shù)字信號(hào)處理器；立體聲音頻編碼器/解碼器(CODEC),其耦合到所述模擬基帶處理器； 射頻(RF)收發(fā)器，其耦合到所述模擬基帶處理器； RF開(kāi)關(guān)，其耦合到所述RF收發(fā)器，以及 RF天線(xiàn)，其耦合到所述RF開(kāi)關(guān)。
31. —種處理器可讀媒體，其包含用以對(duì)處理器執(zhí)行調(diào)試操作的可執(zhí)行指令，所述可執(zhí) 行指令包括用以在處理器的執(zhí)行模式期間檢測(cè)所述處理器的閑置狀態(tài)的指令； 用以確定所述閑置狀態(tài)與功率降級(jí)事件相關(guān)聯(lián)的指令；以及用以在所述執(zhí)行模式期間通過(guò)加載所述處理器的調(diào)試寄存器來(lái)恢復(fù)所述處理器 的調(diào)試狀態(tài)的指令。
32. 根據(jù)權(quán)利要求31所述的處理器可讀媒體，其進(jìn)一步包括用以在檢測(cè)到所述處理器 的所述閑置狀態(tài)之后查詢(xún)所述處理器的狀態(tài)的指令。
33. 根據(jù)權(quán)利要求31所述的處理器可讀媒體，其進(jìn)一步包括用以執(zhí)行使用所述調(diào)試寄 存器中的至少 一 者的調(diào)試操作的指令。
34. 根據(jù)權(quán)利要求33所述的處理器可讀媒體，其中所述調(diào)試操作包含用以執(zhí)行斷點(diǎn)和 觀察點(diǎn)調(diào)試操作中的一者的指令。
35. 根據(jù)權(quán)利要求31所述的處理器可讀媒體，其中當(dāng)所述處理器的處理器時(shí)鐘不活動(dòng) 時(shí)，檢測(cè)所述閑置狀態(tài)。
36. 根據(jù)權(quán)利要求31所述的處理器可讀媒體，其進(jìn)一步包括用以使用聯(lián)合測(cè)試行動(dòng)小 組(JTAG)調(diào)試系統(tǒng)來(lái)執(zhí)行寄存器掃描以檢測(cè)所述處理器的所述閑置狀態(tài)的指令。
37. 根據(jù)權(quán)利要求31所述的處理器可讀媒體，其進(jìn)一步包括用以執(zhí)行管理程序模式以 測(cè)試所述調(diào)試寄存器的調(diào)試配置寄存器的指令。
38. 根據(jù)權(quán)利要求31所述的處理器可讀媒體，其進(jìn)一步包括用以在恢復(fù)所述調(diào)試狀態(tài) 之前檢測(cè)所述功率降級(jí)事件的結(jié)束的指令。
全文摘要
提供一種在功率降級(jí)之后對(duì)處理器執(zhí)行調(diào)試操作的方法。在所述處理器的執(zhí)行模式期間檢測(cè)所述處理器的閑置狀態(tài)。確定所述閑置狀態(tài)與功率降級(jí)事件相關(guān)聯(lián)。在所述執(zhí)行模式期間，通過(guò)在所述處理器內(nèi)加載調(diào)試寄存器來(lái)恢復(fù)所述處理器的調(diào)試狀態(tài)。
文檔編號(hào)G06F11/36GK101395584SQ200780007595
公開(kāi)日2009年3月25日 申請(qǐng)日期2007年3月8日 優(yōu)先權(quán)日2006年3月8日
發(fā)明者約瑟夫·帕特里克·布爾克, 菲利普·鮑狄埃, 馬修·利瓦伊·西弗森 申請(qǐng)人:高通股份有限公司