專(zhuān)利名稱(chēng)：電源控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于集成電路(IC)芯片中的電源控制電路。
背景技術(shù)：
如圖1所示，混合信號(hào)IC芯片11將模擬電路15和數(shù)字14電路合并 于單一半導(dǎo)體芯片?；旌闲盘?hào)IC芯片11可以使用通常為3伏特(V)的 單一電壓源13 (以下稱(chēng)RFVDD),其中，通常直接利用該電壓為模擬電 路15供電。然而，為了給芯片11上的數(shù)字電路14供電，還需要一個(gè)較 低的供電電壓。因此，為了給數(shù)字電路14提供低電壓，通常需配備片上 調(diào)壓器18，以便通過(guò)3V的電壓源13中產(chǎn)生比如1.8V的電壓(或 DIGVDD)。
數(shù)字電路14的一目的在于，通過(guò)將"斷電"控制位存儲(chǔ)在數(shù)字寄存 器(也稱(chēng)斷電寄存器16)中的方式，控制芯片11上各種模擬電路15的狀 態(tài)。斷電控制位的控制方式可以遵守"非"邏輯約定。在這種情況下，如 果模擬電路中斷電電路17的斷電位被設(shè)置為0V或邏輯"低"電平，電路 將處于活動(dòng)狀態(tài)，且不將電路斷電；如果斷電位被設(shè)置為DIGVDD或邏 輯"高"電平，就將電路斷電。
斷電寄存器16中的斷電位由外部數(shù)字控制器12予以設(shè)置，該外部數(shù) 字控制器通過(guò)適當(dāng)?shù)拇薪涌?19 (如串行外設(shè)接口 SPI或內(nèi)置集成電路 12C)將目標(biāo)值寫(xiě)入寄存器16。對(duì)于直接利用RFVDD各模擬電路15而言， 邏輯電平為DIGVDD的斷電信號(hào)可能不足以準(zhǔn)確實(shí)現(xiàn)斷電功能。因此， 用電平轉(zhuǎn)換電路100將DIGVDD斷電信號(hào)轉(zhuǎn)換成RFVDD。圖2示出了典 型的電平轉(zhuǎn)換電路100。在圖2中，數(shù)字反相器INV1 103產(chǎn)生斷電信號(hào) PD2V101的反相信號(hào)，用于驅(qū)動(dòng)差分電平轉(zhuǎn)換鎖存器LVL1 104，從而產(chǎn) 生斷電信號(hào)PD3V 102。同單端電平轉(zhuǎn)換放大器相比，采用如圖2所示的 差分電平轉(zhuǎn)換電路的優(yōu)勢(shì)在于，圖2電路無(wú)需消耗直流偏置電流，而單端
電平轉(zhuǎn)換放大器通常需要一個(gè)直流偏置電流。該附加直流偏置電流在使用 電池供電的便攜應(yīng)用中可能是不利的。
如果不需要芯片11的功能，外部控制器12就通過(guò)串行接口 19發(fā)送 適當(dāng)命令，將斷電寄存器16中的所有數(shù)字位設(shè)置為高電平。將芯片上的 所有電路斷電，從而節(jié)省能量進(jìn)而延長(zhǎng)電池壽命。
同時(shí)，如果外部控制器12發(fā)送了一個(gè)將用于產(chǎn)生數(shù)字供電電壓 DIGVDD的片上調(diào)壓器18斷電的指令，還可能出現(xiàn)問(wèn)題。首先，斷電寄 存器16中的數(shù)字位將驟降為零，斷電電平轉(zhuǎn)換電路100無(wú)法繼續(xù)正常工 作(圖2中的斷電及其反相信號(hào)均降為零)。3V邏輯斷電電平不明確(三 態(tài))，并可能變?yōu)榈碗娖?，?dǎo)致使用RFVDD的模擬電路15被加電，吸收 大量電流。其次，由于沒(méi)有了數(shù)字供電電壓，因而串行接口 19將無(wú)法繼 續(xù)工作，而且也不可能通過(guò)利用該接口 19發(fā)送指令的方式為芯片11再次 加電。
本發(fā)明提供的一可行的解決方案是，通過(guò)一外部管腳，而非通過(guò)串行 接口 19來(lái)控制調(diào)壓器18的加電和斷電。這樣就可以克服第二個(gè)問(wèn)題，即 不能為芯片11再次加電，但仍可能導(dǎo)致斷電寄存器16的值變?yōu)榈碗娖健?此外，在片上系統(tǒng)設(shè)計(jì)中，外部管腳通常是有限的，而且可能不存在用于 實(shí)現(xiàn)該調(diào)壓器斷電功能的多余管腳。如果不提供調(diào)壓器斷電功能，那么在 待機(jī)模式下，調(diào)壓器將繼續(xù)產(chǎn)生數(shù)字供電電壓，導(dǎo)致能量的浪費(fèi)。

發(fā)明內(nèi)容
本發(fā)明旨在提供一種解決上述問(wèn)題的解決方案。
在本發(fā)明的第一方案中，提供了用于控制集成電路的裝置，包括電 源控制設(shè)備，用于對(duì)至少部分集成電路進(jìn)行供電控制，所述電源控制設(shè)備 連接至用于接收斷電信號(hào)的第一輸入，以及用于接收加電信號(hào)的第二輸 入，所述電源控制設(shè)備適于，在至少部分集成電路處于斷電狀態(tài)時(shí)，在第 二輸入端接收到加電信號(hào)的情況下，為至少部分集成電路加電，電源控制 設(shè)備還適于，在至少部分集成電路處于加電狀態(tài)的情況下，不管在第二輸 入端接收到什么信號(hào)，都將至少部分集成電路保持在加電狀態(tài)，對(duì)所述裝 置進(jìn)行配置，使第二輸入還連接至集成電路的一個(gè)組件，并且所述裝置包
括，用于在至少部分集成電路處于加電狀態(tài)時(shí)，通過(guò)第二輸入向所述集成 電路組件發(fā)送信號(hào)的單元。
優(yōu)選情況下，所述至少部分集成電路包括數(shù)字控制電路，并且優(yōu)選情 況下數(shù)字控制電路包括串行接口 。
第一輸入可連接至串行接口，第二輸入可連接至與串行接口相分離的 外部控制線。
上述特征尤其重要，因而在本發(fā)明的另一方案中，提供了用于控制集 成電路的裝置，所述集成電路包括數(shù)字控制電路，且所述數(shù)字控制電路包 括串行接口，所述裝置包括電源控制設(shè)備，電源控制設(shè)備連接至用于接收 斷電信號(hào)的第一輸入，以及用于接收加電信號(hào)的第二輸入，電源控制設(shè)備 適于，對(duì)斷電信號(hào)予以響應(yīng)，將數(shù)字控制電路斷電，還適于，對(duì)加電信號(hào) 予以響應(yīng)，為數(shù)字控制電路加電，其中，對(duì)所述裝置進(jìn)行配置，使斷電信 號(hào)經(jīng)串行接口發(fā)送至第一輸入，加電信號(hào)經(jīng)與串行接口相分離的外部控制 線發(fā)送至第二輸入。
優(yōu)選情況下，電源控制設(shè)備包括鎖存電路，并且第一輸入和第二輸入 分別連接至鎖存電路。鎖存電路可以包括置位復(fù)位鎖存電路，在這種情況 下，第一輸入可連接至鎖存電路的置位輸入，第二輸入可連接至鎖存電路 的復(fù)位輸入。
優(yōu)選情況下，電源控制設(shè)備適于，對(duì)在第一輸入端接收到的斷電信號(hào) 予以響應(yīng)，在鎖存電路的第二輸出端產(chǎn)生斷電信號(hào)，并適于，在至少部分 集成電路處于斷電狀態(tài)時(shí)，對(duì)在第二輸入端接收到的加電信號(hào)予以響應(yīng)， 在鎖存電路的第一輸出端產(chǎn)生加電信號(hào)。
鎖存電路的第一輸出以及鎖存電路的第二輸出可分別連接至用于調(diào) 整電源輸出能量的電源調(diào)節(jié)電路，并且電源控制設(shè)備可適于通過(guò)控制電源 調(diào)節(jié)電路的方式對(duì)至少部分集成電路進(jìn)行供電控制。
電源控制設(shè)備可包含在集成電路當(dāng)中。
至少部分集成電路可包括數(shù)字控制電路，且所述數(shù)字控制電路可適于 對(duì)包含在集成電路內(nèi)的模擬電路的斷電進(jìn)行控制。
上述特征尤其重要，因而在另一方案中，提供了控制集成電路的裝置， 包括用于為至少包含在集成電路內(nèi)的模擬電路供電的電源、用于將模擬
電路斷電的斷電電路、以及數(shù)字控制電路，適于通過(guò)向斷電電路發(fā)送控制 信號(hào)的方式，控制模擬電路的斷電，所述數(shù)字控制電路還適于斷電，其中， 所述裝置還包括開(kāi)關(guān)單元，所述開(kāi)關(guān)單元被配置為，在數(shù)字控制電路斷電 時(shí)，處于閉合狀態(tài)，并且在閉合時(shí)，將電源連接至斷電電路，以確保模擬 電路始終保持在斷電狀態(tài)。所述開(kāi)關(guān)單元可以包括晶體管，例如場(chǎng)控晶體 管，尤其可包括PMOS設(shè)備。
優(yōu)選情況下，數(shù)字控制電路適于利用電平轉(zhuǎn)換電路向斷電電路發(fā)送控 制信號(hào)。在這種情況下，開(kāi)關(guān)單元適于，在關(guān)閉時(shí)，將電源連接至電平轉(zhuǎn) 換電路的輸出。
開(kāi)關(guān)單元可適于根據(jù)電源控制設(shè)備的輸出信號(hào)閉合。
優(yōu)選情況下，數(shù)字控制電路適于接收外部信號(hào)，并適于在接收到外部 信號(hào)時(shí)，將模擬電路斷電，并且優(yōu)選情況下，通過(guò)串行接口接收外部信號(hào)。
電源控制設(shè)備也可適于接收外部信號(hào)，并且優(yōu)選情況下，電源控制設(shè) 備適于在接收到外部信號(hào)時(shí)，將數(shù)字控制電路斷電。
開(kāi)關(guān)單元可適于根據(jù)電源控制設(shè)備的另一輸出信號(hào)打開(kāi)，并且數(shù)字控 制電路可適于根據(jù)電源控制設(shè)備的、所述的另 一輸出信號(hào)加電。
優(yōu)選情況下，電源控制設(shè)備適于接收另一外部信號(hào)，并適于在接收到 所述的另一外部信號(hào)時(shí)，產(chǎn)生所述的另一輸出信號(hào)。
電源控制設(shè)備可連接至同串行接口分離的外部控制線，并且可適于通 過(guò)外部控制線接收所述的另一外部信號(hào)。
電源控制設(shè)備可包括鎖存電路，且優(yōu)選情況下，所述輸出信號(hào)由鎖存 電路的第一輸出輸出的，所述的另一輸出信號(hào)由鎖存電路的第二輸出輸出 的。
所述裝置可包括延時(shí)單元，如延時(shí)電路，用于在將輸入信號(hào)保持一段 預(yù)先確定的時(shí)間后再輸出信號(hào)。因而，能減小無(wú)關(guān)信號(hào)，如脈沖信號(hào)的影 響?？梢詫?duì)所述裝置加以配置，將延時(shí)工具應(yīng)用于此處提及的任意輸入信 號(hào)，特別是此處提及的斷電信號(hào)或者加電信號(hào)。
在本發(fā)明的另一方案中，提供了一種控制集成電路的方法，包括提 供電源控制設(shè)備，所述電源控制設(shè)備用于對(duì)至少部分集成電路進(jìn)行供電控 制；在至少部分集成電路處于斷電狀態(tài)的情況下，利用輸入在電源控制設(shè)備上接收加電信號(hào)，并為至少部分集成電路加電；以及在至少部分集成電 路處于加電狀態(tài)的情況下，不管通過(guò)所述輸入接收到什么信號(hào)，都將至少 部分集成電路保持在加電狀態(tài)，該方法還包括，當(dāng)至少部分集成電路處于 加電狀態(tài)時(shí)，通過(guò)所述輸入向集成電路的一組件發(fā)送信號(hào)。
在本發(fā)明的另一方案中，提供了一種控制集成電路的方法，所述集成 電路包括數(shù)字控制電路，且所述數(shù)字控制電路包括串行接口，所述方法包 括對(duì)斷電信號(hào)予以響應(yīng)，將數(shù)字控制電路斷電；以及對(duì)加電信號(hào)予以響 應(yīng)，為數(shù)字控制電路加電，該方法還包括利用串行接口發(fā)送斷電信號(hào)、 以及利用與串行接口分離的外部控制線發(fā)送加電信號(hào)。
在本發(fā)明的另一方案中，提供了一種控制集成電路的方法，所述集成 電路包括模擬電路、用于令所述模擬電路斷電的斷電電路、以及適于控 制模擬電路斷電的數(shù)字控制電路，所述方法包括利用數(shù)字控制電路向斷 電電路發(fā)送控制信號(hào)從而將模擬電路斷電；以及將電源連接至斷電電路， 以便在數(shù)字控制電路斷電時(shí)，將模擬電路保持在斷電狀態(tài)。
可以任意適當(dāng)?shù)慕M合，將本發(fā)明某一方案的任何特征應(yīng)用于本發(fā)明的 另一方案。特別地，裝置特征可應(yīng)用于方法特征，反之亦然。


以下，將僅以示例方式，參考附圖，對(duì)本發(fā)明各實(shí)施例予以說(shuō)明，其
中
圖l示出了一混合信號(hào)芯片； 圖2示出了一電平轉(zhuǎn)換電路；
圖3示出了依照本發(fā)明一實(shí)施例的含電源控制設(shè)備的混合信號(hào)芯片；
圖4示出了依照本發(fā)明一實(shí)施例的電源控制設(shè)備；
圖5示出了依照本發(fā)明一實(shí)施例的電平轉(zhuǎn)換電路的一種配置。
具體實(shí)施例方式
公開(kāi)了一種信號(hào)處理裝置。在以下說(shuō)明中，為了讓讀者能夠充分的理 解本發(fā)明的各個(gè)實(shí)施例，給出了本發(fā)明的大量具體細(xì)節(jié)。然而，對(duì)于所屬 領(lǐng)域技術(shù)人員而言，顯而易見(jiàn)，為實(shí)現(xiàn)本發(fā)明，不一定必需采用這些具體細(xì)節(jié)。
圖3示出了依照本發(fā)明一實(shí)施例的包含電源控制設(shè)備40的混合信號(hào)
芯片31。本發(fā)明的一個(gè)特征在于，外部控制器32能夠使整塊芯片31進(jìn)入 完全的斷電狀態(tài)。在本例中，外部控制器32包括微型控制器，還可以包 括數(shù)字信號(hào)處理器(DSP)、專(zhuān)用集成電路(ASIC)設(shè)備或其它能夠處 理信號(hào)并發(fā)送命令的儀器。為了將混合信號(hào)芯片31和片上調(diào)壓器38斷電， 必須通過(guò)串行接口 39向電源控制設(shè)備40發(fā)送適當(dāng)?shù)拿?。參照?qǐng)D4為例， 當(dāng)向電源控制設(shè)備40的輸入killchip 51寫(xiě)入數(shù)字"1 "時(shí)，將在REG—PD 42 產(chǎn)生適當(dāng)?shù)妮敵?，有效地將調(diào)壓器38斷電。從而，使芯片31進(jìn)入斷電狀 態(tài)?？梢酝ㄟ^(guò)向電源控制設(shè)備50的Resus(^N52發(fā)送數(shù)字"0"的方式， 為調(diào)壓器38重新加電。
只有當(dāng)芯片處于斷電狀態(tài)時(shí)，Resusc一N信號(hào)才對(duì)電源控制設(shè)備的運(yùn)行 有所影響。當(dāng)芯片處于加電狀態(tài)時(shí)，Resusc一N信號(hào)對(duì)電源控制設(shè)備的運(yùn)行 不起作用。
Resusc—N信號(hào)來(lái)自與外部數(shù)字控制器32相連接卻與串行接口39相分 離的外部管腳。外部管腳具有兩用功能，且連接至芯片的另一組件，以及 電源控制裝置。當(dāng)芯片處于加電狀態(tài)時(shí)，外部探腳用于向所述另一組件發(fā) 送數(shù)據(jù)(此時(shí)外部管腳上的信號(hào)對(duì)電源控制裝置的運(yùn)行不起作用)。在優(yōu) 選實(shí)施例中，另一組件是斷電寄存器36，而在優(yōu)選實(shí)施例的各種變體中， 另一組件可以是數(shù)字電路36的任何其它部分，或者實(shí)際上是集成電路31 的任何其它部分，外部管腳可用于發(fā)送數(shù)據(jù)，指示行動(dòng)或接收診斷信息。
電源控制設(shè)備50的核心是一個(gè)由3V邏輯構(gòu)成的SR鎖存器58。如 圖4所示，置位和復(fù)位輸入均是低電平有效的。置位輸入信號(hào)是通過(guò)用一 個(gè)2V至3V的反相放大器57對(duì)輸入信號(hào)進(jìn)行反相的方式產(chǎn)生的。在正常 工作情況下，killchip 51的信號(hào)是低電平，因而置位輸入是高電平，即非 激活的。復(fù)位輸入得自于Resusc—N 52信號(hào)。在正常工作情況下，當(dāng)起初 為芯片加電時(shí)，Resusc—N 52信號(hào)取為低電平，因而復(fù)位輸入為低電平， 后者將SR鎖存器58清空，并將REG—PD42信號(hào)設(shè)置為低電平(如，非 激活的)。
下面考慮利用適當(dāng)?shù)拿顚illchip 51位設(shè)置為高電平。用兩個(gè)D型
觸發(fā)器(DFF) 54、 55對(duì)該killchip 51信號(hào)進(jìn)行采樣，其中，D型觸發(fā)器 54、 55的時(shí)鐘信號(hào)由時(shí)鐘53 (未示出)提供。DEF 54、 55確保，除非killchip 51在至少兩個(gè)時(shí)鐘周期內(nèi)處于高電平，否則電源控制裝置不執(zhí)行任何操 作，也就是說(shuō)，DEF54、 55確保killchip 51上的噪聲脈沖不會(huì)令整塊芯片 斷電。
假設(shè)killchip 51在兩個(gè)時(shí)鐘脈沖周期內(nèi)保持高電平，那么置位輸入將 變?yōu)榈碗娖?。從而將鎖存器的Q輸出，即REG_PD 42設(shè)置成3V。因而， 調(diào)壓器斷電。所有1.8V的數(shù)字邏輯均被設(shè)置為零。這意味著，killchip 51 信號(hào)自身會(huì)下降至零，進(jìn)而將鎖存器的置位輸入設(shè)置為RFVDD，即非激 活的。
為了給芯片加電，Resusc一N 52在一段適當(dāng)?shù)臅r(shí)間內(nèi)保持低電平狀態(tài)。 這種做法令SR鎖存器58直接復(fù)位，并再次將REG—PD 42設(shè)置成低電平。
如上所述，REG—PD42取高電平的后果是，DIGVDD驟降為零，從 而使得所有3V (RFVDD)斷電信號(hào)均不明確。因此，為了避免上述情況 的發(fā)生，所有3V (RFVDD)斷電信號(hào)均采用一附加PMOS設(shè)備PM0 305， 如圖5所示，該設(shè)備具有連接在RFVDD和PD_3V輸出之間的源級(jí)和漏 級(jí)，如圖4和圖5所示，該設(shè)備的柵極連接至REG_EN43。當(dāng)REG—EN43 處于高電平(正常工作情況)時(shí)，PM0 305截止，并且同正常情況下一樣， 斷電信號(hào)受電平轉(zhuǎn)換鎖存器300的控制。當(dāng)REG—EN 43為低電平時(shí)，即 REG一PD 42為高電平且芯片31徹底停工時(shí)，開(kāi)啟PMOS裝置PMO 205。 將所有斷電輸出拉到RFVDD，即，確認(rèn)所有斷電信號(hào)。
應(yīng)當(dāng)理解的是，以上僅以示例方式對(duì)本發(fā)明進(jìn)行了說(shuō)明，并且可以在 本發(fā)明的保護(hù)范圍對(duì)細(xì)節(jié)加以修改。
可以獨(dú)立地或以任意適當(dāng)?shù)慕M合提供說(shuō)明書(shū)以及(適當(dāng)時(shí))權(quán)利要求 和附圖中所公開(kāi)的各個(gè)特征。
權(quán)利要求
1.一種用于控制集成電路的裝置，包括電源控制設(shè)備，用于對(duì)至少部分集成電路進(jìn)行供電控制，所述電源控制設(shè)備連接至用于接收斷電信號(hào)的第一輸入以及用于接收加電信號(hào)的第二輸入，所述電源控制設(shè)備適于，在所述至少部分集成電路處于斷電狀態(tài)時(shí)，在第二輸入接收到加電信號(hào)的情況下，為所述至少部分集成電路加電，電源控制設(shè)備還適于，在所述至少部分集成電路處于加電狀態(tài)的情況下，與在第二輸入接收到的信號(hào)無(wú)關(guān)，將所述至少部分集成電路保持在加電狀態(tài)，所述裝置被配置成第二輸入還連接至所述集成電路的組件，并且所述裝置包括用于在所述至少部分集成電路處于加電狀態(tài)時(shí)，通過(guò)第二輸入向所述集成電路的所述組件發(fā)送信號(hào)的單元。
2. 如權(quán)利要求1所述的裝置，其中，所述至少部分集成電路包括數(shù) 字控制電路，并且優(yōu)選情況下，所述數(shù)字控制電路包括串行接口。
3. 如權(quán)利要求2所述的裝置，其中，所述第一輸入連接至所述串行接口。
4. 如權(quán)利要求2或3所述的裝置，其中，所述第二輸入連接至與所 述串行接口相分離的外部控制線。
5. —種用于控制集成電路的裝置，所述集成電路包括數(shù)字控制電路， 且所述數(shù)字控制電路包括串行接口，所述裝置包括電源控制設(shè)備，所述電 源控制設(shè)備連接至用于接收斷電信號(hào)的第一輸入以及用于接收加電信號(hào) 的第二輸入，電源控制設(shè)備適于，對(duì)斷電信號(hào)予以響應(yīng)，將數(shù)字控制電路 斷電，還適于，對(duì)加電信號(hào)予以響應(yīng)，為數(shù)字控制電路加電，其中，所述 裝置被配置成，斷電信號(hào)通過(guò)所述串行接口發(fā)送至第一輸入，加電信號(hào)通 過(guò)與所述串行接口相分離的外部控制線發(fā)送至第二輸入。
6. 如前述權(quán)利要求任意一項(xiàng)所述的裝置，其中，所述電源控制設(shè)備 包括鎖存電路，并且第一輸入和第二輸入分別連接至所述鎖存電路。
7. 如權(quán)利要求6所述的裝置，其中，所述鎖存電路包括置位復(fù)位鎖 存電路，并且第一輸入連接至所述鎖存電路的置位輸入，且第二輸入連接 至所述鎖存電路的復(fù)位輸入。
8. 如權(quán)利要求6或7所述的裝置，其中，電源控制設(shè)備適于對(duì)在第一 輸入接收到斷電信號(hào)予以響應(yīng)，在所述鎖存電路的第二輸出產(chǎn)生斷電信 號(hào)，并適于，在所述至少部分集成電路處于斷電狀態(tài)時(shí)，對(duì)在第二輸入接 收到加電信號(hào)予以響應(yīng)，在所述鎖存電路的第一輸出產(chǎn)生加電信號(hào)。
9. 如權(quán)利要求8所述的裝置，其中，所述鎖存電路的第一輸出和所述鎖存電路的第二輸出分別連接至用于調(diào)整電源輸出能量的電源調(diào)節(jié)電 路，并且所述電源控制設(shè)備適于，通過(guò)控制所述電源調(diào)節(jié)電路的方式對(duì)所 述至少部分集成電路進(jìn)行供電控制。
10. 如前述權(quán)利要求的任意一項(xiàng)所述的裝置，其中，所述電源控制設(shè) 備包含在所述集成電路當(dāng)中。
11. 如前述權(quán)利要求的任意一項(xiàng)所述的裝置，其中，所述至少部分集 成電路包括數(shù)字控制電路，且所述數(shù)字控制電路適于對(duì)包含在所述集成電 路內(nèi)的模擬電路的斷電進(jìn)行控制。
12. —種用于控制集成電路的裝置，包括用于為至少包含在所述集成電路內(nèi)的模擬電路供電的電源、用于將模擬電路斷電的斷電電路、以及 數(shù)字控制電路，所述數(shù)字控制電路適于通過(guò)向斷電電路發(fā)送控制信號(hào)的方 式，控制模擬電路的斷電，所述數(shù)字控制電路還適于進(jìn)行斷電，其中，所述裝置還包括開(kāi)關(guān)單元，所述開(kāi)關(guān)單元被配置為在數(shù)字控制電路斷電時(shí) 處于閉合狀態(tài)，并且在閉合時(shí)將電源連接至斷電電路，以確保模擬電路始 終保持在斷電狀態(tài)。
13. 如權(quán)利要求12所述的裝置，其中，所述數(shù)字控制電路適于通過(guò)電平移位電路向所述斷電電路發(fā)送控制信號(hào)。
14. 如權(quán)利要求13所述的裝置，其中，開(kāi)關(guān)單元適于在關(guān)閉時(shí)，將 電源連接至電平移位電路的輸出。
15. 如權(quán)利要求12至14中任意一項(xiàng)所述的裝置，其中，所述開(kāi)關(guān)單元適于根據(jù)電源控制設(shè)備的輸出信號(hào)而閉合。
16. 如權(quán)利要求15所述的裝置，其中，所述數(shù)字控制電路適于接收 外部信號(hào)，并適于在接收到外部信號(hào)時(shí)，將模擬電路斷電，并且優(yōu)選情況 下，通過(guò)串行接口接收外部信號(hào)。
17. 如權(quán)利要求16所述的裝置，其中，所述電源控制設(shè)備還適于接 收所述外部信號(hào)，并且優(yōu)選情況下，所述電源控制設(shè)備適于在接收到所述 外部信號(hào)時(shí)，將數(shù)字控制電路斷電。
18. 如權(quán)利要求17所述的裝置，其中，所述開(kāi)關(guān)單元適于根據(jù)電源 控制設(shè)備的另一輸出信號(hào)而打開(kāi)，并且數(shù)字控制電路適于根據(jù)來(lái)自電源控 制設(shè)備的所述另一輸出信號(hào)迸行加電。
19. 如權(quán)利要求18所述的裝置，其中，所述電源控制設(shè)備適于接-收 另一外部信號(hào)，并適于在接收到所述另一外部信號(hào)時(shí)，產(chǎn)生所述另一輸出 信號(hào)。
20. 如權(quán)利要求19所述的裝置，其中，所述電源控制設(shè)備連接至同 串行接口分離的外部控制線，并且適于通過(guò)所述外部控制線接收所述另一 外部信號(hào)。
21. 如權(quán)利要求20所述的裝置，其中，電源控制設(shè)備包括鎖存電路， 且優(yōu)選情況下，所述輸出信號(hào)由鎖存電路的第一輸出輸出，所述另一輸出 信號(hào)由鎖存電路的第二輸出輸出。
22. 如權(quán)利要求1至11中任意一項(xiàng)與權(quán)利要求15至21中任意一項(xiàng) 結(jié)合的裝置，其中，所述電源控制設(shè)備是如權(quán)利要求1至11中任意一項(xiàng) 所述的電源控制設(shè)備。
23. —種控制集成電路的方法，包括提供電源控制設(shè)備，所述電源 控制設(shè)備用于對(duì)至少部分集成電路進(jìn)行供電控制；在至少部分集成電路處 于斷電狀態(tài)的情況下，通過(guò)輸入在電源控制設(shè)備處接收加電信號(hào)，并為至 少部分集成電路加電；以及在至少部分集成電路處于加電狀態(tài)的情況下， 與通過(guò)所述輸入接收到的信號(hào)無(wú)關(guān)，將所述至少部分集成電路保持在加電 狀態(tài)，該方法還包括，當(dāng)所述至少部分集成電路處于加電狀態(tài)時(shí)，通過(guò)所 述輸入向集成電路的組件發(fā)送信號(hào)。
24. —種控制集成電路的方法，所述集成電路包括數(shù)字控制電路，且 所述數(shù)字控制電路包括串行接口，所述方法包括對(duì)斷電信號(hào)予以響應(yīng)， 將數(shù)字控制電路斷電；以及對(duì)加電信號(hào)予以響應(yīng)，為數(shù)字控制電路加電， 該方法還包括通過(guò)所述串行接口發(fā)送斷電信號(hào)、以及通過(guò)與所述串行接 口分離的外部控制線發(fā)送加電信號(hào)。
25. —種控制集成電路的方法，所述集成電路包括模擬電路、用于 將所述模擬電路斷電的斷電電路、以及適于控制所述模擬電路的斷電的數(shù) 字控制電路，所述方法包括通過(guò)數(shù)字控制電路向斷電電路發(fā)送控制信號(hào) 從而將模擬電路斷電；以及將電源連接至斷電電路，以便在數(shù)字控制電路 斷電時(shí)，將模擬電路保持在斷電狀態(tài)。
26. 基本如此處參照附圖中圖2至圖5任意一幅予以說(shuō)明的裝置。
27. 基^:如此處參照附圖中圖2至圖5任意一幅予以說(shuō)明的方法。
全文摘要
一種用于控制集成電路的裝置，包括電源控制設(shè)備，用于對(duì)至少部分集成電路進(jìn)行供電控制，所述電源控制設(shè)備連接至用于接收斷電信號(hào)的第一輸入，以及用于接收加電信號(hào)的第二輸入，所述電源控制設(shè)備適于，在至少部分集成電路處于斷電狀態(tài)時(shí)，在第二輸入端接收到加電信號(hào)的情況下，為至少部分集成電路加電，電源控制設(shè)備還適于，在至少部分集成電路處于加電狀態(tài)的情況下，不管在第二輸入端接收到什么信號(hào)，都將至少部分集成電路保持在加電狀態(tài)，對(duì)所述裝置進(jìn)行配置，使第二輸入還連接至集成電路的一個(gè)組件，并且所述裝置包括，用于在至少部分集成電路處于加電狀態(tài)時(shí)，通過(guò)第二輸入向所述集成電路組件發(fā)送信號(hào)的單元。
文檔編號(hào)G06F1/32GK101375229SQ200780003454
公開(kāi)日2009年2月25日 申請(qǐng)日期2007年1月15日 優(yōu)先權(quán)日2006年1月24日
發(fā)明者艾麗森·伯戴特 申請(qǐng)人:英國(guó)福威科技有限公司